用于電元件的串聯和并聯組合的系統和方法
【專利摘要】本發明公開了一種用于生成和匹配在標稱上相同的初始元件的復雜串聯和/或并聯組合以實現與初始元件有恒定比率并且彼此之間有恒定比率的復合值的方法和系統。復合值之間的比率能夠在幾乎任何期望的精確程度上保持恒定，其中潛在誤差相對于在不同值的各個元件的構造過程中典型存在的誤差大大降低。由于初始元件在標稱上相同，值之間的比率主要依賴于初始元件的連接而不是它們的幾何、并因此無論制造過程中的變化如何均保持幾乎恒定。
【專利說明】用于電元件的串聯和并聯組合的系統和方法
[0001]本申請要求于2011年3月22日提交的臨時申請第61/466，421號的優先權，其全部內容通過引用合并于此。
【技術領域】
[0002]本發明一般地涉及電子電路的設計。更具體地，本發明涉及用于實施半導體電路中的部件值的方法。
【背景技術】
[0003]在半導體芯片或晶片上形成的半導體電路包括多種類型的電路元件，包括例如電阻器、電容器、電感器、晶體管等。這些元件必須以該元件的值或性能滿足包含它們的電路的要求的方式在半導體芯片上產生。
[0004]任何半導體材料具有特定的特性，且這些特性中的一些使得構造在半導體上的元件將具有全部或部分地依賴于該元件所占據的面積的特定值。包括電阻器、電容器和電感器的多個元件因此通常以鑒于半導體的特性將導致由期望的電路設計指定的特定值的尺寸的幾何形狀來產生。
[0005]例如，假設半導體具有300 Ω每平方的片電阻，即，當電流流過半導體表面上I微米乘I微米的面積時，它經受300歐姆(Ω)的電阻。因此，預期以I微米寬度和10微米長度構造的電阻器將具有電阻3000 Ω (或者3千歐(ΚΩ );1000Ω=11?Ω )的電阻，因為經過電阻器的電流沿電阻器的長度方向流過十平方的電阻器。
[0006]然而，這種基于某些假設的預期通常被證明是不正確的。例如，元件的物理尺寸容易受到制造過程中的誤差或變化的影響，這可能無法可靠地或反復地制作為了獲得電阻器的期望值而確定的精確尺寸。假設需要3kQ的電阻器，所期望的I微米乘10微米的實際尺寸在每個方向上變化0.03微米。基于這種變化的方向，一個實例中，實際電阻器可以是0.97微米寬9.97微米長，對于總面積為9.6709平方微米并且實際電阻為2901.27 Ω的情況，變化超過3%。可替選地，電阻器可以是1.03微米寬10.03微米長，對于總面積10.3309平方微米并且電阻為3099.27 Ω的情況，同樣與期望值的差異超過3%。如果長度和寬度的變化小于0.03微米，或者變化方向相反，則將獲得在這兩個端值之間的其它電阻。
[0007]除了這個有關獲得電阻器的精確絕對值的問題之外，有時甚至更期望獲得兩個電阻的值之間的精確比率。例如，考慮到需要I比1.7273的電阻比率的情況。這可以在理論上通過傳統方式在芯片上構造如下兩個電阻器來實現:一個電阻器I微米寬且10微米長，而另一個電阻器I微米寬且17.273微米長。
[0008]但是，假設:由于制造過程使得這些尺寸都被侵蝕了 0.1微米。則第一電阻器將是
0.9微米長乘9.9微米寬，面積為8.91平方微米，而第二電阻器將是0.9微米長乘17.173微米寬，面積為15.4557平 方微米。由此得到的兩個電阻器之間的比率現在為1.7346，而不是所期望的1.7273，誤差恰好超過-0.42%。盡管這看起來很小，但是這種誤差足以降低半導體芯片上的電路的精度或性能。[0009]此外，電阻器的電阻由于材料的“體電阻”的變化可能與預期的有所不同。這通常是由于用于制作電阻器的硅層的厚度變化所導致，以及由于在制造電阻器時注入硅中的雜質材料的量的變化所導致。
[0010]再進一步，關于在半導體芯片上構造元件，需要與材料建立連接。例如，在芯片上構造多晶硅電阻器必須具有接觸孔，并且有時在每一端具有不同的摻雜濃度，以用于金屬軌跡建立良好接觸。接觸孔及相關特性引入了“端效應”，這通常是與目標電阻串聯的不必要的附加電阻，因此要添加到所設計的電阻值。通常，這種附加電阻在很大程度上依賴于如何準確地在芯片材料中切割接觸孔；這也會造成與期望值的差異或誤差，產生出比目標電阻高的電阻，并且由于不能精確地得知不必要的端效應電阻，因此難以精確地對不同的值進行匹配。
[0011]再次，假設:期望構造比率為I比1.7273的兩個電阻器，其中一個電阻器為IKΩ，另一電阻器為1.7273ΚΩ。即使將電阻器構造為精確的尺寸以得到這些值，如果向每個值加入例如100KΩ的“端效應”，則作為有效的1.1KΩ與1.8273ΚΩ之間的比率變為1.6612，而不是期望的1.7273，幾乎4%的誤差。再次地，這會顯著地改變期望電路性能。
[0012]另一個問題是，芯片設計過程通常包括“放置和布線”階段。這通常通過軟件來自動執行，并且顧名思義，其是由兩個步驟組成，放置和布線。第一步驟，放置，涉及確定電路中的部件應當“布置”或應當位于芯片上那些通常有限的空間中的何處。接下來是布線，其中確定在何處放置所布置的元件之間所需的連接。布線步驟的目的在于，在遵守預期的制造過程的規則和限制的同時實施所有期望的連接。
[0013]由于放置步驟所確定的元件的位置對用于確定元件之間的連接的布線步驟的能力具有后續的影響，所以放置和布線步驟是相互關聯的。因此，在具有不同尺寸的許多元件的電路中，確定元件的最佳位置以及它們的連接可能是很復雜的。
[0014]這些問題使得難以在具有精確值的半導體芯片上實施元件，并且更具體地，難以實施在元件值之間有精確比率的多個元件。
【發明內容】
[0015]公開了一種用于生成在標稱上相同的初始元件的復雜串聯和/或并聯組合以實現任意的非平凡復合值的方法和系統。根據本文所公開的那樣構建的組合使復合值與初始元件的值之間的比率、以及因此兩個復合值之間的比率在高的精確程度上保持幾乎恒定，而無論制造過程中的變化如何。
[0016]在一個實施例中公開了一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括:接收用于第一部件的第一期望值和用于第二部件的第二期望值作為計算設備處的輸入；由所述計算設備計算用于所述第一部件和所述第二部件的所述期望值之間的比率；接收待用在每個部件中的重復相同元件的所述數目作為所述計算設備處的輸入；由所述計算設備確定所接收到的所述數目的重復相同元件的串聯和并聯連接的可能組合；由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備從所確定的所述組合中識別在所確定的值之間有所述期望比率的兩個組合；并且計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值。
[0017]在另一實施例中公開了一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括:接收用于第一部件的第一期望值和用于第二部件的第二期望值作為計算設備處的輸入；由所述計算設備計算用于所述第一部件和所述第二部件的所述期望值之間的比率；接收指示待用在所述第一部件中的重復相同元件的數目的第一元件值以及指示待用在所述第二部件中的重復相同元件的數目的第二元件值作為所述計算設備處的輸入；由所述計算設備確定所述第一元件值的數目的重復相同元件以及所述第二元件值的數目的重復相同元件的串聯和并聯連接的可能組合；由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備從所確定的所述第一元件值的組合中識別用于所述第一部件的組合并且從所確定的所述第二元件值的組合中識別用于所述第二部件的組合，使得所述用于所述第一部件的組合和所述用于所述第二部件的組合在所確定的值之間有所述期望比率；并且計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值。
[0018]在又一實施例中公開了一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括:接收用于所述多個電路部件的多個值η以及期望最大誤差容限作為計算設備處的輸入；由所述計算設備根據所接收到的用于所述多個電路部件的所述多個值來確定用于所述重復相同元件的標稱值；接收待用在每個部件中的重復相同元件的所述數目作為所述計算設備處的輸入；由所述計算設備確定所接收到的所述數目的重復相同元件的串聯和并聯連接的可能組合；由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備選擇一組一個或多個組合作為待用于構造期望部件的組合的初始假設；由所述計算設備計算所述組所選組合的值的比率與所述多個部件的期望值的比率之間的均方根誤差；由所述計算設備將所述所選組合中的一個或多個組合重復地替換為其它組合以產生新的一組所選組合、并計算所述新的一組所選組合的值與所述多個部件的所述期望值之間的均方根誤差；并且由所述計算設備識別這樣的一組組合:該組組合的均方根誤差在所述期望最大誤差容限內或者是能被找到的最低誤差。
[0019]在又一實施例中公開了一種用于設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的系統，每個部件被構造為一定數目的重復相同元件的組合，所述系統包括:輸入裝置、處理器、存儲器和輸出裝置，所述輸入裝置用于接收用于第一部件的第一期望值和用于第二部件的第二期望值、并且接收待用在每個部件中的相同元件的所述數目作為輸入；所述處理器被配置成:計算用于所述第一部件和所述第二部件的所述期望值之間的比率；確定所選擇的所述數目的重復相同元件的串聯和并聯連接的可能組合；基于用于所述重復相同元件的單位值來計算用于每個組合的值；從所確定的所述組合中識別在所確定的值之間有所述期望比率的兩個組合；并且計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值；所述存儲器用于存儲表示重復相同元件的每個所確定的所述組合以及每個組合的值的數據；所述輸出裝置用于輸出所識別出的所述兩個組合以及所計算出的所述相同元件的實際值。
[0020]在再又一實施例中公開了一種其上實施有用于使得計算設備執行一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法的指令的非暫時性計算機可讀存儲介質，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括:接收用于第一部件的第一期望值和用于第二部件的第二期望值作為計算設備處的輸入；由所述計算設備計算用于所述第一部件和所述第二部件的所述期望值之間的比率；接收待用在每個部件中的重復相同元件的所述數目作為所述計算設備處的輸入；由所述計算設備確定所接收到的所述數目的重復相同元件的串聯和并聯連接的可能組合；由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備從所確定的所述組合中識別在所確定的值之間有所述期望比率的兩個組合；并且計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值。
【專利附圖】
【附圖說明】
[0021]圖1示出三個電阻器的一個可能組合。
[0022]圖2示出七個電阻器的一個可能組合。
[0023]圖3示出十四個電阻器的三個可能組合。
[0024]圖4示出五個電阻器的一個可能組合。
[0025]圖5是示出以軟件實施的如本文所述的方法的一個可能的實施例的流程圖。
[0026]圖6是示出以軟件實施的如本文所述的方法的可替選實施例的流程圖。
【具體實施方式】
[0027]本申請描述了一種用于生成在標稱上相同的初始元件的復雜串聯和/或并聯組合以實現任意的非平凡復合值的方法和系統。此外，復合值與初始元件的值之間的比率、以及因此兩個復合值之間的比率保持幾乎恒定而與制造過程中的變化無關。使用本文描述的技術，芯片設計者可以實施一種不依賴于如上所述那樣可能在制造中變化的元件的精確幾何差異、而是僅依賴于元件的連接性的元件匹配方法。
[0028]在所描述的方法中，算法生成了多個類似的初始二端子元件的并聯和串聯組合，以產生與初始二端子元件具有固定阻抗關系的二端子復合元件。例如，如果初始元件是IkQ的電阻器，則該算法配置IkQ電阻器的多個實例的串聯和并聯組合以構建具有不同電阻值的復合元件。初始元件的值可以被選擇為使得復合元件的實際值是電路設計者所期望的。該算法能夠處理可以被設計者容易地可視化的小數目元件的平凡情形、以及需花費長得多的時間來分析的包含較大數目的元件的復雜得多的情形。
[0029]眾所周知，串聯和/或并聯連接的具有阻抗的多個元件的連接導致可能不同于所述多個元件中的任何元件的阻抗的等效阻抗；例如，對于本領域技術人員顯而易見的是，三個IkQ電阻器當被串聯放置時得到3kQ的有效電阻，或者當被并聯放置時得到333.3 Ω的有效電阻。然而，其它組合不是顯而易見的；設計者不太可能知道如何將任意數目的電阻器(比如14個，每個都例如為IkQ)連接成導致4.567kΩ電阻的配置，如果不花費相當大量的時間來設置這種配置的話。[0030]本文描述的方法允許設計者精確地控制不同值的部件之間的比率，而無需依靠按精確值制作每個部件的能力。這是通過使用在標稱上相同的元件并且將至少一個所述部件構造為給定數目的相同元件的復雜串聯和/或并聯連接方案來完成的；在特定限制內，對于所述部件可以獲得任何任意值。該方法適用于所有情形，既適用于其中元件全部串聯或全部并聯并因此可以被表示為簡單的整數比(如上所述的1:3或3:1等)的平凡情形，也適用于任何其它非平凡情形，并且可確定導致任意值的組合。
[0031]以這種方式構建的具有不同值的元件的組合的匹配相對于現有技術得以大大改進。如上所述，改變元件的物理尺度以實現不同值的現有技術方法當在芯片上精確地制造期望尺寸時易受誤差的影響，使得任何給定元件的值以及因此兩個元件的比率可能不是所預期的或期望的。
[0032]相比之下，由于所描述的方法每次均使用相同的在標稱上相同的元件，該方法沒有遭受由于尺度不精確所導致的相同的系統誤差。此外，由于組合與單個元件相比通常將在芯片上占據較大的面積，所以制造過程中的任何變化更可能均攤在更大的面積上，從而與單個元件中的值的變化相比降低了這種變化對組合的值的影響。因此，即使尺度不精確，每個元件以及因此元件的每個組合在該過程中通常將遭受相同的系統變化，因此元件組合與基本元件的值的比率或者元件的兩個組合之間的比率將被保持。
[0033]類似地，在本文描述的方法中，增加電阻的上述“端效應”與現有技術相比通常將貢獻顯著更小的誤差。這是因為這種效應通常將隨機地散布在較大數目的在標稱上相同的元件間，并因此不太可能造成相比于兩個單獨元件的情形顯著的變化。因此，盡管隨著任何端效應電阻改變單個元件或組合的總電阻可能改變，但是如上所述那樣常常比絕對值更重要的比率如果有改變的話也不會改變很多。
[0034]使用相同元件的另 一優點是:自動放置和布線軟件工具能夠更容易地在芯片上對復雜串聯和/或并聯的元件進行布置和連接。這是因為每個元件(諸如電阻器或其它部件)是被反復使用的同樣的在標稱上相同的元件；所有的組合使用相同形狀的相同元件，區別僅在于連接性，并且這正好適合該放置和布線工具方法。通過使用如本文所述的在標稱上相同的元件的串聯和/或并聯連接，設計芯片布局的潛在繁瑣過程由此變得不復雜并且更方便。
[0035]例如電阻器、電感器或電容器的兩個電元件可以串聯或并聯連接。已知，兩個相同類型的元件的這種串聯或并聯組合的有效值將不同于任一元件的值。例如，描述了電阻R1和R2的串聯連接的有效電阻Rs的等式為:
[0036]Rs = R^R2
[0037]而R1和R2并聯連接的有效電阻Rp為:
η _ I
[0038]=:......1—,..........1…
Ej級2
[0039]因此，如果值相同的兩個電阻器串聯連接，則電阻增大并且串聯組合獲得每個元件的電阻的兩倍。如果兩個電阻器并聯連接，則有效電阻將是每個元件的電阻的二分之一。
[0040]電感器的串聯和并聯值是通過與電阻器相同的方式來確定的，但是電容卻相反。因此，兩個電容器C1和C2并聯產生的有效電容Cp給出為:
[0041]Cp=G^C2[0042]而兩個電容C1和C2串聯的有效電容由下式給出:
[0043]
【權利要求】
1.一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括: 接收用于第一部件的第一期望值和用于第二部件的第二期望值作為計算設備處的輸A ； 由所述計算設備計算用于所述第一部件和所述第二部件的所述期望值之間的比率；接收待用在每個部件中的重復相同元件的所述數目作為所述計算設備處的輸入；由所述計算設備確定所接收到的所述數目的重復相同元件的串聯和并聯連接的可能組合； 由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備從所確定的所述組合中識別在所確定的值之間有所述期望比率的兩個組合；并且 計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值。
2.根據權利要求1所述的方法，其中，由所述計算設備確定所選擇的所述數目的重復相同元件的串聯和并聯連接的可能組合進一步包括:遞歸地確定從I個一直到所接收到的重復相同元件的所述數目這些數目的相同元件的串聯和并聯連接的可能組合。
3.根據權利要求1所述的方法，其中，所述重復相同元件是具有阻抗的元件。
4.根據權利要求3所述的方法，其中，所述重復相同元件是電阻器。
5.根據權利要求3所述的方法，其中，所述重復相同元件是電感器。`
6.根據權利要求3所述的方法，其中，所述重復相同元件是電容器。
7.根據權利要求1所述的方法，進一步包括:從所述計算設備輸出所識別出的所述兩個組合以及所計算出的所述重復相同元件的所述實際值。
8.一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括: 接收用于第一部件的第一期望值和用于第二部件的第二期望值作為計算設備處的輸A ； 由所述計算設備計算用于所述第一部件和所述第二部件的所述期望值之間的比率；接收指示待用在所述第一部件中的重復相同元件的數目的第一元件值以及指示待用在所述第二部件中的重復相同元件的數目的第二元件值作為所述計算設備處的輸入；由所述計算設備確定所述第一元件值的數目的重復相同元件以及所述第二元件值的數目的重復相同元件的串聯和并聯連接的可能組合；由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備從所確定的所述第一元件值的組合中識別用于所述第一部件的組合并且從所確定的所述第二元件值的組合中識別用于所述第二部件的組合，使得所述用于所述第一部件的組合和所述用于所述第二部件的組合在所確定的值之間有所述期望比率；并且 計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值。
9.一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括: 接收用于所述多個電路部件的多個值η以及期望最大誤差容限作為計算設備處的輸A ； 由所述計算設備根據所接收到的用于所述多個電路部件的所述多個值來確定用于所述重復相同元件的標稱值； 接收待用在每個部件中的重復相同元件的所述數目作為所述計算設備處的輸入；由所述計算設備確定所接收到的所述數目的重復相同元件的串聯和并聯連接的可能組合； 由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值； 由所述計算設備選擇一組一個或多個組合作為待用于構造期望部件的組合的初始假設； 由所述計算設備計 算所述組所選組合的值的比率與所述多個部件的期望值的比率之間的均方根誤差； 由所述計算設備將所述所選組合中的一個或多個組合重復地替換為其它組合以產生新的一組所選組合、并計算所述新的一組所選組合的值與所述多個部件的所述期望值之間的均方根誤差；并且 由所述計算設備識別這樣的一組組合:該組組合的均方根誤差在所述期望最大誤差容限內或者是能被找到的最低誤差。
10.一種用于設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的系統，每個部件被構造為一定數目的重復相同元件的組合，所述系統包括: 輸入裝置，所述輸入裝置用于接收用于第一部件的第一期望值和用于第二部件的第二期望值、并且接收待用在每個部件中的相同元件的所述數目作為輸入； 處理器，所述處理器被配置成: 計算用于所述第一部件和所述第二部件的所述期望值之間的比率； 確定所選擇的所述數目的重復相同元件的串聯和并聯連接的可能組合； 基于用于所述重復相同元件的單位值來計算用于每個組合的值； 從所確定的所述組合中識別在所確定的值之間有所述期望比率的兩個組合；并且計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值； 存儲器，所述存儲器用于存儲表示重復相同元件的每個所確定的所述組合以及每個組合的值的數據；以及 輸出裝置，所述輸出裝置用于輸出所識別出的所述兩個組合以及所計算出的所述相同元件的實際值。
11.根據權利要求10所述的系統，其中，所述處理器被進一步配置成:通過遞歸地確定從I個一直到所接收到的重復相同元件的所述數目這些數目的重復相同元件的串聯和并聯連接的所有可能組合，來確定所選擇的所述數目的重復相同元件的串聯和并聯連接的可能組合。
12.根據權利要求10所述的系統，其中，待用在所述第一部件中的重復相同元件的數目與待用在所述第二部件中的重復相同元件的數目相同。
13.根據權利要求10所述的系統，其中，待用在所述第一部件中的重復相同元件的數目與待用在所述第二部件中的重復相同元件的數目不同。
14.根據權利要求11所述的系統，其中，所述存儲器進一步存儲表示比所接收到的所述數目少的數目的重復相同元件的組合的數據。
15.根據權利要求10所述的系統，其中，所述重復相同元件是具有阻抗的元件。
16.根據權利要求15所述的系統，其中，所述重復相同元件是電阻器。
17.根據權利要求15所述的系統，其中，所述重復相同元件是電感器。
18.根據權利要求15所述的系統，其中，所述重復相同元件是電容器。
19.一種其上實施有用于使得計算設備執行一種設計彼此之間具有呈期望比率的標稱值的多個半導體電路部件的方法的指令的非暫時性計算機可讀存儲介質，每個部件被構造為一定數目的重復相同元件的組合，所述方法包括: 接收用于第一部件的第一期望值和用于第二部件的第二期望值作為計算設備處的輸A ； 由所述計算設備計算用于所述第一部件和所述第二部件的所述期望值之間的比率；接收待用在每個部件中的重復相同元件的所述數目作為所述計算設備處的輸入；由所述計算設備確定所接收到的所述數目的重復相同元件的串聯和并聯連接的可能組合； 由所述計算設備基于用于所述重復相同元件的單位值來計算用于每個組合的值；由所述計算設備從所確定的所述`組合中識別在所確定的值之間有所述期望比率的兩個組合；并且 計算用于所述重復相同元件的實際值，所述實際值當與所計算出的所選擇的所述兩個組合的值相乘時得到所接收到的用于所述第一部件和所述第二部件的所述期望值。
【文檔編號】G06F17/50GK103608814SQ201280022942
【公開日】2014年2月26日 申請日期:2012年3月21日 優先權日:2011年3月22日
【發明者】A·馬丁·馬林森 申請人:Ess技術有限公司