專利名稱：2GHz帶寬數字射頻存儲器的制作方法
技術領域：
本實用新型涉及雷達射頻仿真技術領域，特別涉及2GHz帶寬數字射頻存儲器及存儲方法。
背景技術：
目前，隨著科學技術進步及近代國防技術的多元化發展，在國防科工領域中，面對現代化數字戰爭的實際需求對雷達信號處理及系統仿真等技術提出了新的需求，要求雷達信號具有較寬的帶寬，帶寬可達到2G，因此，原有技術中幾百兆的帶寬已不能滿足上述需求，為了解決上述問題，現有技術中通過復雜的硬件結構，多重的信號處理設計滿足以上要求，但于此同時的問題在于，由于硬件電路設計難度的增大，對器件選型、信號完整性、散熱、電源等方面都需要重新設計考慮，從而對實際硬件產品的實施帶來更大難度，不僅使成本增加，而且由于復雜的電路設計，使系統的整體穩定性降低，特別是某些關鍵部件的選擇上尤為困難，使系統性能受到個別處理器件性能的影響較大，從而不能達到滿意的設計及實施效果，從而不能滿足現代雷達以及電子對抗的發展需求。因此，發明人在實現本發明過程中，發現現有技術中的缺陷在于，現有技術中在提高處理帶寬的設計中，通常是通過處理器件數量的方式給予實現的，但隨著處理器件的增多，同時會對系統的整體穩定性造成影響，并且對于整個系統而言，在現有技術中關鍵器件性能不能得到提升的情況下，系統的整體性能會受到個別器件的影響，而使得系統性能受到影響，不能滿足當前雷達信號處理的需求。
實用新型內容針對現有技術中的缺陷，本實用新型提供了一種2GHz帶寬數字射頻存儲器及存儲方法，從而解決了現有技術中系統復雜度對射頻處理帶寬制約的問題。為此目的，本實用新型提供了 2GHz帶寬數字射頻存儲器，包括:寬帶模擬/數字轉換器ADC、射頻處理現場可編程門陣列FPGA及存儲池，所述射頻處理FPGA包括:串/并轉換單元及存儲池，所述寬帶模擬/數字轉換器ADC與所述串/并轉換單元的輸入連接，所述串/并轉換單元的輸出與所述存儲池連接；所述寬帶模擬/數字轉換器將接收到的模擬射頻信號轉換為串行數字射頻信號輸入到所述串/并轉換單元，所述串/并轉換單元將所述串行數字射頻信號進行串并轉換，并將處理后的多個并行數字射頻信號輸入到所述存儲池中。同時，本實用新型還提供了 2GHz帶寬數字射頻存儲方法，其中，包括以下步驟:將接收到的模擬射頻信號轉換為串行數字射頻信號輸入到所述串/并轉換單元；將所述串行數字射頻信號進行串并轉換獲取多個并行數字射頻信號；將所述多個并行數字射頻信號進行存儲。由此可知，與現有技術相比，本實用新型的上述實施方式具有以下有益效果:通過對接受到的數字雷達信號進行串并轉換，獲取多個并行數字雷達信號，并根據所述并行數字雷達信號進行預設處理，并將處理后的多個所述并行數字雷達信號進行并串轉換獲取處理后的數字雷達信號。解決了帶寬低的問題，使得每秒處理數據增多，具有更高速的數據采集和回放能力，可以靈活實現數據采集、存儲、傳輸和回放等功能，以滿足現代雷達射頻仿真領域發展的需求。
圖1為本實用新型一實施方式的2GHz帶寬數字射頻存儲器的連接結構示意圖；圖2為本實用新型另一實施方式的2GHz帶寬數字射頻存儲器的連接結構示意圖；圖3為本實用新型又一實施方式的2GHz帶寬數字射頻存儲器的連接結構示意圖。
具體實施方式
以下結合附圖對本實用新型作進一步詳細的說明。實施例如圖1所示，為本實用新型的2GHz帶寬數字射頻存儲器的連接結構示意圖。2GHz帶寬數字射頻存儲器，包括:寬帶模擬/數字轉換器(Analog toDigital Converter, ADC)101、存儲池102、射頻處理現場可編程門陣列FPGA (Field 一 Programmable Gate Array)103。ADClOl選用的是E2V公司的EV10AQ190型號，射頻處理FPGA103采用XILINX公司的XC7VX485T芯片。所述射頻處理FPGA103包括:串/并轉換單元1031及存儲池，所述寬帶模擬/數字轉換器ADClOl的數字輸入與所述串/并轉換單元1031的輸入連接，所述串/并轉換單元1031的輸出與所述存儲池102連接。寬帶模擬/數字轉換器ADClOl將接收到的模擬射頻信號轉換為串行數字射頻信號輸入到所述串/并轉換單元1031，所述串/并轉換單元1031將所述串行數字射頻信號進行串并轉換，并將處理后的多個并行數字射頻信號輸入到所述存儲池102中。由于FPGA的處理速度較低在300M左右，因此要在FPGA中處理如此高數據率的數據就必須要對采樣后的數字信號進行串并轉換。由此，數據信號一路變為多路，每一路數據率就為300M左右，這樣就能夠被FPGA處理，也就是在FPGA內進行多路并行處理。需要說明的是本實用新型中FPGA中的各單元模塊為硬件語言單元模塊，是通過硬件語言實現并燒至固化于FPGA中所實現的硬件單元模塊。作為一種優選的方案，如圖2所示，2GHz帶寬數字射頻存儲器還包括:寬帶數字/ 模擬轉換器(Digital to Analog Converter, DAC) 104。DAC104 選用的是 Euvis 公司的MD662H型號。所述射頻處理FPGA103還包括:與所述存儲池102連接的多個并行數字射頻處理單元1033及并/串轉換單元1032，所述多個并行數字射頻處理單元分別與所述存儲池102及所述并/串轉換單元1032連接；所述寬帶數字/模擬轉換器DAC104的輸入與所述多個并行數字射頻處理單元1033的輸出連接；所述多個并行數字射頻處理單元1033分別讀取所述存儲池102中的多個并行數字射頻信號進行射頻處理，并將處理后的多個并行數字射頻信號輸入到所述并/串轉換單元1032中，所述并/串轉換單元1032將所述多個并行數字射頻信號轉換為串行數字射頻信號，并將所述串行數字射頻信號輸入到所述寬帶數字/模擬轉換器DAC104中，所述寬帶數字/模擬轉換器DAC104將所述串行數字射頻信號轉換為串行模擬射頻信號。[0015]射頻存儲器還包括:同步電路105，所述同步電路105與所述寬帶模擬/數字轉換器ADClOl及所述寬帶數字/模擬轉換器DAC104連接，用于保持所述寬帶模擬/數字轉換器ADClOl與所述寬帶數字/模擬轉換器DAC104的相位差。所述存儲池102包括多片SDRAM(Synchronous Dynamic RandomAccess Memory,同步動態隨機存儲器)。作為一種優選的方案，如圖3所示，射頻存儲器還包括:與所述射頻處理FPGA101連接的傳輸控制FPGA106、PCI (Peripheral ComponentInterconnect,外圍部件互連總線)接口 107、HDMI (High DefinitionMultimedia Interface,高清晰度多媒體接口)視頻接口108，以太網接口 109及USB接口 110。傳輸控制FPGA106采用的是XILINX公司的XC7Z010芯片。所述傳輸控制FPGA106包括:PCI接口單元，用于將PCI接口 107格式數據轉換為所述射頻處理FPGA3的數據格式或將所述射頻處理FPGA3的數據格式轉換為PCI接口 107格式數據；HDMI視頻接口單元，用于將所述射頻處理FPGA103的數據格式轉換為HDMI視頻接口 108格式數據；以太網接口單元，用于將以太網接口 109格式數據轉換為所述射頻處理FPGA103的數據格式或將所述射頻處理FPGA103的數據格式轉換為太網接口 109格式數據；USB接口單元，用于將USB接口 110格式數據轉換為所述射頻處理FPGA103的數據格式。所述PCI接口 107與所述PCI接口單元連接；所述HDMI視頻接口 108與所述HDMI視頻接口單元連接；所述以太網接口 109與所述以太網接口單元連接；所述USB接口 110與所述USB接口單元連接；所述傳輸控制FPGA106與所述射頻處理FPGA103通過LVDS差分信號線連接。射頻處理單元中的射頻處理包括:數字信號下變頻、數字信號濾波、數字信號抽取、數字信號濾波、數字信號內插、數字信號的正交調制。射頻存儲器還包括:存儲負荷顯示陣列，所述射頻處理FPGA103還包括:存儲負荷顯示單元，所述存儲負荷顯示單元輸入與所述存儲池102連接，根據所述存儲池102使用量劃分為多個陣列級別數，所述多個陣列級別數與所述存儲負荷顯示陣列的顯示單元數相對應，所述存儲負荷顯示單元輸出與所述存儲負荷顯示陣列輸入連接。本實用新型的上述實施方式具有以下優點:通過對接收到的數字雷達信號進行串并轉換，獲取多個并行數字雷達信號，并根據所述并行數字雷達信號進行預設處理，并將處理后的多個所述并行數字雷達信號進行并串轉換獲取處理后的數字雷達信號。解決了帶寬低的問題，使得每秒處理數據增多，具有更高速的數據采集和回放能力，可以靈活實現數據采集、存儲、傳輸和回放等功能，以滿足現代雷達射頻仿真領域發展的需求。值得注意的是，以上所述僅為本實用新型的較佳實施例，并非因此限定本實用新型的專利保護范圍。對于本領域的普通技術人員來說，在不脫離本實用新型創造構思的前提下，還可以做出若干變形和改進，或直接或間接運用于其他相關技術領域均同理皆包含于本實用新型所涵蓋的范圍內。
權利要求1.2GHz帶寬數字射頻存儲器，其特征在于，包括:寬帶模擬/數字轉換器ADC、射頻處理現場可編程門陣列FPGA及存儲池，所述射頻處理FPGA包括:串/并轉換單元，所述寬帶模擬/數字轉換器ADC與所述串/并轉換單元的輸入連接，所述串/并轉換單元的輸出與所述存儲池連接；所述寬帶模擬/數字轉換器將接收到的模擬射頻信號轉換為串行數字射頻信號輸入到所述串/并轉換單元，所述串/并轉換單元將所述串行數字射頻信號進行串并轉換，并將處理后的多個并行數字射頻信號輸入到所述存儲池中。
2.如權利要求1所述的射頻存儲器，其特征在于，還包括:寬帶數字/模擬轉換器DAC，所述射頻處理FPGA還包括:與所述存儲池連接的多個并行數字射頻處理單元及并/串轉換單元，所述多個并行數字射頻處理單元分別與所述存儲池及所述并/串轉換單元連接；所述寬帶數字/模擬轉換器DAC的輸入與所述多個并行數字射頻處理單元的輸出連接；所述多個并行數字射頻處理單元分別讀取所述存儲池中的多個并行數字射頻信號進行射頻處理，并將處理后的多個并行數字射頻信號輸入到所述并/串轉換單元中，所述并/串轉換單元將所述多個并行數字射頻信號轉換為串行數字射頻信號，并將所述串行數字射頻信號輸入到所述寬帶數字/模擬轉換器DAC中，所述寬帶數字/模擬轉換器DAC將所述串行數字射頻信號轉換為串行模擬射頻信號。
3.如權利要求2所述的射頻存儲器，其特征在于，還包括:同步電路，所述同步電路與所述寬帶模擬/數字轉換器及所述寬帶數字/模擬轉換器連接，用于保持所述寬帶模擬/數字轉換器與所述寬帶數字/模擬轉換器的相位差；所述存儲池包括:多片SDRAM。
4.如權利要求2所述的射頻存儲器，其特征在于，還包括:與所述射頻處理FPGA連接的傳輸控制FPGA、PCI接口、HDMI視頻接口，以太網接口及USB接口，所述傳輸控制FPGA包括=PCI接口單元、HDMI視頻接口單元、以太網接口單元、USB接口單元；所述PCI接口與所述PCI接口單元連接；所述HDMI視頻接口與所述HDMI視頻接口單元連接；所述以太網接口與所述以太網接口單元連接；所述USB接口與所述USB接口單元連接；所述射頻處理FPGA與所述傳輸控制FPGA通過LVDS差分信號線連接。
5.如權利要求1或2所述的射頻存儲器，其特征在于，所述射頻處理FPGA的射頻處理還包括:數字信號下變頻、數字信號濾波、數字信號抽取、數字信號濾波、數字信號內插、數字信號的正交調制。
6.如權利要求1或2所述的射頻存儲器，其特征在于，還包括:存儲負荷顯示陣列，所述射頻處理FPGA還包括:存儲負荷顯示單元,所述存儲負荷顯示單元輸入與所述存儲池連接，根據所述存儲池使用量劃分為多個陣列級別數，所述多個陣列級別數與所述存儲負荷顯示陣列的顯示單元數相對應，所述存儲負荷顯示單元輸出與所述存儲負荷顯示陣列輸入連接。
專利摘要本實用新型公開了2GHz帶寬數字射頻存儲器，存儲器包括寬帶模擬/數字轉換器ADC、射頻處理現場可編程門陣列FPGA及存儲池，所述射頻處理FPGA包括串/并轉換單元，所述寬帶模擬/數字轉換器ADC與所述串/并轉換單元的輸入連接，所述串/并轉換單元的輸出與所述存儲池連接。本實用新型的2GHz帶寬數字射頻存儲器及存儲方法主要用于雷達射頻仿真技術領域，具有高速數據采集、回放能力，可以靈活實現數據采集、存儲、傳輸和回放等功能，并且能夠解決現在DRFM系統帶寬不夠的問題，提高射頻信號存儲的能力和速度。
文檔編號G06F13/16GK203038262SQ20122074139
公開日2013年7月3日 申請日期2012年12月28日 優先權日2012年12月28日
發明者孫亞光, 王棟, 陶青長, 陳雷 申請人:北京華清瑞達科技有限公司