專利名稱：一種衛星導航接收機fpga快速加載方法
技術領域：
本發明屬于定位導航與控制技術領域，特別涉及一種衛星導航接收機FPGA快速加載方法。
背景技術：
衛星導航接收機中FPGA芯片作為核心器件，實現對衛星信號的捕獲跟蹤等重要功能，接收機每次上電都需對FPGA芯片進行程序加載，加載時間對接收機啟動時間有很大影響。本發明主要解決衛星導航接收機FPGA程序加載時間過長的問題。衛星導航接收機中FPGA程序加載通常采用串行被動加載模式或采用專用加載芯片的主動加載模式。串行被動加載模式采用DSP芯片通用IO管腳作為FPGA專用加載時鐘數據線，FPGA程序保存在外置的FLASH中，這種方式受通用IO管腳訪問速度的限制，加載2M字節的程序需要6秒時間，速度較慢。采用專用加載芯片主動加載，速度較快，加載2M字節的程序需要O. 9秒時間，但這種方式專用加載芯片燒寫FPGA程序需要使用FPGA芯片JTAG接口，衛星導航接收機整機裝配后引出FPGA芯片JTAG 口到對外接插件上存在困難，并且引出JTAG 口容易受到外部電磁干擾，影響接收機正常工作。
發明內容
本發明的目的在于克服現有技術的上述不足，提供一種衛星導航接收機FPGA快速加載方法，該方法加載時間短、易于外部程序升級，存儲容量大、加載速度快，不易受電磁干擾。本發明的上述目的主要是通過如下技術方案予以實現的一種衛星導航接收機FPGA快速加載方法，包括如下步驟(I)、將TMS32C64系列的DSP芯片、FLASH芯片、RS232電平轉換芯片、第一固定電阻器R1、第二固定電阻器R2、第三固定電阻器R3和FPGA芯片進行連接，具體連接方法如下將TMS32C64系列的DSP芯片的EMIFB接口的BEA[20· . 1]、BED[15. . 0]、BWE、BRE 與FLASH芯片的地址線A[19. . O]、數據線DQ[15. . O]、WE、0E分別連接；DSP芯片15個通用GPIO中任意兩個引腳與FLASH芯片地址A[21. . 20]連接作為FLASH分段擴展地址；TMS32C64系列的 DSP 芯片的 EMIFA 接口的 AEA[19. · 3] ,AED[31. · O]、AWE、A0E、ARE 均與 FPGA 芯片的 IO弓I腳連接；TMS32C64系列的DSP芯片的多功能緩沖串口的DXm引腳與FPGA芯片的串行被動加載專用數據線DATAO連接，TMS32C64系列的DSP芯片的CLKXm引腳與FPGA的串行被動加載專用時鐘線DCLK連接；TMS32C64系列的DSP芯片中15個通用GPIO中任意三個引腳與FPGA芯片的三個專用配置引腳連接；電阻R1、R2、R3 —端分別與FPGA芯片的所述三個專用配置引腳連接，另一端分別與FPGA電源連接；RS232電平轉換芯片數據線TlIN和RlOUT引腳與FPGA的IO引腳連接，數據線TlOUT和RlIN引腳通過電纜與外部計算機RS232串口連接；其中DXm與CLKXm中的m為0、1或2 ;
(2)、上電初始化TMS32C64系列的DSP芯片時，將TMS32C64系列的DSP芯片內部的多功能緩沖串口 McBSPm設置為SPI主控工作模式，具體設置過程如下設置多功能緩沖串口 McBSPni的SPCR寄存器McbSPi^SPCR等于0X411801，即將其中5位寄存器值設置為如下值
權利要求
1.一種衛星導航接收機FPGA快速加載方法，其特征在于包括如下步驟 (1)、將TMS32C64系列的DSP芯片、FLASH芯片、RS232電平轉換芯片、第一固定電阻器R1、第二固定電阻器R2、第三固定電阻器R3和FPGA芯片進行連接，具體連接方法如下將 TMS32C64 系列的 DSP 芯片的 EMIFB 接口的 BEA[20. .1]、BED [15. . 0]、BWE、BRE 與FLASH芯片的地址線A[19. . 0]、數據線DQ[15. . 0]、WE、OE分別連接；DSP芯片15個通用GPIO中任意兩個引腳與FLASH芯片地址A[21. . 20]連接作為FLASH分段擴展地址；TMS32C64系列的 DSP 芯片的 EMIFA 接口的 AEA[19. 3] ,AED[31. 0]、AWE、A0E、ARE 均與 FPGA 芯片的 IO弓I腳連接；TMS32C64系列的DSP芯片的多功能緩沖串口的DXm引腳與FPGA芯片的串行被動加載專用數據線DATAO連接，TMS32C64系列的DSP芯片的CLKXm引腳與FPGA的串行被動加載專用時鐘線DCLK連接；TMS32C64系列的DSP芯片中15個通用GPIO中任意三個引腳與FPGA芯片的三個專用配置引腳連接；電阻R1、R2、R3 —端分別與FPGA芯片的所述三個專用配置引腳連接，另一端分別與FPGA電源連接；RS232電平轉換芯片數據線TlIN和RlOUT引腳與FPGA的IO引腳連接，數據線TlOUT和RlIN引腳通過電纜與外部計算機RS232串口連接；其中DXm與CLKXm中的m為0、1或2 ; (2)、上電初始化TMS32C64系列的DSP芯片時，將TMS32C64系列的DSP芯片內部的多功能緩沖串口 McBSPm設置為SPI主控工作模式，具體設置過程如下 設置多功能緩沖串口 McBSPm的SPCR寄存器McBSPm_SPCR等于0X411801，即將其中5位寄存器值設置為如下值
2.根據權利要求1所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述步驟(I)將TMS32C64系列的DSP芯片、FLASH芯片、RS232電平轉換芯片、第一固定電阻器Rl、第二固定電阻器R2、第三固定電阻器R3和FPGA芯片連接之后，通過DSP的JTAG 口將帶有RS232串口協議IP核的FPGA程序存入FLASH中，同時將DSP程序也存入FLASH中，FLASH存儲空間等分多段存儲所述DSP和FPGA程序，之后進行升級FPGA程序，具體過程如下 重新上電，TMS32C64系列的DSP芯片執行所述步驟(2)至(5)完成帶有RS232串口協議IP核的FPGA程序數據加載，再將對外RS232串口通過電纜與裝有FPGA升級程序的計算機串口連接，計算機將FPGA升級程序數據通過RS232串口電平轉換芯片送給FPGA中的RS232串口協議IP核，FPGA對接收到升級程序數據進行時序轉換并通過EMIFA接口將數據再送給TMS32C64系列的DSP芯片，TMS32C64系列的DSP芯片再通過EMIFB 口將數據存儲到FLASH中，實現FPGA程序升級。
3.根據權利要求1所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述FPGA芯片的型號為CYCLONE。
4.根據權利要求3所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述步驟(I)中FPGA芯片的三個專用配置引腳分別為nC0NFIG、nSTATUS、C0NFIG_D0NE ;所述步驟(3)中FPGA芯片的配置啟動引腳為nCONFIG引腳；所述步驟(5)中FPGA芯片的配置完成檢測引腳為C0NFIG_D0NE引腳。
5.根據權利要求1所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述RS232接口電平轉換芯片的型號為MAX3232ESE。
6.根據權利I所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述固定電阻器R1、R2、R3的電阻值為IKQ。
7.根據權利I所述的一種衛星導航接收機FPGA快速加載方法，其特征在于采用DSP芯片也可為TMS32C621系列或TMS32C671系列處理器。
8.根據權利I所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述采用的 FLASH 芯片為 64Mbits 大容量芯片 SST39VF6401B-70-41-EKE。
9.根據權利要求2所述的一種衛星導航接收機FPGA快速加載方法，其特征在于所述FLASH的存儲空間等分多段存儲DSP和FPGA程序，DSP芯片15個通用GPIO中任意兩個引腳與FLASH芯片地址A[21. . 20]連接作為FLASH分段擴展地址。
全文摘要
本發明涉及一種衛星導航接收機FPGA快速加載方法，采用DSP芯片多功能緩沖串口的特殊用法作為FPGA專用加載時鐘數據線，用多功能緩沖串口中的DXm作為數據線與FPGA加載數據輸入端DATA0連接；用多功能緩沖中的CLKXm作為時鐘線與FPGA加載數據輸入端DCLK連接，DSP的通用GPIO引腳作為加載功能線與FPGA的三個專用配置引腳連接，本發明首先將DSP芯片、FLASH芯片、RS232電平轉換芯片、電阻R1、R2、R3和FPGA進行連接，之后進行FPGA加載，后續根據需要對FLASH程序進行遠程升級，具有加載時間短、易于外部程序升級，存儲容量大、加載速度快，不易受電磁干擾、通用性強的優點。
文檔編號G06F9/445GK103034515SQ20121053515
公開日2013年4月10日 申請日期2012年12月11日 優先權日2012年12月11日
發明者賈長輝, 陳少華, 楊雄軍, 李春波 申請人:北京遙測技術研究所, 航天長征火箭技術有限公司