一種集成電路版圖驗證的層次化天線檢查方法
【專利摘要】本發明公布了一種集成電路版圖驗證的層次化天線檢查方法，所屬的【技術領域】是集成電路計算機輔助設計領域，尤其是涉及集成電路版圖的設計規則檢查（DRC）和集成電路版圖網表提取（NE）領域。本方法的基本步驟如下：首先采用圖形選擇提升和表達式值計算提升方法，以逆拓撲序依次處理各個層次單元得到節點輸出結論。其次，利用層次結果調整方法以拓撲序處理各個層次單元，對已判斷出的輸出節點進行層次優化。最后，以逆拓撲序處理各個層次單元，根據已有節點輸出結果及其層次輸出圖形。在集成電路版圖驗證中利用本方法，有利于更快速地計算帶有層次關系的節點表達式值，提高天線檢查操作效率。
【專利說明】—種集成電路版圖驗證的層次化天線檢查方法
【技術領域】
[0001]本發明是一種集成電路版圖驗證的層次化天線檢查方法，所屬的【技術領域】是集成電路計算機輔助設計領域，尤其是涉及集成電路版圖的設計規則檢查(DRC)和版圖與集成電路版圖網表提取(NE )領域。
【背景技術】
[0002]隨著集成電路技術的發展，芯片的特征尺寸越來越小，單個芯片的集成度不斷提高，結構和工藝日益復雜，版圖數據庫的規模成倍增加。芯片規模的擴大，使得在集成電路設計的各個階段所需驗證的設計規則也在不斷增多。其中集成電路版圖的設計規則檢查(DRC)以及集成電路版圖網表提取(NE)變得越來越重要，它們對于減少設計錯誤、降低設計成本和設計失敗的風險具有重要作用。在超大規模集成電路的設計中，版圖規模急劇膨脹，如何在版圖中快速簡潔地定位問題，成為集成電路設計面臨的又一項挑戰。
[0003]在版圖驗證中，天線檢查是很廣泛的一類規則檢查，這類檢查的目的是找出相互連接的有足夠大表面積的路徑，這些路徑均可能在制造過程中積累過量的電荷，這些路徑稱為天線，它們可能降低生產過程的成品率。而天線檢查的實際實現則是針對節點的表達式計算，因此如何快速地計算版圖中的節點相關表達式值是進入深亞微米時代，隨著設計規模的增大，版圖數據規模急速膨脹，必然帶來的問題。同時由于版圖數據規模的擴大，層次關系也被引進版圖規則檢查等一系列版圖驗證過程中，而層次關系的引入對版圖節點的表達式計算也提出了更高的要求。本發明基于圖形選擇提升和表達式值計算提升方法，提出了一種節點表達式的層次計算方法，有利于更快速地計算帶有層次關系的節點表達式，提高天線檢查操作效率。
【發明內容】
[0004]本發明針對集成電路版圖設計中所面臨的節點表達式層次性計算的效率問題，結合圖形選擇提升和表達式值計算提升方法，提出了一種節點表達式的層次計算方法。本方法的基本思路如下:首先采用圖形選擇提升和表達式值計算提升方法，以逆拓撲序依次處理各個層次單元。其次，利用節點結果層次調整方法對已判斷出的輸出節點進行層次調整，最后以逆拓撲序輸出輸出層結果圖形。在集成電路版圖驗證中利用本方法，有利于更快速地計算帶有層次關系的節點表達式，提高天線檢查操作效率。
主要技術方案包括以下三個方面:
首先，采用圖形選擇提升和表達式值計算提升方法，以逆拓撲序依次處理各個層次單元。步驟包括1，圖形選擇提升階段，即接收下層單元的提升圖形，確定能夠留在當前層次單元以進行表達式計算而不需提升的輸入層圖形以及需要提升的輸入層圖形。對于當前層圖形及自下層接收的圖形，其傳統判斷提升的標準是以節點的層次關系判斷的，即把圖形提升到能夠計算完整表達式值的層次再進行表達式計算，而本方法是以是否與上層有重疊區域判定。對于與上層有重疊區域的圖形，依據表達式中輸入層對應函數區分，若對應輸入層表達式函數為面積，則將該圖形與重疊區域重疊的部分進行提升，其他部分保留在本層處理，若為其它函數則直接提升整個圖形；2.表達式值計算提升階段，首先對不需提升的輸入層圖形進行本層節點表達式計算，其次對于下層計算出的節點表達式值需要在上層處理的，提升下層單元中已計算好并需要在本層或上層處理的節點表達式值，根據需要與本層表達式值合并。對于能夠在本層計算完整表達式值的節點，收集并計算完整節點表達式值并根據表達式約束條件對能夠在本層判定的節點進行是否滿足輸出條件的判定。對于不能在本層而是在上層才能計算完整表達式值的節點根據節點的引腳/端口對應關系將節點對應的表達式值提升至能夠完整計算表達式值的層次再進行表達式值計算。
其次，利用結果層次調整方法對已判斷出的輸出節點進行層次優化。具體步驟為自頂向下的拓撲序對每個單元檢查每個層次節點的引腳/端口關系，當本層所有具有相同引腳/端口對應關系的節點都滿足條件判定為在本層輸出時，該組節點將不需在本層輸出，而是將輸出層次轉移為下層，即輸出下層對應引腳/端口關系的節點。從而減少上層節點的輸出個數，實現層次優化目的。若本層具有相同引腳/端口對應關系的節點之間具有不同的輸出判定，則保持在本層輸出滿足輸出條件的節點。 最后，以逆拓撲序依次處理各個層次單元，根據已有節點輸出結果及其層次輸出圖形。第二步中得到了節點的輸出判定及其輸出層次。本步驟以此為依據，輸出圖層中相應圖形。若輸出圖形的輸出層次在當前處理層次的上層，則將該圖形提升到對應層次。若輸出圖形輸出層次在本層，則輸出。這時所有提升的圖形已保證都為即將在上層輸出的結果圖形，確保沒有額外圖形提升。
【專利附圖】
【附圖說明】
圖1方法總流程圖；
圖2目標版圖及節點示意圖，其中圖2a是目標版圖，圖2b是目標版圖頂層節點示意
圖；
圖3單元A處理圖形；
圖4單元top合并后計算表達式圖形；
圖5最終輸出結果及層次；
[0005]
[0006]
[0007]
[0008]
[0009]
[0010]
[0011]
[0012]
[0013]【具體實施方式】
[0014]本方法的處理流程如圖1所示。下面結合實例介紹本方法的【具體實施方式】，圖2a所示為示例所作用版圖，其中包含下層單元A (圖2a (I))和頂層單元Top (圖2a (2)),兩單元所包含圖形涉及兩圖層即圖層I和圖層2，圖層I和圖層2上已建立節點連接關系。建立連接關系后的節點構成為單元A中包含圖2a (3) (4) (5)三節點，單元top中包含圖2b (6) (7) (8) (9)四節點。圖形位置關系信息如圖所示。所有圖層I圖形均指定為面積為100單位，周長為40單位的正方形。本實例將節點表達式設定為“圖層I圖形面積(記為area (圖層I))之和大于110單位的節點”，并輸出圖層I。
[0015]步驟1:執行逆拓撲序的單元遍歷，對于單元A，若采用節點表達式計算層次作為圖形提升標準，單元A中的提升結果為所有圖形全提升。根據重疊區域選擇提升，則單元A需提升圖形如圖3 (31)所示。如圖能夠看出提升圖形量明顯小于采用節點表達式計算層次為提升標準的提升方法。單元A中需要計算表達式值的圖形如圖3 (32)所示。該單元中表達式值，即對應節點中圖層I圖形的面積之和分別為:節點(3)=75單位，節點(4)=100單位，節點(5) =75單位。
[0016]對于單元Top，接收下層圖形并合并后需計算表達式值的圖形如圖4所示。本層需將下層已計算好的下層表達式值根據節點引腳/端口關系與本層引腳節點合并。合并計算后節點表達式值，即對應節點中圖層I圖形的面積之和分別為:節點(6) =275單位，節點
(7)=275單位，節點(8) =175單位，節點(9) =100單位。由此值判斷約束條件“圖層I圖形面積(記為area (圖層I))之和大于110單位的節點”，待輸出節點為:節點(6) (7) (8)。
[0017]步驟2:執行順拓撲序的單元遍歷，根據當前單元的節點輸出判定和節點與下層節點的引腳/端口關系確定節點的輸出層次。對于Top單元，節點(6) (7)的引腳/端口關系同時對應下層單元A的節點(3) (4)，而Top單元節點(6) (7)均輸出，即下層單元A的節點(3) (4)所對應的所有上層節點(本例中為Top單元節點(6) (7))均有相同的輸出判定，因此將該節點的輸出層次下移至單元A。同時保留Top層節點輸出判定以輸出Top層對應節點的圖形。節點(8) (9)對應下層單元A節點(5)，而由于上層節點(8)輸出而節點
(9)不輸出，因此保持輸出層次在Top層。
[0018]步驟3:執行逆拓撲序的單元遍歷，根據步驟1，2所確定的輸出節點及輸出層次，對于輸入層圖層I的待輸出圖形進行層次輸出。最終輸出結果如圖5所示，(51)為單元A的輸出圖形，(52)為單元Top的輸出圖形。
【權利要求】
1.一種集成電路版圖驗證的層次化天線檢查方法，其技術特征在于:首先采用圖形選擇提升和表達式值計算提升方法，以逆拓撲序依次處理各個層次單元，得出節點是否輸出的結論。其次，利用節點結果層次調整方法，以拓撲序依次處理各個層次單元對已判斷出的輸出節點進行層次調整優化。最后以逆拓撲序依次處理各個層次單元，根據已有節點輸出結果及其層次輸出圖形。
2.根據權利要求1所述的“選擇提升和表達式值計算提升方法”，其特征在于:步驟包括1.圖形選擇提升階段，即接收下層單元的提升圖形，確定進行表達式計算不提升的輸入層圖形以及需提升的輸入層圖形并提升。2.表達式值計算提升階段，接收下層單元中已計算好并需要在本層或上層處理的節點表達式值，根據需要與本層表達式值合并。對于能夠在本層處理的節點，收集并計算完整節點表達式值并根據表達式約束條件對能夠在本層處理的節點進行是否滿足輸出條件的判定。提升需要上層繼續計算的表達式值。
3.根據權利要求1所述的“節點結果層次調整方法”，其特征在于:以拓撲序對每個單元檢查每個層次節點的引腳/端口關系，當本層所有具有相同引腳/端口對應關系的節點全部都判定為在本層輸出時將該節點輸出層次選擇為下層。若本層具有相同引腳/端口對應關系的節點之間具有不同的輸出判定，則保持在本層輸出滿足輸出條件的節點。
【文檔編號】G06F17/50GK103838897SQ201210488539
【公開日】2014年6月4日 申請日期:2012年11月26日 優先權日:2012年11月26日
【發明者】張路, 馬海南, 李志梁 申請人:北京華大九天軟件有限公司