基于使用統(tǒng)計(jì)量追蹤的遠(yuǎn)存儲(chǔ)器訪問信號(hào)的生成的制作方法

基于使用統(tǒng)計(jì)量追蹤的遠(yuǎn)存儲(chǔ)器訪問信號(hào)的生成的制作方法
【專利摘要】描述了需要接收用于對(duì)非易失性系統(tǒng)存儲(chǔ)裝置的讀或?qū)懯聞?wù)的地址的方法。該方法進(jìn)一步涉及針對(duì)地址是其成員的地址集合確定存儲(chǔ)器裝置的使用統(tǒng)計(jì)量。該方法進(jìn)一步涉及基于使用統(tǒng)計(jì)量確定將被施加至用于讀或?qū)懯聞?wù)的存儲(chǔ)器裝置的信號(hào)的特性。該方法進(jìn)一步涉及生成具有特性的信號(hào)，以執(zhí)行讀或?qū)懯聞?wù)。
【專利說明】基于使用統(tǒng)計(jì)量追蹤的遠(yuǎn)存儲(chǔ)器訪問信號(hào)的生成
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及計(jì)算機(jī)系統(tǒng)的領(lǐng)域。更特別地，本發(fā)明涉及用于實(shí)現(xiàn)包括非易失性存儲(chǔ)器層的多級(jí)別存儲(chǔ)器分級(jí)體系的設(shè)備和方法。
【背景技術(shù)】
[0002]A.當(dāng)前存儲(chǔ)器和存儲(chǔ)配置
對(duì)于當(dāng)今計(jì)算機(jī)創(chuàng)新的限制因素之一是存儲(chǔ)器和存儲(chǔ)技術(shù)。在常規(guī)的計(jì)算機(jī)系統(tǒng)中，系統(tǒng)存儲(chǔ)器(也被稱作主存儲(chǔ)器、初級(jí)存儲(chǔ)器、可執(zhí)行存儲(chǔ)器)通常通過動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(DRAM)來實(shí)現(xiàn)。即使當(dāng)沒有存儲(chǔ)器讀或?qū)懓l(fā)生時(shí)，基于DRAM的存儲(chǔ)器也消耗功率，因?yàn)樗仨毑粩嗟貙?duì)內(nèi)部電容器進(jìn)行重新充電?；贒RAM的存儲(chǔ)器是易失性的，這意味著一旦移除功率，則丟失存儲(chǔ)在DRAM存儲(chǔ)器中的數(shù)據(jù)。常規(guī)的計(jì)算機(jī)系統(tǒng)也依賴多級(jí)別的緩存以改善性能。緩存是在處理器與系統(tǒng)存儲(chǔ)器之間的高速度存儲(chǔ)器，用來比從系統(tǒng)存儲(chǔ)器供應(yīng)存儲(chǔ)器訪問請(qǐng)求快地供應(yīng)存儲(chǔ)器訪問請(qǐng)求。這樣的緩存通常用靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)來實(shí)現(xiàn)。緩存管理協(xié)議可以用來確保最頻繁訪問的數(shù)據(jù)和指令被存儲(chǔ)在緩存的級(jí)別之一中，由此減少了存儲(chǔ)器訪問事務(wù)的數(shù)量并改善了性能。
[0003]關(guān)于大容量存儲(chǔ)設(shè)備(也被稱作次級(jí)存儲(chǔ)設(shè)備或磁盤存儲(chǔ)設(shè)備)，常規(guī)的大容量存儲(chǔ)裝置通常包括磁介質(zhì)(例如，硬盤驅(qū)動(dòng)器)、光介質(zhì)(例如，光盤(⑶)驅(qū)動(dòng)、數(shù)字通用磁盤(DVD)等等)、全息介質(zhì)和/或大容量存儲(chǔ)閃存存儲(chǔ)器(例如，固態(tài)驅(qū)動(dòng)(SSD)、可移除閃存驅(qū)動(dòng)等等)。一般地，這些存儲(chǔ)裝置被認(rèn)為是輸入/輸出(I/O)裝置，因?yàn)樗鼈冇商幚砥魍ㄟ^實(shí)現(xiàn)各種I/O協(xié)議的各種I/O適配器來訪問。這些I/O適配器和I/O協(xié)議消耗大量的功率，并且可以具有對(duì)管芯區(qū)域和平臺(tái)的形成因素的顯著影響。當(dāng)沒有連接到永久電源時(shí)具有有限電池壽命的便攜式或移動(dòng)裝置(例如，膝上型計(jì)算機(jī)、筆記本計(jì)算機(jī)、平板計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、便攜式媒體播放器、便攜式游戲裝置、數(shù)字?jǐn)z像機(jī)、移動(dòng)電話、智能電話、功能電話等等)可以包括可移除大容量存儲(chǔ)裝置(例如，嵌入式多媒體卡(eMMC)、安全數(shù)字(SD)卡)，所述大容量存儲(chǔ)裝置通常經(jīng)由低功率互連和I/O控制器耦合至處理器，以便滿足活動(dòng)的和空閑的功率預(yù)算。
[0004]關(guān)于固件存儲(chǔ)器(諸如引導(dǎo)程序存儲(chǔ)器(也被稱作BIOS閃存))，常規(guī)的計(jì)算機(jī)系統(tǒng)通常使用閃存存儲(chǔ)器裝置存儲(chǔ)經(jīng)常讀但很少(或從不)寫入的持久性系統(tǒng)信息。例如，由處理器執(zhí)行來在引導(dǎo)過程(基本輸入和輸出系統(tǒng)(BIOS)映像)期間初始化關(guān)鍵系統(tǒng)部件的初始指令通常被存儲(chǔ)在閃存存儲(chǔ)器裝置中。當(dāng)前在市場(chǎng)中可得的閃存存儲(chǔ)器裝置一般具有有限速度(例如，50MHz)。該速度由用于讀協(xié)議的開銷進(jìn)一步降低(例如，2.5MHz)。為了使BIOS執(zhí)行速度加速，常規(guī)的處理器一般在引導(dǎo)過程的預(yù)先可擴(kuò)展固件接口(PEI)階段期間緩存BIOS代碼的一部分。處理器緩存的大小對(duì)用在PEI階段的BIOS代碼(也被稱作“PEIBIOS代碼”)的大小設(shè)置了限制。
[0005]B.相變存儲(chǔ)器(PCM)和相關(guān)的技術(shù)
相變存儲(chǔ)器(PCM)(有時(shí)也被稱作相變隨機(jī)訪問存儲(chǔ)器(PRAM或PCRAM)、PCME、雙向通用存儲(chǔ)器或者硫族化物RAM (C-RAM ))是一種開發(fā)了硫族化物玻璃的獨(dú)特行為的非易失性計(jì)算機(jī)存儲(chǔ)器。作為電流經(jīng)過產(chǎn)生的熱的結(jié)果，硫族化物玻璃可以在以下兩個(gè)狀態(tài)之間切換:晶體和非晶體。PCM的最近版本可以實(shí)現(xiàn)兩個(gè)附加的不同狀態(tài)。
[0006]PCM提供了比閃存更高的性能，因?yàn)镻CM的存儲(chǔ)器元素可以被更快地切換，寫(將各個(gè)位改變到I或O)可以在不需要首先擦除整個(gè)單元塊的情況下完成，并且來自寫的退化更慢(PCM裝置可以經(jīng)受得住大約100兆個(gè)寫周期；PCM退化是由于在編程、金屬(或其它材料)遷移和其它機(jī)制期間的熱膨脹而導(dǎo)致的)。
【專利附圖】

【附圖說明】
[0007]下面的描述和附圖用來說明本發(fā)明的實(shí)施例。在附圖中:
圖1圖示了根據(jù)本發(fā)明的實(shí)施例的緩存和系統(tǒng)存儲(chǔ)器布置；
圖2圖示了在本發(fā)明的實(shí)施例中采用的存儲(chǔ)器和存儲(chǔ)分級(jí)體系；
圖3圖示了本發(fā)明的實(shí)施例可以在其上實(shí)現(xiàn)的計(jì)算機(jī)系統(tǒng)；
圖4A圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第一系統(tǒng)體系結(jié)構(gòu)；
圖4B圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第二系統(tǒng)體系結(jié)構(gòu)；
圖4C圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第三系統(tǒng)體系結(jié)構(gòu)；
圖4D圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第四系統(tǒng)體系結(jié)構(gòu)；
圖4E圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第五系統(tǒng)體系結(jié)構(gòu)；
圖4F圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第六系統(tǒng)體系結(jié)構(gòu)；
圖4G圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第七系統(tǒng)體系結(jié)構(gòu)；
圖4H圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的八系統(tǒng)體系結(jié)構(gòu)；
圖41圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第九系統(tǒng)體系結(jié)構(gòu)；
圖4J圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第十系統(tǒng)體系結(jié)構(gòu)；
圖4K圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第十一系統(tǒng)體系結(jié)構(gòu)；
圖4L圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第十二系統(tǒng)體系結(jié)構(gòu)；
圖4M圖示了根據(jù)本發(fā)明的實(shí)施例的包括PCM的第十三系統(tǒng)體系結(jié)構(gòu)；
圖5圖示了用于基于使用統(tǒng)計(jì)量追蹤確定遠(yuǎn)存儲(chǔ)器信令的NVRAM控制器的方面；
圖6圖示了可以由圖5的NVRAM控制器執(zhí)行的方法；以及 圖7A-7D圖示了用于將圖5的NVRAM控制器集成到存儲(chǔ)器信道中的各種方法。
【具體實(shí)施方式】
[0008]在下面的描述中，敘述了諸如邏輯實(shí)現(xiàn)、操作碼、用來指定操作數(shù)的裝置、資源分割/共享/復(fù)制實(shí)現(xiàn)、系統(tǒng)部件的類型和相互關(guān)系以及邏輯分割/集成選擇的大量具體細(xì)節(jié)，以便提供對(duì)本發(fā)明的更透徹理解。然而，本領(lǐng)域技術(shù)人員將理解本發(fā)明可以在沒有這樣的具體細(xì)節(jié)的情況下進(jìn)行實(shí)踐。在其它情況下，沒有詳細(xì)示出控制結(jié)構(gòu)、柵級(jí)別電路和全軟件指令序列，以便不使本發(fā)明模糊。利用所包括的描述，本領(lǐng)域普通技術(shù)人員將能夠在沒有過度實(shí)驗(yàn)的情況下實(shí)現(xiàn)適當(dāng)?shù)墓δ堋?br> [0009]在說明書中參考“一個(gè)實(shí)施例” “實(shí)施例” “示例實(shí)施例”等等指示了所描述的實(shí)施例可以包括特別的特征、結(jié)構(gòu)或特性，但每個(gè)實(shí)施例可以不必須包括特別的特征、結(jié)構(gòu)或特性。此外，這樣的短語不必指的是相同的實(shí)施例。此外，當(dāng)結(jié)合實(shí)施例描述特別的特征、結(jié)構(gòu)或特性時(shí)，所認(rèn)為的是，結(jié)合無論是否明確描述的其它實(shí)施例實(shí)現(xiàn)這樣的特征、結(jié)構(gòu)或特性是在本領(lǐng)域技術(shù)人員的知識(shí)內(nèi)的。
[0010]在下面的描述和權(quán)利要求中，可以使用術(shù)語“耦合”和“連接”以及它們的派生詞。應(yīng)當(dāng)理解的是，這些術(shù)語不意在為彼此的同義詞。“耦合”用來指示可以或可以不彼此直接物理或電接觸的兩個(gè)或更多的元件彼此協(xié)作或相互作用?！斑B接”用來指示在彼此耦合的兩個(gè)或更多的元件之間的通信的建立。
[0011]括號(hào)括的文本和具有虛線邊界(例如，大虛線、小虛線、點(diǎn)劃線、點(diǎn))的塊在本文中有時(shí)用來說明將附加的特征添加到本發(fā)明的實(shí)施例的可選的操作/部件。然而，這樣的符號(hào)不應(yīng)當(dāng)意味著這些是僅有的選項(xiàng)或可選操作/部件，和/或具有實(shí)線邊界的塊在本發(fā)明的特定實(shí)施例中是不可選的。
[0012]引言
存儲(chǔ)器容量和性能要求隨著處理器核心和諸如虛擬化的新使用模型的數(shù)量增加而繼續(xù)增加。此外,存儲(chǔ)器功率和成本已經(jīng)分別變成了電子系統(tǒng)的總功率和成本的顯著成分。
[0013]本發(fā)明的一些實(shí)施例通過在存儲(chǔ)器技術(shù)之間智能地再分性能要求和容量要求來解決上面的挑戰(zhàn)。該方法的焦點(diǎn)是在于利用相對(duì)小的量的相對(duì)更高速度的存儲(chǔ)器(諸如DRAM)提供性能，同時(shí)使用顯著地更便宜且更密集的非易失性隨機(jī)訪問存儲(chǔ)器(NVRAM)實(shí)現(xiàn)系統(tǒng)存儲(chǔ)器的大部分。下面描述的本發(fā)明的實(shí)施例限定了平臺(tái)配置，其使得分級(jí)體系的存儲(chǔ)器子系統(tǒng)組織能夠用于NVRAM的使用。如下面詳細(xì)描述的，在存儲(chǔ)器分級(jí)體系中的NVRAM的使用也使得能夠進(jìn)行新的使用，諸如，擴(kuò)張的引導(dǎo)程序空間和大容量存儲(chǔ)實(shí)現(xiàn)。
[0014]圖1圖示了根據(jù)本發(fā)明的實(shí)施例的緩存和系統(tǒng)存儲(chǔ)器布置。具體地，圖1示出了包括內(nèi)部處理器緩存120、充當(dāng)遠(yuǎn)存儲(chǔ)器緩存的“近存儲(chǔ)器”121 (其可以包括一個(gè)或多個(gè)內(nèi)部緩存106和外部緩存107-109兩者)和“遠(yuǎn)存儲(chǔ)器” 122的集合的存儲(chǔ)器分級(jí)體系。在本發(fā)明的一些實(shí)施例中可以用于“遠(yuǎn)存儲(chǔ)器”的一個(gè)特別類型的存儲(chǔ)器是非易失性隨機(jī)訪問存儲(chǔ)器(“NVRAM”)。因此，下面提供了對(duì)NVRAM的概述，之后是對(duì)遠(yuǎn)存儲(chǔ)器和近存儲(chǔ)器的概述。
[0015]A.非易失性隨機(jī)訪問存儲(chǔ)器(“NVRAM”)
存在用于NVRAM的許多可能的技術(shù)選擇，包括:PCM、相變存儲(chǔ)器和開關(guān)(PCMS)(后者是前者的更具體的實(shí)現(xiàn))、字節(jié)可尋址持久性存儲(chǔ)器(BPRAM)、存儲(chǔ)類別存儲(chǔ)器(SCM)、通用存儲(chǔ)器、Ge2Sb2Te5、可編程金屬化單元(PMC)、電阻式存儲(chǔ)器(RRAM)、RESET (非晶體)單元、SET (晶體)單元、PCME、Ovshinsky存儲(chǔ)器、鐵電存儲(chǔ)器(也被稱作聚合物存儲(chǔ)器和聚(N-乙烯基咔唑))、鐵磁存儲(chǔ)器(也被稱作自旋電子元件、SPRAM (自旋轉(zhuǎn)移矩RAM)、STRAM (自旋隧穿RAM)、磁阻存儲(chǔ)器、磁存儲(chǔ)器、磁隨機(jī)訪問存儲(chǔ)器(MRAM))以及半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(S0N0S，也被稱作電介質(zhì)存儲(chǔ)器)。
[0016]NVRAM具有下面的特性:
(1)類似于用在固態(tài)磁盤(SSD)中的FLASH存儲(chǔ)器，并且不同于易失性的SRAM和DRAM，即使功率被移除，它也維持它的內(nèi)容；
(2)比諸如SRAM和DRAM的易失性存儲(chǔ)器更低的功率消耗；
(3)類似于SRAM和DRAM的隨機(jī)訪問(也被稱作隨機(jī)可尋址)； (4)與SSD中找到的FLASH(其僅能夠每次被重寫且被擦除一“塊”(對(duì)于NOR FLASH在大小上最小64K字節(jié)以及對(duì)于NAND FLASH在大小上最小16K字節(jié)))相比，在更低的粒度級(jí)別(例如，字節(jié)級(jí)別)下可重寫和可擦除；
(5)用作系統(tǒng)存儲(chǔ)器且被分派了系統(tǒng)存儲(chǔ)器地址空間的全部或部分；
(6)能夠使用事務(wù)性協(xié)議(支持事務(wù)標(biāo)識(shí)符(ID)區(qū)分不同的事務(wù)以使得那些事務(wù)能夠無次序地完成的協(xié)議)通過總線耦合至處理器，并且允許在足夠小以支持作為系統(tǒng)存儲(chǔ)器的NVRAM的操作的粒度級(jí)別(例如，諸如64或128字節(jié)的緩存行大小)下的訪問。例如，總線可以是存儲(chǔ)器總線(例如，諸如DDR3、DDR4等等的DDR總線)，與通常使用的非事務(wù)性協(xié)議相反，通過所述存儲(chǔ)器總線運(yùn)行事務(wù)性協(xié)議。作為另一個(gè)示例，總線可以是通過其通常運(yùn)行事務(wù)性協(xié)議(本地事務(wù)性協(xié)議)的總線，諸如:PCI express (PCIE)總線、桌面管理接口(DMI)總線或者利用事務(wù)性協(xié)議和足夠小的事務(wù)有效負(fù)載大小(例如，諸如64或128字節(jié)的緩存行大小)的任何其它類型的總線；以及
(7)下面的一個(gè)或多個(gè):
a)比非易失性存儲(chǔ)器/存儲(chǔ)技術(shù)(諸如FLASH)更快的寫速度；
b)非常高的讀速度(比FLASH更快且接近或等于DRAM讀速度)；
c)直接可寫(而非像用在SSD中的FLASH存儲(chǔ)器在寫數(shù)據(jù)之前要求擦除(用Is改寫))；
d)在故障之前更大數(shù)量的寫(比引導(dǎo)程序ROM和用在SSD中的FLASH更多)；和/或 如上面提到的，與FLASH存儲(chǔ)器(其必須每次被重寫且被擦除完整的“塊”)相比，在任
何給定的實(shí)現(xiàn)中NVRAM被訪問的粒度級(jí)別可以取決于特別的存儲(chǔ)器控制器和特別的存儲(chǔ)器總線或NVRAM所耦合至的其它類型的總線。例如，在NVRAM用作系統(tǒng)存儲(chǔ)器的一些實(shí)現(xiàn)中，因?yàn)榫彺嫘惺谴鎯?chǔ)器子系統(tǒng)訪問存儲(chǔ)器所在的級(jí)別，所以NVRAM可以在緩存行(例如，64字節(jié)或128字節(jié)緩存行)的粒度下被訪問，盡管固有能力將是在字節(jié)的粒度下被訪問。因此，當(dāng)NVRAM被部署在存儲(chǔ)器子系統(tǒng)內(nèi)時(shí)，它可以在與用在相同的存儲(chǔ)器子系統(tǒng)中的DRAM(例如，“近存儲(chǔ)器”)相同的粒度級(jí)別處被訪問。即使如此，由存儲(chǔ)器控制器和存儲(chǔ)器總線或其它類型的總線對(duì)NVRAM的訪問的粒度級(jí)別小于由閃存使用的塊大小和I/O子系統(tǒng)的控制器和總線的訪問大小的粒度級(jí)別。
[0017]NVRAM也可以并入損耗均衡算法來解決以下的事實(shí):在遠(yuǎn)存儲(chǔ)器級(jí)別處的存儲(chǔ)單元在許多次寫訪問之后，尤其在諸如在系統(tǒng)存儲(chǔ)器實(shí)現(xiàn)中可能發(fā)生顯著數(shù)量的寫的情況下開始損耗。因?yàn)楦哐h(huán)計(jì)數(shù)塊最可能以這種方式損耗，所以損耗均衡通過交換高循環(huán)計(jì)數(shù)塊與低循環(huán)計(jì)數(shù)塊的地址來將寫遍布于遠(yuǎn)存儲(chǔ)器單元。注意到，大部分地址交換對(duì)于應(yīng)用程序通常是透明的，因?yàn)樗捎布?、較低級(jí)別的軟件(例如，低級(jí)別驅(qū)動(dòng)程序或操作系統(tǒng))或者這兩者的組合來處理。
[0018]B.遠(yuǎn)存儲(chǔ)器
本發(fā)明的一些實(shí)施例的遠(yuǎn)存儲(chǔ)器122用NVRAM實(shí)現(xiàn)，但不必限于任何特別的存儲(chǔ)器技術(shù)。遠(yuǎn)存儲(chǔ)器122在它的特性和/或它在存儲(chǔ)器/儲(chǔ)存分級(jí)體系中的應(yīng)用方面可與其它指令和數(shù)據(jù)存儲(chǔ)器/存儲(chǔ)技術(shù)區(qū)分。例如，遠(yuǎn)存儲(chǔ)器122不同于:
I)靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)，其可以用于分別專用于處理器核心101-104中的每一個(gè)處理器核心的級(jí)別O和級(jí)別I內(nèi)部處理器緩存101a-b、102a-b、103a-b、103a_b和104a-b，以及由處理器核心共享的較低級(jí)別緩存(LLC) 105 ； 2)動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(DRAM)，其被配置為對(duì)于處理器100內(nèi)部的緩存106(例如，在與處理器100相同的管芯上)和/或被配置為對(duì)于處理器外部的一個(gè)或多個(gè)緩存107-109(例如，在與處理器100相同的或不同的封裝中)；以及
3)應(yīng)用為大容量存儲(chǔ)設(shè)備的FLASH存儲(chǔ)器/磁盤/光盤(未示出)；以及
4)諸如FLASH存儲(chǔ)器或其它只讀存儲(chǔ)器(ROM)的存儲(chǔ)器，其被應(yīng)用為固件存儲(chǔ)器(其可以指代引導(dǎo)程序ROM、BIOS閃存和/或TPM閃存)(未示出)。
[0019]遠(yuǎn)存儲(chǔ)器122可以用作指令和數(shù)據(jù)存儲(chǔ)設(shè)備，其可由處理器100直接尋址并且與應(yīng)用為大容量存儲(chǔ)設(shè)備的FLASH/磁盤/光盤相比能夠充分地跟上處理器100。此外，如在上面討論的且在下面詳細(xì)描述的，遠(yuǎn)存儲(chǔ)器122可以被放置在存儲(chǔ)器總線上并可以直接與存儲(chǔ)器控制器通信，其轉(zhuǎn)而直接與處理器100通信。
[0020]遠(yuǎn)存儲(chǔ)器122可以與其它指令和數(shù)據(jù)存儲(chǔ)技術(shù)(例如，DRAM)相組合，以形成混合存儲(chǔ)器(也被稱作共處一地的PCM和DRAM ;第一級(jí)別存儲(chǔ)器和第二級(jí)別存儲(chǔ)器；FLAM(FLASH和DRAM))。注意到，取代系統(tǒng)存儲(chǔ)器或除系統(tǒng)存儲(chǔ)器以外，包括PCM/PCMS的上面技術(shù)中的至少一些可以用于大容量存儲(chǔ)設(shè)備，并且當(dāng)以這種方式應(yīng)用時(shí)不需要是可隨機(jī)訪問、可字節(jié)尋址或可由處理器直接尋址的。
[0021]為了方便解釋，本申請(qǐng)的剩余部分的大部分將指的是“NVRAM”，或者更具體地，指的是作為用于遠(yuǎn)存儲(chǔ)器122的技術(shù)選擇的“PCM”或“PCMS”。同樣地，術(shù)語NVRAM、PCM、PCMS和遠(yuǎn)存儲(chǔ)器可以在下面的討論中可交換地使用。然而，如上面討論的，應(yīng)當(dāng)認(rèn)識(shí)到的是，不同的技術(shù)也可以用于遠(yuǎn)存儲(chǔ)器。同樣地，該NVRAM不限于用作遠(yuǎn)存儲(chǔ)器。
[0022]C.近存儲(chǔ)器
“近存儲(chǔ)器” 121是在遠(yuǎn)存儲(chǔ)器122的之前配置的中間級(jí)別的存儲(chǔ)器，其具有相對(duì)于遠(yuǎn)存儲(chǔ)器更低的讀/寫訪問等待時(shí)間和/或更對(duì)稱的讀/寫訪問等待時(shí)間(即，具有大致等于寫時(shí)間的讀時(shí)間)。在一些實(shí)施例中，近存儲(chǔ)器121具有比遠(yuǎn)存儲(chǔ)器122顯著更低的寫等待時(shí)間但類似(例如，稍微更低或相等)的讀等待時(shí)間；例如，近存儲(chǔ)器121可以是諸如易失性隨機(jī)訪問存儲(chǔ)器(VRAM)的易失性存儲(chǔ)器，并且可以包括DRAM或其它高速度的基于電容器的存儲(chǔ)器。然而，注意到，本發(fā)明的根本原理不限于這些特定的存儲(chǔ)器類型。此外，近存儲(chǔ)器121可以具有相對(duì)較低的密度和/或?qū)τ谥圃炜梢员冗h(yuǎn)存儲(chǔ)器122更昂貴。
[0023]在一個(gè)實(shí)施例中，近存儲(chǔ)器121被配置在遠(yuǎn)存儲(chǔ)器122與內(nèi)部處理器緩存120之間。在下面描述的實(shí)施例中的一些實(shí)施例中，近存儲(chǔ)器121被配置為一個(gè)或多個(gè)存儲(chǔ)器側(cè)緩存(MSC)107-109以屏蔽遠(yuǎn)存儲(chǔ)器的性能和/或使用限制，其包括例如讀/寫等待時(shí)間限制和存儲(chǔ)器退化限制。在這些實(shí)現(xiàn)中，MSC 107-109和遠(yuǎn)存儲(chǔ)器122的組合在幾乎等于或超過僅將DRAM用作系統(tǒng)存儲(chǔ)器的系統(tǒng)的性能級(jí)別處進(jìn)行操作。如下面詳細(xì)討論的，雖然被示出為圖1中的“緩存”，但除執(zhí)行緩存的角色以外或者代替執(zhí)行緩存的角色，近存儲(chǔ)器121可以包括它執(zhí)行其它角色的模式。
[0024]近存儲(chǔ)器121可以位于處理器管芯上(作為一個(gè)或多個(gè)緩存106)和/或位于處理器管芯的外部(作為緩存107-109)(例如，在位于CPU封裝上的單獨(dú)的管芯上，在具有到CPU封裝的高帶寬鏈路的情況下位于CPU封裝的外部，例如，在存儲(chǔ)器雙列直插存儲(chǔ)器模塊(DIMM)、豎板(riser) /小背板(mezzanine)或者計(jì)算機(jī)母板上)。通過使用諸如DDR或其它事務(wù)性高帶寬鏈路的單個(gè)或多個(gè)高帶寬鏈路，近傳感器121可以在與處理器100的通信中進(jìn)行耦合(如下面詳細(xì)描述的)。
[0025]示例性系統(tǒng)存儲(chǔ)器分派方案
圖1圖示了在本發(fā)明的實(shí)施例中如何相對(duì)于系統(tǒng)物理地址(SPA)空間116-119配置各種級(jí)別的緩存101-109。如提到的，該實(shí)施例包括具有一個(gè)或多個(gè)核心101-104的處理器100，其中每一個(gè)核心具有它自己專用的高級(jí)別緩存(L0)101a-104a和中級(jí)別緩存(MLC)(LI)緩存101b-104b。處理器100也包括共享的LLC 105。這些各種緩存級(jí)別的操作是很好理解的且將不在此處詳細(xì)進(jìn)行描述。
[0026]圖1中圖示的緩存107-109可以致力于特別的系統(tǒng)存儲(chǔ)器地址范圍或非連續(xù)地址范圍的集合。例如，緩存107致力于充當(dāng)用于系統(tǒng)存儲(chǔ)器地址范圍#1 116的MSC，并且緩存108和109致力于充當(dāng)用于系統(tǒng)存儲(chǔ)器地址范圍#2 117和#3 118的非重疊部分的MSC。后者的實(shí)現(xiàn)可以用于由處理器100使用的SPA空間交錯(cuò)到由緩存107-109使用的地址空間中的系統(tǒng)(例如，當(dāng)被配置為MSC時(shí))。在一些實(shí)施例中，該后者地址空間被認(rèn)為是存儲(chǔ)器信道地址(MCA)空間。在一個(gè)實(shí)施例中，內(nèi)部緩存101a-106執(zhí)行用于整個(gè)SPA空間的緩存操作。
[0027]如本文中使用的系統(tǒng)存儲(chǔ)器是對(duì)于在處理器100上執(zhí)行的軟件可見的和/或可由在處理器100上執(zhí)行的軟件直接尋址的存儲(chǔ)器；盡管緩存存儲(chǔ)器101a-109在它們不形成系統(tǒng)地址空間的可直接尋址部分的意義上可以對(duì)于軟件透明地進(jìn)行操作，但是核心也可以支持指令的執(zhí)行以允許軟件向一個(gè)或多個(gè)緩存中的一些或全部提供某種控制(配置、規(guī)則、提示等等)。系統(tǒng)存儲(chǔ)器再分為區(qū)域116-119可以作為系統(tǒng)配置過程中的一部分(例如由系統(tǒng)設(shè)計(jì)者)手動(dòng)地執(zhí)行，和/或可以由軟件自動(dòng)地執(zhí)行。
[0028]在一個(gè)實(shí)施例中，系統(tǒng)存儲(chǔ)器區(qū)域116-119通過使用遠(yuǎn)存儲(chǔ)器(例如PCM)和在一些實(shí)施例中的配置為系統(tǒng)存儲(chǔ)器的近存儲(chǔ)器來實(shí)現(xiàn)。系統(tǒng)存儲(chǔ)器地址范圍#4表示通過使用諸如DRAM的更高速度存儲(chǔ)器來實(shí)現(xiàn)的地址范圍，所述更高速度存儲(chǔ)器可以是在系統(tǒng)存儲(chǔ)器模式(與緩存模式相對(duì))下配置的近存儲(chǔ)器。
[0029]圖2圖示了根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器/存儲(chǔ)分級(jí)體系140和用于近存儲(chǔ)器144和NVRAM的不同的可配置操作模式。存儲(chǔ)器/存儲(chǔ)分級(jí)體系140具有多個(gè)級(jí)別，包括:Cl)緩存級(jí)別150，其可以包括處理器緩存150A (例如圖1中的緩存101A-105)和(在如本文中描述的特定的操作模式下)作為用于遠(yuǎn)存儲(chǔ)器的緩存150B的可選近存儲(chǔ)器，(2)系統(tǒng)存儲(chǔ)器級(jí)別151，其可以包括當(dāng)近存儲(chǔ)器存在時(shí)的遠(yuǎn)存儲(chǔ)器151B(例如諸如PCM的NVRAM)(或者當(dāng)近存儲(chǔ)器不存在時(shí)正好作為系統(tǒng)存儲(chǔ)器174的NVRAM)，以及(如在本文中描述的特定的操作模式下)作為系統(tǒng)存儲(chǔ)器151A進(jìn)行操作的可選近存儲(chǔ)器，(3)大容量存儲(chǔ)級(jí)別152，其可以包括閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B和/或NVRAM大容量存儲(chǔ)設(shè)備152A (例如，NVRAM 142的一部分);以及(4)固件存儲(chǔ)器級(jí)別153，其可以包括BIOS閃存170和/或BIOS NVRAM 172和可選信任的平臺(tái)模塊(TPM) NVRAM 173。
[0030]如指示的，近存儲(chǔ)器144可以被實(shí)現(xiàn)來在多種不同模式下進(jìn)行操作，其包括:第一模式，其中，它作為用于遠(yuǎn)存儲(chǔ)器的緩存(作為用于FM的緩存150B的近存儲(chǔ)器)進(jìn)行操作；第二模式，其中，它作為系統(tǒng)存儲(chǔ)器151A進(jìn)行操作并占據(jù)SPA空間的一部分(有時(shí)被稱作近存儲(chǔ)器“直接訪問”模式);以及諸如暫存器存儲(chǔ)器192或作為寫緩沖器193的一個(gè)或多個(gè)附加的操作模式。在本發(fā)明的一些實(shí)施例中，近存儲(chǔ)器是可分區(qū)的，其中，每一個(gè)分區(qū)可以在所支持的模式中的不同的模式下并行地進(jìn)行操作；并且不同的實(shí)施例可以通過硬件(例如，熔絲、管腳)、固件和/或軟件(例如，通過MSC控制器124內(nèi)的可編程范圍寄存器的集合，例如，用來識(shí)別每一個(gè)模式和分區(qū)的不同的二進(jìn)制碼可以被存儲(chǔ)在所述寄存器內(nèi))來支持分區(qū)的配置(例如，大小、模式)。
[0031]圖2中的系統(tǒng)地址空間A 190用來圖示當(dāng)存儲(chǔ)器被配置為用于遠(yuǎn)存儲(chǔ)器的MSC150B時(shí)的操作。在該配置中，系統(tǒng)地址空間A 190表示整個(gè)系統(tǒng)地址空間(并且系統(tǒng)地址空間B 191不存在)?？商鎿Q地，系統(tǒng)地址空間B 191用來示出當(dāng)近存儲(chǔ)器的全部或部分被分配系統(tǒng)地址空間的部分時(shí)的實(shí)現(xiàn)。在該實(shí)施例中，系統(tǒng)地址空間B 191表示分配給近存儲(chǔ)器151A的系統(tǒng)地址空間的范圍，并且系統(tǒng)地址空間A 190表示分配給NVRAM 174的系統(tǒng)地址空間的范圍。
[0032]此外，當(dāng)充當(dāng)用于遠(yuǎn)存儲(chǔ)器的緩存150B時(shí)，近存儲(chǔ)器144可以在MSC控制器124的控制下以各種子模式進(jìn)行操作。在這些模式中的每一個(gè)模式中，近存儲(chǔ)器地址空間(NMA)在近存儲(chǔ)器不形成系統(tǒng)地址空間的可直接尋址部分的意義上對(duì)于軟件是透明的。這些模式包括但不限于以下:
(I)回寫緩存模式:在該模式中，充當(dāng)FM緩存150B的近存儲(chǔ)器的全部或部分用作用于NVRAM遠(yuǎn)存儲(chǔ)器(FM)151B的緩存。盡管在回寫模式中，但是每一個(gè)寫操作最初指向作為用于FM的緩存150B的近存儲(chǔ)器(假定寫所指向的緩存行在緩存中存在)。僅當(dāng)作為用于FM的緩存150B的近存儲(chǔ)器內(nèi)的緩存行要由另一個(gè)緩存行取代時(shí)，執(zhí)行對(duì)應(yīng)寫操作以更新NVRAMFM 151B (與下面描述的寫通過模式相反，在所述寫通過模式中，將每一個(gè)寫操作立即傳播至Ij NVRAM FM 15IB)。
[0033](2)近存儲(chǔ)器繞過模式:在該模式中，所有讀和寫繞過充當(dāng)FM緩存150B的NM，并且直接轉(zhuǎn)到NVRAM FM 151B。例如，當(dāng)應(yīng)用不是緩存友好的或要求數(shù)據(jù)持續(xù)在緩存行的粒度下被提交時(shí)，可以使用這樣的模式。在一個(gè)實(shí)施例中，由處理器緩存150A和充當(dāng)FM緩存150B的NM執(zhí)行的緩存彼此獨(dú)立地進(jìn)行操作。因此，沒有在處理器緩存150A中緩存的數(shù)據(jù)(以及在一些情況下可能不被許可在處理器緩存150A中緩存的數(shù)據(jù))可以在充當(dāng)FM緩存150B的匪中緩存，并且反之亦然。因此，可能在處理器緩存中被指定為“不可緩存”的特定數(shù)據(jù)可以在充當(dāng)FM緩存150B的NM內(nèi)緩存。
[0034](3)近存儲(chǔ)器讀緩存寫繞過模式:這是上面模式的變型，其中，允許來自NVRAM FM151B的持久性數(shù)據(jù)的讀緩存(S卩，針對(duì)只讀操作，持久性數(shù)據(jù)在作為用于遠(yuǎn)存儲(chǔ)器的緩存150B的近存儲(chǔ)器中緩存)。當(dāng)持久性數(shù)據(jù)中的大部分是“只讀”的且應(yīng)用使用是緩存友好的時(shí)，這是有用的。
[0035](4)近存儲(chǔ)器讀緩存寫通過模式:這是近存儲(chǔ)器讀緩存寫繞過模式的變型，其中，除讀緩存以外，寫命中也是緩存的。每個(gè)對(duì)作為用于FM的緩存150B的近存儲(chǔ)器的寫引起對(duì)FM 151B的寫。因此，由于緩存的寫通過本質(zhì)，所以仍保證了緩存行持續(xù)。
[0036]當(dāng)以近存儲(chǔ)器直接訪問模式行動(dòng)時(shí)，作為系統(tǒng)存儲(chǔ)器151A的近存儲(chǔ)器的全部或部分對(duì)于軟件是直接可見的并且形成SPA空間的一部分。這樣的存儲(chǔ)器可以完全在軟件控制下。這樣的方案可以創(chuàng)建用于軟件的不均勻存儲(chǔ)器地址(NUMA)存儲(chǔ)器域，其中，相對(duì)于NVRAM系統(tǒng)存儲(chǔ)器174，它從近存儲(chǔ)器144取得更高性能。通過舉例而非限制的方式，對(duì)于特定高性能計(jì)算(HPC)和要求對(duì)特定數(shù)據(jù)結(jié)構(gòu)非?？斓脑L問的圖形應(yīng)用，可以采用這樣的使用。
[0037]在替換的實(shí)施例中，近存儲(chǔ)器直接訪問模式通過“釘住(pinning)”近存儲(chǔ)器中的特定緩存行(即，具有也并行地存儲(chǔ)在NVRAM 142中的數(shù)據(jù)的緩存行)來實(shí)現(xiàn)。這樣的釘住可以在更大的多路集合關(guān)聯(lián)的緩存中有效地完成。
[0038]圖2也圖示了 NVRAM 142的部分可以用作固件存儲(chǔ)器。例如，BIOS NVRAM 172部分可以用來存儲(chǔ)BIOS映像(取代在BIOS閃存170中存儲(chǔ)BIOS信息，或者除了在BIOS閃存170中存儲(chǔ)BIOS信息以外)。BIOS NVRAM部分172可以是SPA空間的部分，并且可由在處理器核心101-104上執(zhí)行的軟件直接尋址，而BIOS閃存170可通過1/0子系統(tǒng)115尋址。作為另一個(gè)示例，信任的平臺(tái)模塊(TPM) NVRAM 173部分可以用來保護(hù)敏感系統(tǒng)信息(例如，加密密鑰)。
[0039]因此，如指示的，NVRAM 142可以被實(shí)現(xiàn)來按各種不同模式進(jìn)行操作，包括作為:遠(yuǎn)存儲(chǔ)器151B(例如，當(dāng)近存儲(chǔ)器144存在/進(jìn)行操作時(shí)，近存儲(chǔ)器無論是經(jīng)由MSC控制124充當(dāng)用于FM的緩存，或(在一個(gè)或多個(gè)緩存101A-105之后直接訪問且沒有MSC控制124));僅NVRAM系統(tǒng)存儲(chǔ)器174 (不作為遠(yuǎn)存儲(chǔ)器，因?yàn)闆]有近存儲(chǔ)器存在/進(jìn)行操作；并且在沒有MSC控制124的情況下進(jìn)行訪問)；NVRAM大容量存儲(chǔ)設(shè)備152A ；B10S NVRAM 172 ；以及TPM NVRAM 173。盡管不同的實(shí)施例可以以不同的方式指定NVRAM模式，但是圖3描述了解碼表333的使用。
[0040]圖3圖示了其上可以實(shí)現(xiàn)本發(fā)明的實(shí)施例的示例性計(jì)算機(jī)系統(tǒng)300。計(jì)算機(jī)系統(tǒng)300包括處理器310和具有NVRAM 142的存儲(chǔ)器/存儲(chǔ)子系統(tǒng)380，所述NVRAM 142用于系統(tǒng)存儲(chǔ)器、大容量存儲(chǔ)設(shè)備和可選固件存儲(chǔ)器。在一個(gè)實(shí)施例中，NVRAM 142包括用于存儲(chǔ)數(shù)據(jù)、指令、狀態(tài)以及其它持久性和非持久性信息的由計(jì)算機(jī)系統(tǒng)300使用的整個(gè)系統(tǒng)存儲(chǔ)器和存儲(chǔ)分級(jí)體系。如先前討論的，NVRAM 142可以被配置為實(shí)現(xiàn)在系統(tǒng)存儲(chǔ)器、大容量存儲(chǔ)設(shè)備和固件存儲(chǔ)器、TPM存儲(chǔ)器等等的典型存儲(chǔ)器和存儲(chǔ)分級(jí)體系中的角色。在圖3的實(shí)施例中，NVRAM 142被分區(qū)為FM 151B, NVRAM大容量存儲(chǔ)設(shè)備152A、BIOS NVRAM 173和TMP NVRAM 173。也預(yù)期了具有不同角色的存儲(chǔ)分級(jí)體系，并且NVRAM 142的應(yīng)用不限于上面描述的角色。
[0041]通過舉例的方式，描述了在作為用于FM的緩存150B的近存儲(chǔ)器處于回寫緩存中時(shí)的操作。在一個(gè)實(shí)施例中，在作為用于FM的緩存150B的近存儲(chǔ)器處于上面提到的回寫緩存模式中的同時(shí)，讀操作將首先到達(dá)MSC控制器124處，所述MSC控制器124將執(zhí)行查找以(例如，利用標(biāo)簽緩存342)確定請(qǐng)求的數(shù)據(jù)是否存在于充當(dāng)用于FM的緩存150B的近存儲(chǔ)器中。如果存在，則它將通過1/0子系統(tǒng)115使數(shù)據(jù)返回到請(qǐng)求CPU、核心101-104或I/O裝置。如果數(shù)據(jù)不存在，則MSC控制器124將連同系統(tǒng)存儲(chǔ)器地址一起發(fā)送請(qǐng)求到NVRAM控制器332。NVRAM控制器332將使用解碼表333將系統(tǒng)存儲(chǔ)器地址轉(zhuǎn)換到NVRAM物理裝置地址(PDA)并使讀操作指向遠(yuǎn)存儲(chǔ)器151B的該區(qū)域。在一個(gè)實(shí)施例中，解碼表333包括地址間接引用表(AIT)成分，NVRAM控制器332使用所述地址間接引用表(AIT)成分在系統(tǒng)存儲(chǔ)器地址與NVRAM PDA之間進(jìn)行轉(zhuǎn)換。在一個(gè)實(shí)施例中，將AIT更新為損耗均衡算法的一部分，所述損耗均衡算法被實(shí)現(xiàn)來分發(fā)存儲(chǔ)器訪問操作并由此減小對(duì)NVRAM FM 151B的損耗?？商鎿Q地，AIT可以是存儲(chǔ)在NVRAM控制器332內(nèi)的單獨(dú)的表。
[0042]在從NVRAM FM 151B接收請(qǐng)求的數(shù)據(jù)時(shí)，NVRAM控制器332將使請(qǐng)求的數(shù)據(jù)返回到MSC控制器124，所述MSC控制器124將在充當(dāng)FM緩存150B的MSC近存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)，并且也通過I/O子系統(tǒng)115將數(shù)據(jù)發(fā)送到請(qǐng)求處理器核心101-104或者I/O設(shè)備。用于該數(shù)據(jù)的隨后的請(qǐng)求可以直接從充當(dāng)FM緩存150B的近存儲(chǔ)器被供應(yīng)，直到它被某個(gè)其它NVRAM FM數(shù)據(jù)取代。
[0043]如提到的，在一個(gè)實(shí)施例中，存儲(chǔ)器寫操作也首先轉(zhuǎn)到MSC控制器124，所述MSC控制器124將它寫到充當(dāng)FM緩存150B的MSC近存儲(chǔ)器中。在回寫緩存模式中，當(dāng)接收寫操作時(shí)可以不將數(shù)據(jù)直接發(fā)送到NVRAM FM 151B。例如，僅當(dāng)必須重新使用在充當(dāng)其中存儲(chǔ)數(shù)據(jù)的FM緩存150B的MSC近存儲(chǔ)器中的位置以針對(duì)不同的系統(tǒng)存儲(chǔ)器地址存儲(chǔ)數(shù)據(jù)時(shí)，可以將數(shù)據(jù)發(fā)送到NVRAM FM 151B。當(dāng)這發(fā)生時(shí)，MSC控制器124注意到數(shù)據(jù)目前不在NVRAMFM 151B中，并且將因此從充當(dāng)FM緩存150B的近存儲(chǔ)器取回它并將其發(fā)送到NVRAM控制器332。NVRAM控制器332查找用于系統(tǒng)存儲(chǔ)器地址的PDA，并接著將數(shù)據(jù)寫入NVRAM FM151B。
[0044]在圖3中，示出了使用三個(gè)單獨(dú)的線路連接到FM 151B、NVRAM大容量存儲(chǔ)設(shè)備152A和BIOS NVRAM 172的NVRAM控制器332。然而，這不必意味著存在將NVRAM控制器332連接到NVRAM 142的這些部分的三個(gè)單獨(dú)的物理總線或通信信道。相反，在一些實(shí)施例中，共同的存儲(chǔ)器總線或其它類型的總線(諸如下面相對(duì)于圖4A-M描述的總線)用來將NVRAM控制器332通信地耦合至FM 151B、NVRAM大容量存儲(chǔ)設(shè)備152A和BIOS NVRAM 172。例如，在一個(gè)實(shí)施例中，圖3中的三個(gè)線路表示總線，諸如存儲(chǔ)器總線(例如，DDR3、DDR4等等的總線)，通過所述總線，NVRAM控制器332實(shí)現(xiàn)事務(wù)性協(xié)議以與NVRAM 142通信。NVRAM控制器332也可以通過支持本地事務(wù)性協(xié)議的總線(諸如PCI express總線、桌面管理接口(DMI)總線)或者利用事務(wù)性協(xié)議和足夠小的事務(wù)有效負(fù)載大小(例如，諸如64或128字節(jié)的緩存行大小)的任何其它類型的總線來與NVRAM 142通信。
[0045]在一個(gè)實(shí)施例中，計(jì)算機(jī)系統(tǒng)300包括集成存儲(chǔ)器控制器(MO 331，其執(zhí)行用于處理器310的中央存儲(chǔ)器訪問控制，其耦合至:1)用來控制對(duì)充當(dāng)遠(yuǎn)存儲(chǔ)器緩存150B的近存儲(chǔ)器(匪)的訪問的存儲(chǔ)器側(cè)緩存(MSC)控制器124 ;以及2)用來控制對(duì)NVRAM 142的訪問的NVRAM控制器332。雖然在圖3中圖示為單獨(dú)的單元，但是MSC控制器124和NVRAM控制器332可以邏輯地形成MS 331的一部分。
[0046]在圖示的實(shí)施例中，MSC控制器124包括范圍寄存器336的集合，其在用于充當(dāng)遠(yuǎn)存儲(chǔ)器緩存150B的NM的使用中指定操作模式(例如，上面描述的回寫緩存模式、近存儲(chǔ)器繞過模式等等)。在圖示的實(shí)施例中，DRAM 144用作充當(dāng)用于遠(yuǎn)存儲(chǔ)器的緩存150B的匪的存儲(chǔ)器技術(shù)。響應(yīng)于存儲(chǔ)器訪問請(qǐng)求，MSC控制器124可以(根據(jù)在范圍寄存器336中指定的操作模式)確定是否可以從充當(dāng)用于FM的緩存150B的W供應(yīng)請(qǐng)求，或者請(qǐng)求是否必須被發(fā)送到NVRAM控制器332，所述NVRAM控制器332接著可以從NVRAM 142的遠(yuǎn)存儲(chǔ)器(FM)部分15IB供應(yīng)請(qǐng)求。
[0047]在NVRAM 142用PCMS實(shí)現(xiàn)的實(shí)施例中，NVRAM控制器332是用與PCMS技術(shù)一致的協(xié)議執(zhí)行訪問的PCMS控制器。如先前討論的，PCMS存儲(chǔ)器固有地能夠在字節(jié)的粒度下被訪問。盡管如此，NVRAM控制器332可以在諸如緩存行(例如，64位或128位緩存行)的較低粒度級(jí)別或與存儲(chǔ)器子系統(tǒng)一致的任何其它粒度級(jí)別下訪問基于PCMS的遠(yuǎn)存儲(chǔ)器151B。本發(fā)明的根本原理不限于用于訪問基于PCMS的遠(yuǎn)存儲(chǔ)器151B的任何特別的粒度級(jí)別。然而，一般地，當(dāng)基于PCMS的遠(yuǎn)存儲(chǔ)器151B用來形成系統(tǒng)地址空間的一部分時(shí)，粒度級(jí)別將高于傳統(tǒng)地用于諸如FLASH的其它非易失性存儲(chǔ)技術(shù)(其僅能夠在“塊”級(jí)別(對(duì)于NOR FLASH最小64K字節(jié)的大小，并且對(duì)于NAND FLASH最小16K字節(jié)的大小)下執(zhí)行重寫和擦除操作)的粒度級(jí)別。
[0048]在圖示的實(shí)施例中，NVRAM控制器332可以從解碼表333讀用來建立用于NVRAM142的先前描述的模式、大小等等的配置數(shù)據(jù)，或者可替換地，可以依靠從MC 331和I/O子系統(tǒng)315傳遞的解碼結(jié)果。例如，在制造時(shí)間處或在字段中，計(jì)算機(jī)系統(tǒng)300可以對(duì)解碼表333進(jìn)行編程以將NVRAM 142的不同區(qū)域標(biāo)明為系統(tǒng)存儲(chǔ)器、經(jīng)由SATA接口暴露的大容量存儲(chǔ)設(shè)備、經(jīng)由USB單批量傳輸(BOT)接口暴露的大容量存儲(chǔ)設(shè)備、支持TPM存儲(chǔ)的加密的存儲(chǔ)設(shè)備等等。通過其將訪問轉(zhuǎn)向NVRAM裝置142的不同分區(qū)的方式是經(jīng)由解碼邏輯的。例如，在一個(gè)實(shí)施例中，每一個(gè)分區(qū)的地址范圍被限定在解碼表333中。在一個(gè)實(shí)施例中，當(dāng)IMC 331接收訪問請(qǐng)求時(shí),對(duì)請(qǐng)求的目標(biāo)地址進(jìn)行解碼以揭示請(qǐng)求指向存儲(chǔ)器、NVRAM大容量存儲(chǔ)設(shè)備還是I/O。如果它是存儲(chǔ)器請(qǐng)求，則MC 331和/或MSC控制器124進(jìn)一步根據(jù)目標(biāo)地址確定請(qǐng)求指向作為用于FM的緩存150B的匪還是指向FM 151B。對(duì)于FM 151B訪問，請(qǐng)求被轉(zhuǎn)發(fā)到NVRAM控制器332。如果該請(qǐng)求指向I/O (例如，非存儲(chǔ)和存儲(chǔ)I/O裝置)，則MC 331將請(qǐng)求傳遞到I/O子系統(tǒng)115。I/O子系統(tǒng)115進(jìn)一步對(duì)地址進(jìn)行解碼以確定地址是指向NVRAM大容量存儲(chǔ)設(shè)備152A、B10S NVRAM 172還是其它非存儲(chǔ)或存儲(chǔ)I/O裝置。如果該地址指向NVRAM大容量存儲(chǔ)設(shè)備152A或BIOS NVRAM 172，則I/O子系統(tǒng)115將請(qǐng)求轉(zhuǎn)發(fā)到NVRAM控制器332。如果該地址指向TMP NVRAM 173，則I/O子系統(tǒng)115將請(qǐng)求傳遞到TPM 334以執(zhí)行安全訪問。
[0049]在一個(gè)實(shí)施例中，轉(zhuǎn)發(fā)到NVRAM控制器332的每一個(gè)請(qǐng)求伴有屬性(也被稱作“事務(wù)類型”)以指示訪問的類型。在一個(gè)實(shí)施例中，NVRAM控制器332可以針對(duì)請(qǐng)求的訪問類型模擬訪問協(xié)議，使得平臺(tái)的其余部分仍不知道在存儲(chǔ)器和存儲(chǔ)分級(jí)體系中由NVRAM 142執(zhí)行的多個(gè)角色。在替換的實(shí)施例中，NVRAM控制器332可以執(zhí)行對(duì)NVRAM 142的存儲(chǔ)器訪問，而不管它是哪一個(gè)事務(wù)類型?？梢岳斫獾氖?，解碼路徑可以不同于上面描述的內(nèi)容。例如，MC 331可以對(duì)訪問請(qǐng)求的目標(biāo)地址進(jìn)行解碼，并且確定它是否指向NVRAM 142。如果它指向NVRAM 142，IMC 331根據(jù)解碼表333生成屬性?；谠搶傩裕琈C 331接著將請(qǐng)求轉(zhuǎn)發(fā)到適當(dāng)?shù)南掠芜壿?例如，NVRAM控制器332和I/O子系統(tǒng)315)以執(zhí)行請(qǐng)求的數(shù)據(jù)訪問。在又另一個(gè)實(shí)施例中，如果沒有從上游邏輯(例如，頂C 331和I/O子系統(tǒng)315)傳遞對(duì)應(yīng)的屬性，則NVRAM控制器332可以對(duì)目標(biāo)地址進(jìn)行解碼。也可以實(shí)現(xiàn)其它解碼路徑。
[0050]諸如本文中描述的新存儲(chǔ)器體系結(jié)構(gòu)的存在提供了豐富的新可能性。雖然下面進(jìn)一步在更大得多的長度下進(jìn)行討論，但是這些可能性中的一些在下面立即被迅速突出。
[0051]根據(jù)一個(gè)可能的實(shí)現(xiàn)，NVRAM 142充當(dāng)用于系統(tǒng)存儲(chǔ)器中的傳統(tǒng)DRAM技術(shù)的總的取代或補(bǔ)充。在一個(gè)實(shí)施例中，NVRAM 142表示第二級(jí)別系統(tǒng)存儲(chǔ)器的引進(jìn)(例如，系統(tǒng)存儲(chǔ)器可以被視作具有包括作為緩存150B的近存儲(chǔ)器的第一級(jí)別系統(tǒng)存儲(chǔ)器(DRAM裝置340的一部分)和包括遠(yuǎn)存儲(chǔ)器(FM) 151B的第二級(jí)別系統(tǒng)存儲(chǔ)器(NVRAM 142的一部分))。
[0052]根據(jù)一些實(shí)施例，NVRAM 142充當(dāng)用于閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B的總的取代或補(bǔ)充。如先前描述的，在一些實(shí)施例中，即便NVRAM 152A能夠具有字節(jié)級(jí)別可尋址能力，NVRAM控制器332仍可以根據(jù)實(shí)現(xiàn)(例如，64K字節(jié)、128K字節(jié)等等)按多個(gè)字節(jié)的塊訪問NVRAM大容量存儲(chǔ)設(shè)備152A。由NVRAM控制器332從NVRAM大容量存儲(chǔ)設(shè)備152A訪問數(shù)據(jù)的特定方式對(duì)于由處理器310執(zhí)行的軟件可以是透明的。例如，即便NVRAM大容量存儲(chǔ)設(shè)備152A可以不同于閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152A進(jìn)行訪問，操作系統(tǒng)仍可以將NVRAM大容量存儲(chǔ)設(shè)備152A視作標(biāo)準(zhǔn)大容量存儲(chǔ)裝置(例如，串行ATA硬盤驅(qū)動(dòng)器或大容量存儲(chǔ)裝置的其它標(biāo)準(zhǔn)形式)。
[0053]在NVRAM大容量存儲(chǔ)設(shè)備152A充當(dāng)用于閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B的總的取代的實(shí)施例中，沒有必要使用用于可塊尋址存儲(chǔ)訪問的存儲(chǔ)驅(qū)動(dòng)器。從存儲(chǔ)訪問移除存儲(chǔ)驅(qū)動(dòng)器開銷可以提高訪問速度并節(jié)省功率。在期望NVRAM大容量存儲(chǔ)設(shè)備152A對(duì)OS和/或應(yīng)用表現(xiàn)為可塊尋址且不可與閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B區(qū)分的替換的實(shí)施例中，模擬的存儲(chǔ)驅(qū)動(dòng)器可以用來向軟件暴露可塊訪問接口(例如，通用串行總線(”8)單批量傳輸(801')，1.0;串行高級(jí)技術(shù)附件(54了4)，3.0;等等)以訪問NVRAM大容量存儲(chǔ)設(shè)備152A。
[0054]在一個(gè)實(shí)施例中，NVRAM 142充當(dāng)用于諸如BIOS閃存362和TPM閃存372 (在圖3中用虛線圖示以指示它們是可選的)的固件存儲(chǔ)器的總的取代或補(bǔ)充。例如，NVRAM 142可以包括BIOS NVRAM 172部分以補(bǔ)充或取代BIOS閃存362，并且可以包括TPM NVRAM 173部分以補(bǔ)充或取代TPM閃存372。固件存儲(chǔ)器也可以存儲(chǔ)由TPM 334使用的系統(tǒng)持久性狀態(tài)以保護(hù)敏感系統(tǒng)信息(例如，加密密鑰)。在一個(gè)實(shí)施例中，用于固件存儲(chǔ)器的NVRAM 142的使用移除了對(duì)于用來存儲(chǔ)對(duì)系統(tǒng)操作關(guān)鍵性的代碼和數(shù)據(jù)的第三方閃存部分的需要。
[0055]然后，繼續(xù)圖3的系統(tǒng)的討論，在一些實(shí)施例中，計(jì)算機(jī)系統(tǒng)100的體系結(jié)構(gòu)可以包括多個(gè)處理器，雖然為了簡(jiǎn)單在圖3中圖示了單個(gè)處理器310。處理器310可以是任何類型的數(shù)據(jù)處理器，包括:通用或?qū)Ｓ弥醒胩幚韱卧?CPU)、專用集成電路(ASIC)或數(shù)字信號(hào)處理器(DSP)。例如，處理器310可以是通用處理器，諸如Core? i3、i5、i7、2Duo和Quad、Xeon?或者Itanium?處理器,所述處理器的全部從加州(Calif )的圣克拉拉(Santa Clara)的英特爾公司(Intel Corporation)可得?？商鎿Q地,處理器310可以來自另一個(gè)公司，諸如:CA的森尼維爾(Sunnyvale)的ARM股份有限公司(ARM Holding, Ltd)、CA的森尼維爾(Sunnyvale)的MIPS科技公司(MIPS Technologies)等等。處理器310可以是專用處理器，諸如例如:網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、協(xié)處理器、嵌入式處理器等等。處理器310可以在包含在一個(gè)或多個(gè)封裝內(nèi)的一個(gè)或多個(gè)芯片上實(shí)現(xiàn)。處理器310可以是使用許多工藝技術(shù)(諸如例如BiCMOS、CMOS或NM0S)中的任何一個(gè)工藝技術(shù)的一個(gè)或多個(gè)襯底的一部分，和/或可以在其上實(shí)現(xiàn)。在圖3所示的實(shí)施例中，處理器310具有片上系統(tǒng)(SOC)配置。
[0056]在一個(gè)實(shí)施例中，處理器310包括集成圖形單元311，其包括用于執(zhí)行諸如3D或2D圖形命令的圖形命令的邏輯。盡管本發(fā)明的實(shí)施例不限于任何特別的集成圖形單元311，但是在一個(gè)實(shí)施例中，圖形單元311能夠執(zhí)行工業(yè)標(biāo)準(zhǔn)圖形命令，諸如由Open GL和/或Direct X應(yīng)用編程接口(API)(例如，Open GL 4.1和Direct X 11)指定的工業(yè)標(biāo)準(zhǔn)圖形命令。
[0057]處理器310也可以包括一個(gè)或多個(gè)核心101-104，雖然為了清楚起見，在圖3中再次圖示了單個(gè)核心。在許多實(shí)施例中，一個(gè)或多個(gè)核心101-104包括內(nèi)部功能塊，諸如:一個(gè)或多個(gè)執(zhí)行單元、收回單元、通用和特定寄存器的集合等等。如果一個(gè)或多個(gè)核心是多線程的或超線程的，則每一個(gè)硬件線程也可以被考慮為“邏輯”核心。核心101-104在體系結(jié)構(gòu)和/或指令集方面可以是同質(zhì)的或異質(zhì)的。例如，核心中的一些核心可以是有次序的，同時(shí)其它核心是無次序的。作為另一個(gè)示例，核心中的兩個(gè)或更多的核心可以能夠執(zhí)行相同的指令集，同時(shí)其它的核心可以能夠僅執(zhí)行該指令集的子集或者不同的指令集。
[0058]處理器310也可以包括一個(gè)或多個(gè)緩存，諸如可以實(shí)現(xiàn)為SRAM和/或DRAM的緩存313。在許多未示出的實(shí)施例中，實(shí)現(xiàn)除了緩存313的附加的緩存，使得多級(jí)別的緩存在一個(gè)或多個(gè)核心101-104中的執(zhí)行單元與存儲(chǔ)器裝置150B和151B之間存在。例如，共享緩存單元的集合可以包括諸如級(jí)別I (LI)緩存的高級(jí)別緩存、諸如級(jí)別2 (L2)、級(jí)別3 (L3)、級(jí)別4 (L4)或其它級(jí)別的緩存的中級(jí)別緩存、(LLC)、和/或其不同的組合。在不同的實(shí)施例中，緩存313可以以不同方式進(jìn)行按比例分配，并且在不同的實(shí)施例中可以是許多不同大小中的一個(gè)大小。例如，緩存313可以是8兆字節(jié)(MB)緩存、16MB緩存等等。此外，在不同的實(shí)施例中，緩存可以是直接映射的緩存，完全關(guān)聯(lián)的緩存、多路集合關(guān)聯(lián)的緩存或者具有另一個(gè)類型的映射的緩存。在包括多個(gè)核心的其它實(shí)施例中，緩存313可以包括在所有核心當(dāng)中共享的一個(gè)大部分，或者可以被劃分為若干單獨(dú)功能片段(例如，用于每一個(gè)核心的一個(gè)片段)。緩存313也可以包括在所有核心當(dāng)中共享的一個(gè)部分以及作為每個(gè)核心的單獨(dú)功能片段的若干其它部分。
[0059]處理器310也可以包括家鄉(xiāng)代理314,其包括協(xié)調(diào)和操作一個(gè)或多個(gè)核心101-104的那些部件。家鄉(xiāng)代理單元314可以包括例如功率控制單元(P⑶)和顯示單元。P⑶可以是或包括調(diào)節(jié)一個(gè)或多個(gè)核心101-104和集成圖形單元311的功率狀態(tài)所需的邏輯和部件。顯示單元用于驅(qū)動(dòng)一個(gè)或多個(gè)外部連接的顯示器。
[0060]如提到的，在一些實(shí)施例中，處理器310包括集成存儲(chǔ)器控制器(MO331、近存儲(chǔ)器緩存(MSC)控制器和NVRAM控制器332，其全部可以在與處理器310相同的芯片上，或者在連接到處理器310的單獨(dú)的芯片和/或封裝上。DRAM裝置144可以在與MC 331和MSC控制器124相同的芯片或不同的芯片上；因此，一個(gè)芯片可以具有處理器310和DRAM裝置144 ;一個(gè)芯片可以具有處理器310，以及另一個(gè)芯片可以具有DRAM裝置144，并且(這些芯片可以在相同或不同的封裝中)；一個(gè)芯片可以具有一個(gè)或多個(gè)核心101-104，以及另一個(gè)芯片可以具有MC 331、MSC控制器124和DRAM 144 (這些芯片可以在相同或不同的封裝中)；一個(gè)芯片可以具有一個(gè)或多核心101-104、另一個(gè)芯片可以具有MC 331和MSC控制器124，以及另一個(gè)芯片可以具有DRAM 144 (這些芯片可以在相同或不同的封裝中);等等。
[0061]在一些實(shí)施例中，處理器310包括耦合至MC 331的I/O子系統(tǒng)115。I/O子系統(tǒng)115使得能夠進(jìn)行在處理器310與隨后的串行或并行I/O裝置之間的通信:一個(gè)或多個(gè)網(wǎng)絡(luò)336 (諸如局域網(wǎng)、廣域網(wǎng)或互聯(lián)網(wǎng))、存儲(chǔ)I/O裝置(諸如閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B、B10S閃存362、TPM閃存372)和一個(gè)或多個(gè)非存儲(chǔ)I/O裝置337 (諸如顯示器、鍵盤、揚(yáng)聲器等等)。I/O子系統(tǒng)115可以包括平臺(tái)控制器集線器(PCH)(未示出)，其進(jìn)一步包括若干I/O適配器338和其它I/O電路以提供對(duì)存儲(chǔ)和非存儲(chǔ)I/O裝置以及網(wǎng)絡(luò)的訪問。為了完成此，I/O子系統(tǒng)115可以具有用于所利用的每一個(gè)I/O協(xié)議的至少一個(gè)集成I/O適配器338。I/O子系統(tǒng)115可以在與處理器310相同的芯片上，或者在連接到處理器310的單獨(dú)的芯片和/或封裝上。
[0062]I/O適配器338將在處理器310內(nèi)利用的主機(jī)通信協(xié)議轉(zhuǎn)換為與特別的I/O裝置相容的協(xié)議。對(duì)于閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B, I/O適配器338可以轉(zhuǎn)換的協(xié)議中的一些協(xié)議包括:外設(shè)部件互連(PCI)- Express (PC1-E), 3.0 ；USB, 3.0 ；SATA, 3.0 ；小型計(jì)算機(jī)系統(tǒng)接口(SCSI)，Ultra-640 ;以及電氣和電子工程師協(xié)會(huì)(IEEE)1394 “火線接口(Firewire)”等等。對(duì)于BIOS閃存362，I/O適配器338可以轉(zhuǎn)換的協(xié)議中的一些協(xié)議包括:串行外圍接口(SPI),Microwire等等。此外,可以存在一個(gè)或多個(gè)無線協(xié)議I/O適配器。無線協(xié)議的示例尤其還用在個(gè)域網(wǎng)中，諸如IEEE 802.15和藍(lán)牙，4.0 ;用在無線局域網(wǎng)中，諸如基于IEEE 802.11的無線協(xié)議；以及蜂窩協(xié)議。
[0063]在一些實(shí)施例中，I/O子系統(tǒng)115耦合至TPM控制334以控制對(duì)系統(tǒng)持久性狀態(tài)的訪問，諸如:安全數(shù)據(jù)、加密密鑰、平臺(tái)配置信息等等。在一個(gè)實(shí)施例中，這些系統(tǒng)持久性狀態(tài)被存儲(chǔ)在TMP NVRAM 173中，并且經(jīng)由NVRAM控制器332來訪問。
[0064]在一個(gè)實(shí)施例中，TPM 334是具有密碼功能的安全微控制器。TPM 334具有許多信任相關(guān)的能力；例如，用于確保由TPM保護(hù)的數(shù)據(jù)僅對(duì)于相同的TPM可用的密封(SEAL)能力。TPM 334可以使用它的加密能力保護(hù)數(shù)據(jù)和密鑰(例如秘密)。在一個(gè)實(shí)施例中，TPM334具有唯一且秘密的RSA密鑰，其允許它對(duì)硬件裝置和平臺(tái)進(jìn)行認(rèn)證。例如，TPM 334可以驗(yàn)證探尋對(duì)存儲(chǔ)在計(jì)算機(jī)系統(tǒng)300中的數(shù)據(jù)的訪問的系統(tǒng)是預(yù)期的系統(tǒng)。TPM 334也能夠報(bào)告平臺(tái)(例如，計(jì)算機(jī)系統(tǒng)300)的完整性。這允許外部資源(例如，網(wǎng)絡(luò)上的服務(wù)器)確定平臺(tái)的可信賴度，但不阻止由用戶對(duì)平臺(tái)的訪問。
[0065]在一些實(shí)施例中，I/O子系統(tǒng)315也包括管理引擎(ME) 335，其是允許系統(tǒng)管理員監(jiān)控、維持、更新、升級(jí)和修復(fù)計(jì)算機(jī)系統(tǒng)300的微處理器。在一個(gè)實(shí)施例中，通過經(jīng)由網(wǎng)絡(luò)336通過ME 335編輯解碼表333的內(nèi)容，系統(tǒng)管理員可以遠(yuǎn)程地配置計(jì)算機(jī)系統(tǒng)300。
[0066]為了方便解釋，本申請(qǐng)的剩余部分有時(shí)指的是作為PCMS裝置的NVRAM 142。PCMS裝置包括多層(垂直堆疊的)PCM單元陣列，其是非易失性的，具有低功率消耗，并且在位級(jí)別處可修改。同樣地，在下面的討論中可以可交換地使用術(shù)語NVRAM裝置和PCMS裝置。然而，應(yīng)當(dāng)認(rèn)識(shí)到，如上面討論的，除PCMS之外的不同的技術(shù)也可以用于NVRAM 142。
[0067]應(yīng)當(dāng)理解的是，即便計(jì)算機(jī)系統(tǒng)的處理器不具有上面描述的處理器310的部件的全部，或者具有比處理器310更多的部件，該計(jì)算機(jī)系統(tǒng)可以為了系統(tǒng)存儲(chǔ)器、大容量存儲(chǔ)設(shè)備、固件存儲(chǔ)器和/或其它存儲(chǔ)器和存儲(chǔ)目的利用NVRAM 142。
[0068]在圖3所示的特別的實(shí)施例中，MSC控制器124和NVRAM控制器332位于與處理器310相同的管芯或封裝(被稱作CPU封裝)上。在其它實(shí)施例中，MSC控制器124和/或NVRAM控制器332可以位于管芯外或CPU封裝外，通過總線耦合至處理器310或CPU封裝，所述總線諸如是:存儲(chǔ)器總線(像DDR總線(例如，DDR3、DDR4等等))、PCI express總線、桌面管理接口(DMI)總線或者任何其它類型的總線。
[0069]示例性PCM總線和封裝配置
圖4A-M圖示了多種不同的部署，其中，處理器、近存儲(chǔ)器和遠(yuǎn)存儲(chǔ)器以不同的方式進(jìn)行配置和封裝。特別是，圖4A-M中圖示的一系列平臺(tái)存儲(chǔ)器配置使得能夠使用新的非易失性系統(tǒng)存儲(chǔ)器，諸如PCM技術(shù)，或者更具體地，PCMS技術(shù)。
[0070]盡管跨越圖4A-M中的多個(gè)圖使用相同的數(shù)字標(biāo)記中的一些，但這不必意味著由那些數(shù)字標(biāo)記識(shí)別的結(jié)構(gòu)總是同樣的。例如，盡管相同的數(shù)字用來在若干圖中識(shí)別集成存儲(chǔ)器控制器(MO331和CPU 401，但是這些部件在不同的圖中可以不同地實(shí)現(xiàn)。這些差異中的一些未被突出，因?yàn)樗鼈兣c理解本發(fā)明的根本原理不相干。
[0071]盡管下面描述了若干不同的系統(tǒng)平臺(tái)配置方法，但是這些方法落入兩個(gè)寬的類別中:分裂的體系結(jié)構(gòu)和統(tǒng)一的體系結(jié)構(gòu)。簡(jiǎn)要地，在分裂的體系結(jié)構(gòu)方案中，存儲(chǔ)器側(cè)緩存(MSC)控制器(例如，位于處理器管芯中或位于CPU封裝中的單獨(dú)的管芯上)截取所有系統(tǒng)存儲(chǔ)器請(qǐng)求。存在從該控制器“流向下游”的兩個(gè)單獨(dú)的接口，所述該控制器脫離(exit) CPU封裝以耦合至近存儲(chǔ)器和遠(yuǎn)存儲(chǔ)器。為了特定類型的存儲(chǔ)器修整每一個(gè)接口，并且在性能和容量方面可以獨(dú)立地按比例縮放每一個(gè)存儲(chǔ)器。
[0072]在統(tǒng)一的體系結(jié)構(gòu)方案中，單個(gè)存儲(chǔ)器接口脫離處理器管芯或CPU封裝，并且所有的存儲(chǔ)器請(qǐng)求被發(fā)送到該接口。MSC控制器連同近存儲(chǔ)器和遠(yuǎn)存儲(chǔ)器子系統(tǒng)一起在該單個(gè)接口上合并。該存儲(chǔ)器接口必須被修整以滿足處理器的存儲(chǔ)器性能要求，并且必須至少支持事務(wù)性的無次序協(xié)議，因?yàn)镻CMS裝置可能不按次序處理讀請(qǐng)求。根據(jù)上面的一般的類另U，可以采用下面特定的平臺(tái)配置。
[0073]下面描述的實(shí)施例包括各種類型的總線/信道。術(shù)語“總線”和“信道”在本文中同義地使用。每個(gè)DIMM插座的存儲(chǔ)器信道的數(shù)量將取決于用在計(jì)算機(jī)系統(tǒng)中的特別的CPU封裝(在一些CPU封裝支持的情況下，例如，每個(gè)插座三個(gè)存儲(chǔ)器信道)。
[0074]此外，在下面描述的使用DRAM的實(shí)施例中，可以使用通過舉例而非限制的方式包括DDR信道(例如，DDR3、DDR4、DDR5等等)的實(shí)際上任何類型的DRAM存儲(chǔ)器信道。因此，盡管DDR因?yàn)樗诠I(yè)中的廣泛接受、結(jié)果價(jià)格點(diǎn)等等而是有利的，但本發(fā)明的根本原理不限于任何特別類型的DRAM或易失性存儲(chǔ)器。
[0075]圖4A圖示了分裂的體系結(jié)構(gòu)的一個(gè)實(shí)施例，其包括一個(gè)或多個(gè)DRAM裝置403-406和一個(gè)或多個(gè)NVRAM裝置，所述一個(gè)或多個(gè)DRAM裝置403-406在CPU封裝401中(在處理器管芯上或在單獨(dú)的管芯上)作為充當(dāng)用于FM的緩存(B卩，MSC)的近存儲(chǔ)器進(jìn)行操作，所述一個(gè)或多個(gè)NVRAM裝置諸如是充當(dāng)遠(yuǎn)存儲(chǔ)器的駐留在DIMM 450-451上的PCM存儲(chǔ)器。在CPU封裝401上的高帶寬鏈路407使單個(gè)或多個(gè)DRAM裝置403-406互連到處理器310，所述處理器310作為主機(jī)運(yùn)行集成存儲(chǔ)器控制器(MO 331和MSC控制器124。雖然在圖4A和下面描述的其它圖中圖示為單獨(dú)的單元，但是在一個(gè)實(shí)施例中，MSC控制器124可以被集成在存儲(chǔ)器控制器331內(nèi)。
[0076]DMM 450-451使用DDR槽以及用DDR地址、數(shù)據(jù)和控制行和電壓(例如，如由電子器件工程聯(lián)合會(huì)(JEDEC)限定的DDR3或DDR4標(biāo)準(zhǔn))限定DDR信道440的電連接。在DIMM450-451上的PCM裝置提供該分裂的體系結(jié)構(gòu)的遠(yuǎn)存儲(chǔ)器容量，其中，到CPU封裝401的DDR信道440能夠攜帶DDR協(xié)議和事務(wù)性協(xié)議兩者。與處理器310或CPU封裝內(nèi)的其它邏輯(例如，頂C 331或MSC控制器124)傳送命令并接收立即響應(yīng)的DDR協(xié)議相反，用來與PCM裝置通信的事務(wù)性協(xié)議允許CPU 401發(fā)行一系列事務(wù)，每一個(gè)事務(wù)由唯一事務(wù)ID識(shí)別。命令由在PCM DMM中的容納的一個(gè)PCM DMM上的PCM控制器供應(yīng)，所述PCM控制器可能沒有次序地將響應(yīng)發(fā)送回CPU封裝401。處理器310或CPU封裝401內(nèi)的其它邏輯通過與響應(yīng)一起發(fā)送的它的事務(wù)ID來識(shí)別每一個(gè)事務(wù)響應(yīng)。上面的配置允許系統(tǒng)支持標(biāo)準(zhǔn)基于DDR DRAM的DI麗(通過DDR電連接使用DDR協(xié)議)和基于PCM的DI麗配置(通過相同的DDR電連接使用事務(wù)性協(xié)議)兩者。
[0077]圖4B圖示了使用通過DDR信道440耦合的基于DDR DRAM的DI麗452以形成充當(dāng)MSC的近存儲(chǔ)器的分裂的體系結(jié)構(gòu)。處理器310作為主機(jī)運(yùn)行存儲(chǔ)器控制器331和MSC控制器124。諸如PCM存儲(chǔ)器裝置的NVRAM裝置駐留在基于PCM的DMM 453上，所述DMM453使用DDR槽和在離開CPU封裝401的附加的DDR信道442上的電連接?；赑CM的DMM 453提供該分裂的體系結(jié)構(gòu)的遠(yuǎn)存儲(chǔ)器容量，其中，到CPU封裝401的DDR信道442基于DDR電連接并能夠攜帶DDR協(xié)議和事務(wù)性協(xié)議兩者。這允許系統(tǒng)用變化數(shù)量的DDR DRAMDIMM 452 (例如，DDR4 DIMM)和PCM DIMM 453來進(jìn)行配置，以達(dá)到期望的容量和/或性能點(diǎn)。
[0078]圖4C圖示了作為主機(jī)運(yùn)行充當(dāng)在CPU封裝401上(在處理器管芯上或在單獨(dú)的管芯上)的存儲(chǔ)器側(cè)緩存(MSC)的近存儲(chǔ)器403-406的分裂的體系結(jié)構(gòu)。如由分裂的體系結(jié)構(gòu)限定的，在CPU封裝上的高帶寬鏈路407用來使單個(gè)或多個(gè)DRAM裝置403-406互連到處理器310，所述處理器310作為主機(jī)運(yùn)行存儲(chǔ)器控制器331和MSC控制器124。諸如PCM存儲(chǔ)器裝置的NVRAM駐留在PCI Express卡或豎板455上，所述PCI Express卡或豎板455通過PCI Express總線454使用PCI Express電連接和PCI Express協(xié)議或不同的事務(wù)性協(xié)議。在PCI Express卡或豎板455上的PCM裝置提供該分裂的體系結(jié)構(gòu)的遠(yuǎn)存儲(chǔ)器容量。
[0079]圖4D是使用基于DDR DRAM的DMM 452和DDR信道440形成充當(dāng)MSC的近存儲(chǔ)器的分裂的體系結(jié)構(gòu)。處理器310作為主機(jī)運(yùn)行存儲(chǔ)器控制器331和MSC控制器124。諸如PCM存儲(chǔ)器裝置455的NVRAM駐留在PCI Express卡或豎板上，所述PCI Express卡或豎板通過PCI Express鏈路454使用PCI Express電連接和PCI Express協(xié)議或不同的事務(wù)性協(xié)議。在PCI Express卡或豎板455上的PCM裝置提供該分裂的體系結(jié)構(gòu)的遠(yuǎn)存儲(chǔ)器容量，其中，離開CPU封裝401的存儲(chǔ)器信道接口提供用于DDR DRAM DIMM 452的多個(gè)DDR信道440。
[0080]圖4E圖示了作為主機(jī)運(yùn)行充當(dāng)MSC的近存儲(chǔ)器和諸如在PCI Express卡或豎板456上的PCM的遠(yuǎn)存儲(chǔ)器NVRAM兩者的統(tǒng)一的體系結(jié)構(gòu)，所述PCI Express卡或豎板456通過PCI Express總線454使用PCI Express電連接和PCI Express協(xié)議或不同的事務(wù)性協(xié)議。處理器310作為主機(jī)運(yùn)行集成存儲(chǔ)器控制器331，但在該統(tǒng)一的體系結(jié)構(gòu)的情況下，MSC控制器124連同DRAM近存儲(chǔ)器和NVRAM遠(yuǎn)存儲(chǔ)器一起駐留在卡或豎板456上。
[0081]圖4F圖示了作為主機(jī)運(yùn)行充當(dāng)MSC的近存儲(chǔ)器和諸如在使用DDR信道457的DIMM458上的PCM的遠(yuǎn)存儲(chǔ)器NVRAM兩者的統(tǒng)一的體系結(jié)構(gòu)。在該統(tǒng)一的體系結(jié)構(gòu)中的近存儲(chǔ)器包括在每一個(gè)DIMM 458上的DRAM，其充當(dāng)對(duì)在該相同的DIMM 458上的PCM裝置的存儲(chǔ)器側(cè)緩存，所述PCM裝置形成該特別的DIMM的遠(yuǎn)存儲(chǔ)器。MSC控制器124連同近存儲(chǔ)器和遠(yuǎn)存儲(chǔ)器一起駐留在每一個(gè)DIMM 458上。在該實(shí)施例中，提供了離開CPU封裝的DDR總線457的多個(gè)存儲(chǔ)器信道。該實(shí)施例的DDR總線457通過DDR電連接實(shí)現(xiàn)事務(wù)性協(xié)議。
[0082]圖4G圖示了混合分裂的體系結(jié)構(gòu)，MSC控制器124由此駐留在處理器310上，并且近存儲(chǔ)器和遠(yuǎn)存儲(chǔ)器接口都共享相同的DDR總線410。通過使用DDR槽和NVRAM (諸如PCM存儲(chǔ)器裝置)，該配置將基于DRAM的DDR DMM 411a用作充當(dāng)MSC的近存儲(chǔ)器，其中，基于PCM的DMM 411b (即，遠(yuǎn)存儲(chǔ)器)駐留在DDR總線410的相同的存儲(chǔ)器信道上。該實(shí)施例的存儲(chǔ)器信道同時(shí)攜帶DDR協(xié)議和事務(wù)性協(xié)議兩者以分別對(duì)近存儲(chǔ)器和遠(yuǎn)存儲(chǔ)器DIMM411a和411b進(jìn)行尋址。
[0083]圖4H圖示了充當(dāng)存儲(chǔ)器側(cè)緩存的近存儲(chǔ)器461 a駐留在具有基于DRAM的DDRDIMM形式的小背板或豎板461上的統(tǒng)一的體系結(jié)構(gòu)。存儲(chǔ)器側(cè)緩存(MSC)控制器124位于豎板的DDR和PCM控制器460中，所述豎板的DDR和PCM控制器460可以具有連接到在小背板/豎板461上的DDR DIMM信道470且通過一個(gè)或多個(gè)高性能互連462 (諸如差分存儲(chǔ)器鏈路)互連到CPU的兩個(gè)或更多的存儲(chǔ)器信道。相關(guān)聯(lián)的遠(yuǎn)存儲(chǔ)器461b位于相同的小背板/豎板461上，并且由使用DDR信道470并且用NVRAM (諸如PCM裝置)填充的DI麗形成。
[0084]圖41圖示了可以用作對(duì)DDR存儲(chǔ)器子系統(tǒng)和DMM 464的存儲(chǔ)器容量擴(kuò)充的統(tǒng)一的體系結(jié)構(gòu)，所述DDR存儲(chǔ)器子系統(tǒng)和DIMM 464通過DDR總線471連接到在它的DDR存儲(chǔ)器子系統(tǒng)上的CPU封裝401。對(duì)于在該配置中的附加的基于NVM的容量，充當(dāng)MSC的近存儲(chǔ)器以基于DRAM的DDR DMM 463a形式駐留小背板或豎板463上。MSC控制器124位于豎板的DDR和PCM控制器460中，所述豎板的DDR和PCM控制器460可以具有連接到在小背板/豎板上的DDR DIMM信道470且通過一個(gè)或多個(gè)高性能互連462 (諸如差分存儲(chǔ)器鏈路)互連到CPU的兩個(gè)或更多的存儲(chǔ)器信道。相關(guān)聯(lián)的遠(yuǎn)存儲(chǔ)器463b位于相同的小背板/豎板463上，并且由使用DDR信道470并用NVRAM (諸如PCM裝置)填充的DIMM 463b形成。
[0085]圖4J是充當(dāng)存儲(chǔ)器側(cè)緩存(MSC)的近存儲(chǔ)器以DRAM的形式駐留在每一個(gè)和每個(gè)DIMM 465上的統(tǒng)一的體系結(jié)構(gòu)。DIMM 465是在高性能的互連/ 一個(gè)或多個(gè)信道462(諸如差分存儲(chǔ)器鏈路)上的，從而將CPU封裝401與位于DI麗上的MSC控制器124耦合。相關(guān)聯(lián)的遠(yuǎn)存儲(chǔ)器坐在相同的DIMM 465上，并且由NVRAM (諸如PCM裝置)形成。
[0086]圖4K圖示了充當(dāng)MSC的近存儲(chǔ)器以DRAM的形式駐留在每個(gè)DMM 466上的統(tǒng)一的體系結(jié)構(gòu)。DIMM是在連接到CPU封裝401的一個(gè)或多個(gè)高性能互連470上的，其中，MSC控制器124位于DIMM上。相關(guān)聯(lián)的遠(yuǎn)存儲(chǔ)器坐在相同的DMM 466上，并且由NVRAM(諸如PCM裝置)形成。
[0087]圖4L圖示了使用在DDR總線471上的基于DDR DRAM的DMM 464形成必要的充當(dāng)MSC的近存儲(chǔ)器的分裂的體系結(jié)構(gòu)。處理器310作為主機(jī)運(yùn)行集成存儲(chǔ)器控制器331和存儲(chǔ)器側(cè)緩存控制器124。諸如PCM存儲(chǔ)器的NVRAM形成駐留在卡或豎板467上的遠(yuǎn)存儲(chǔ)器，通過使用事務(wù)性協(xié)議，所述卡或豎板467使用高性能互連468進(jìn)行到CPU封裝401的通信?？ɑ蜇Q板467作為主機(jī)運(yùn)行遠(yuǎn)存儲(chǔ)器，所述卡或豎板467作為主機(jī)運(yùn)行單個(gè)緩沖器/控制器，所述單個(gè)緩沖器/控制器可以控制多個(gè)基于PCM的存儲(chǔ)器或在該豎板上連接的多個(gè)基于PCM的DIMM。
[0088]圖4M圖示了可以使用在卡或豎板469上的DRAM形成必要的充當(dāng)MSC的近存儲(chǔ)器的統(tǒng)一的體系結(jié)構(gòu)。諸如PCM存儲(chǔ)器裝置的NVRAM形成也駐留在卡或豎板469上的遠(yuǎn)存儲(chǔ)器，所述卡或豎板469使用到CPU封裝401的高性能互連468?？ɑ蜇Q板469作為主機(jī)運(yùn)行遠(yuǎn)存儲(chǔ)器，所述卡或豎板469作為主機(jī)運(yùn)行單個(gè)緩沖器/控制器，所述單個(gè)緩沖器/控制器可以控制多個(gè)基于PCM的裝置或在該豎板469上的多個(gè)基于PCM的DIMM，并且也集成存儲(chǔ)器側(cè)緩存控制器124。
[0089]在上面描述的實(shí)施例中的一些實(shí)施例(諸如在圖4G中圖示的該實(shí)施例)中，DRAMDMM 41 Ia和基于PCM的DMM 411b駐留在相同的存儲(chǔ)器信道上。因此，地址/控制和數(shù)據(jù)行的相同集合用來將CPU連接到DRAM和PCM存儲(chǔ)器兩者。為了降低通過CPU網(wǎng)格互連的數(shù)據(jù)通信量的量，在一個(gè)實(shí)施例中，在與基于PCM的DIMM共同的存儲(chǔ)器信道上的DDR DMM被配置為充當(dāng)用于存儲(chǔ)在基于PCM的DMM中的數(shù)據(jù)的單一的MSC。在這樣的配置中，存儲(chǔ)在基于PCM的DIMM中的遠(yuǎn)存儲(chǔ)器數(shù)據(jù)僅在相同的存儲(chǔ)器信道內(nèi)的DDR DIMM近存儲(chǔ)器中進(jìn)行緩存，由此將存儲(chǔ)器事務(wù)定位到該特別的存儲(chǔ)器信道。
[0090]此外，為了實(shí)現(xiàn)上面的實(shí)施例，系統(tǒng)地址空間可以在不同的存儲(chǔ)器信道之間邏輯地再分。例如，如果存在四個(gè)存儲(chǔ)器信道，則系統(tǒng)地址空間的％可以被分派給每一個(gè)存儲(chǔ)器信道。如果每一個(gè)存儲(chǔ)器信道被提供有一個(gè)基于PCMS的DIMM和一個(gè)DDR DIMM,則DDRDMM可以被配置為充當(dāng)用于系統(tǒng)地址空間的該％部分的MSC。
[0091]系統(tǒng)存儲(chǔ)器和大容量存儲(chǔ)裝置的選擇可以取決于其上采用本發(fā)明的實(shí)施例的電子平臺(tái)的類型。例如，在個(gè)人計(jì)算機(jī)、平板計(jì)算機(jī)、筆記本計(jì)算機(jī)、智能電話、移動(dòng)電話、功能電話、個(gè)人數(shù)字助理(PDA)、便攜式媒體播放器、便攜式游戲裝置、游戲控制臺(tái)、數(shù)字?jǐn)z像機(jī)、交換機(jī)、集線器、路由器、機(jī)頂盒、數(shù)字視頻記錄器或者具有相對(duì)小的大容量存儲(chǔ)要求的其它裝置中，可以僅僅使用NVRAM大容量存儲(chǔ)設(shè)備152A或者使用與閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B相組合的NVRAM大容量存儲(chǔ)設(shè)備152A實(shí)現(xiàn)大容量存儲(chǔ)設(shè)備。在具有相對(duì)大的大容量存儲(chǔ)要求的其它電子平臺(tái)(例如，大規(guī)模服務(wù)器)中，可以使用磁存儲(chǔ)設(shè)備(例如，硬盤驅(qū)動(dòng)器)或者磁存儲(chǔ)設(shè)備、光學(xué)存儲(chǔ)設(shè)備、全息存儲(chǔ)設(shè)備、大容量存儲(chǔ)閃存存儲(chǔ)器和NVRAM大容量存儲(chǔ)設(shè)備152A的任何組合實(shí)現(xiàn)大容量存儲(chǔ)設(shè)備。在這樣的情況下，對(duì)存儲(chǔ)負(fù)責(zé)的系統(tǒng)硬件和/或軟件可以實(shí)現(xiàn)各種智能的持久性存儲(chǔ)分派技術(shù)，以便以有效或以其它有用的方式在FM 151B/NVRAM存儲(chǔ)設(shè)備152A與閃存/磁/光學(xué)大容量存儲(chǔ)設(shè)備152B之間分派持久性程序代碼和數(shù)據(jù)的塊。
[0092]例如，在一個(gè)實(shí)施例中，高功率的服務(wù)器被配置有近存儲(chǔ)器(例如，DRAM)、PCMS裝置和用于大量的持久性存儲(chǔ)的磁大容量存儲(chǔ)裝置。在一個(gè)實(shí)施例中，筆記本計(jì)算機(jī)被配置有近存儲(chǔ)器和PCMS裝置，所述PCMS裝置執(zhí)行遠(yuǎn)存儲(chǔ)器和大容量存儲(chǔ)裝置兩者的角色(即，如圖3所示，其被邏輯地分區(qū)以執(zhí)行這些角色)。家庭或辦公臺(tái)式計(jì)算機(jī)的一個(gè)實(shí)施例類似于筆記本計(jì)算機(jī)進(jìn)行配置，但也可以包括一個(gè)或多個(gè)磁存儲(chǔ)裝置以提供大量的持久性存儲(chǔ)能力。
[0093]平板計(jì)算機(jī)或蜂窩電話裝置的一個(gè)實(shí)施例被配置有PCMS存儲(chǔ)器，但可能沒有近存儲(chǔ)器，并且沒有附加的大容量存儲(chǔ)設(shè)備(為了節(jié)省成本/功率)。然而，平板/電話可以被配置有可移除大容量存儲(chǔ)裝置，諸如閃存或PCMS記憶棒。
[0094]可以如上面描述的配置各種其它類型的裝置。例如，可以以類似于上面描述的平板/電話的方式配置便攜式媒體播放器和/或個(gè)人數(shù)字助理(PDA)，可以以與臺(tái)式計(jì)算機(jī)或膝上型計(jì)算機(jī)類似的方式配置游戲控制臺(tái)。可以進(jìn)行類似配置的其它裝置包括數(shù)字?jǐn)z像機(jī)、路由器、機(jī)頂盒、數(shù)字視頻記錄器、電視機(jī)和汽車。
[0095]基于一個(gè)或多個(gè)使用統(tǒng)計(jì)量追蹤的遠(yuǎn)存儲(chǔ)器信令
如上面提及的，各種遠(yuǎn)存儲(chǔ)器技術(shù)的存儲(chǔ)單元(諸如PCMS)，可以具有依據(jù)它們的使用的各種可靠性關(guān)注。例如，施加到遠(yuǎn)存儲(chǔ)器存儲(chǔ)單元的適當(dāng)?shù)淖x和/或?qū)懙碗娖皆L問信號(hào)(例如，脈沖寬度、電壓幅度、電流幅度等等)可以根據(jù)它已經(jīng)被寫入的次數(shù)而改變。此外，用于遠(yuǎn)存儲(chǔ)器存儲(chǔ)單元的適當(dāng)?shù)淖x閾值電壓(其也可以被視作模擬訪問信號(hào))可以根據(jù)自自從寫入存儲(chǔ)單元所流逝的時(shí)間的長度而改變。
[0096]如先前提到的，為了解決這些可靠性關(guān)注，損耗均衡算法可以用來“展開”對(duì)單元的訪問，以試圖跨越PCMS存儲(chǔ)裝置的存儲(chǔ)單元保持低電平信令特性近似相同。然而，損耗均衡算法可能是高成本實(shí)現(xiàn)的。例如，損耗均衡算法在重度使用的存儲(chǔ)單元和最低程度使用的存儲(chǔ)單元的數(shù)據(jù)被“交換”的時(shí)間段期間可以臨時(shí)暫停遠(yuǎn)存儲(chǔ)器訪問。這具有降低遠(yuǎn)存儲(chǔ)器性能的效果。此外，實(shí)現(xiàn)損耗均衡功能所需的邏輯電路可能消耗許多邏輯門，使得如果最接近于遠(yuǎn)存儲(chǔ)器存儲(chǔ)裝置自身而實(shí)現(xiàn)(例如，在相同的DIMM卡上或在相同的SSD封裝內(nèi))，則可能超過或以其它方式挑戰(zhàn)遠(yuǎn)存儲(chǔ)器附加在其上的外圍平臺(tái)的功率和表面面積約束。
[0097]所以，可以有益的是，不強(qiáng)調(diào)或完全避免在具有遠(yuǎn)存儲(chǔ)器技術(shù)的系統(tǒng)中使用損耗均衡。
[0098]根據(jù)一個(gè)可能的方法，追蹤遠(yuǎn)存儲(chǔ)器存儲(chǔ)地址的特定集合的一個(gè)或多個(gè)使用統(tǒng)計(jì)量，并且按照追蹤的訪問確定施加到該地址集合的適當(dāng)?shù)牡碗娖叫帕钚再|(zhì)。此處，使用統(tǒng)計(jì)量在正常系統(tǒng)操作期間，而非僅在系統(tǒng)突然停止、系統(tǒng)測(cè)試診斷和/或響應(yīng)于系統(tǒng)故障處被追蹤和利用。然后，施加適當(dāng)?shù)牡碗娖叫盘?hào)。然而，顯著地，適當(dāng)?shù)牡碗娖叫盘?hào)的特定特性(例如，特定波形形狀、諸如特定電壓和電流的特定模擬參數(shù))和用于確定適當(dāng)?shù)男盘?hào)所根據(jù)的追蹤參數(shù)的特別的值(例如，寫訪問的特定數(shù)量和/或自最后的寫以來所已經(jīng)流逝的特定時(shí)間量)應(yīng)當(dāng)取決于所采用的特定遠(yuǎn)存儲(chǔ)器技術(shù)(例如，PCMS的類型、PCMS的生成等
-rf* ) O
[0099]所以，系統(tǒng)設(shè)計(jì)者必須實(shí)現(xiàn)能夠施加作為與存儲(chǔ)裝置的特別的技術(shù)無關(guān)的追蹤參數(shù)的函數(shù)的適當(dāng)?shù)男盘?hào)的普通平臺(tái)。即，平臺(tái)實(shí)質(zhì)上支持用來將特定低電平訪問信號(hào)特性(例如，特定脈沖寬度、特定電壓幅度、特定電流幅度、特定讀閾值電壓等等)和確定這樣的信號(hào)值所根據(jù)的特定追蹤值參數(shù)(例如，特定的寫的數(shù)量、自最后的寫以來所的特定時(shí)間量)“編程”到系統(tǒng)的NVRAM電路532中的能力，其中，特定信號(hào)特性和追蹤值是依據(jù)在系統(tǒng)中駐留的特定類型的遠(yuǎn)存儲(chǔ)器技術(shù)。
[0100]圖5和6提供了這樣的平臺(tái)的表示。圖5示出了用于NVRAM控制器532的硬件體系結(jié)構(gòu)的部件，并且圖6示出了可以由硬件體系結(jié)構(gòu)執(zhí)行的基本方法。參考圖5，例如，可以使用NVRAM控制器532訪問計(jì)算機(jī)系統(tǒng)的主存儲(chǔ)器，其中，主存儲(chǔ)器僅具有PCMS技術(shù)或組合的近/遠(yuǎn)存儲(chǔ)器技術(shù)(例如，DRAM和PCMS)。例如，NVRAM控制器532可以耦合至或包括DMM卡插入的主存儲(chǔ)器信道?？商鎿Q地，NVRAM控制器532可以用來訪問計(jì)算機(jī)系統(tǒng)的大容量存儲(chǔ)設(shè)備。例如，NVRAM控制器532可以耦合至SSD封裝，和/或被集成在SSD封裝內(nèi)。
[0101]第一相關(guān)被例示為針對(duì)存儲(chǔ)器核心516的地址空間501_1到501_N的N個(gè)集合中的每一個(gè)集合追蹤特定使用參數(shù)502_1到502_N。例如，存儲(chǔ)器核心516可以用耦合至相同的存儲(chǔ)器信道的PCMS裝置實(shí)現(xiàn)，并且PCMS裝置的地址空間被分解為N個(gè)地址集合501_1到501_N。也就是說，由存儲(chǔ)器信道支持的存儲(chǔ)器存儲(chǔ)設(shè)備的地址空間可以被視作被布置為N個(gè)地址集合501_1到501_N。
[0102]此處，如果X個(gè)位用來指定對(duì)存儲(chǔ)器核心516的地址，則存在2X個(gè)唯一地址。如果存在N個(gè)地址集合，則每一個(gè)唯一地址集合將因此對(duì)應(yīng)于2X/N個(gè)唯一地址。例如，如果存儲(chǔ)器信道使用24位的地址來訪問存儲(chǔ)器核心516，則存在由存儲(chǔ)器信道支持的224=16，777，216個(gè)唯一存儲(chǔ)器地址。如果存儲(chǔ)器信道的存儲(chǔ)器地址空間被配置為N=214=16384個(gè)唯一地址集合501_1到501_N，則每一個(gè)地址集合將對(duì)應(yīng)于由存儲(chǔ)器信道支持的2^/2^=2^=1,024個(gè)唯一地址。集合可以表示連續(xù)地址空間，但它們不需要以這種方式進(jìn)行組織。例如，可以使用某種形式的交錯(cuò)，使得在相同的集合中的連續(xù)地址具有N或基于N的值的數(shù)字偏移量。仍進(jìn)一步地，用于確定哪些地址屬于哪個(gè)集合的策略可以基于存儲(chǔ)器核心516的結(jié)構(gòu)上的和/或布線的體系結(jié)構(gòu)。下面進(jìn)一步描述對(duì)可能的地址集合限定方案的更透徹的討論。
[0103]無論什么方案用來將特定地址組織到不同的地址集合中，都并入到地址解碼器503中。此處，地址解碼器503接收601作為輸入的以存儲(chǔ)器核心516為目標(biāo)的讀或?qū)懯聞?wù)的地址，并且作為響應(yīng)，產(chǎn)生602作為輸出的地址所屬的特定集合的標(biāo)識(shí)符506。此處，N可以是可編程的，并且可以是提供給地址解碼器503的輸入項(xiàng)。
[0104]響應(yīng)于地址解碼器503識(shí)別進(jìn)來的地址所屬的特別的地址集合，從第一級(jí)別的查找電路504 (諸如內(nèi)容可尋址存儲(chǔ)器(CAM)電路)查找603用于該地址集合的追蹤統(tǒng)計(jì)量。在實(shí)施例中，針對(duì)每一個(gè)地址集合保持兩個(gè)追蹤統(tǒng)計(jì)量:1)寫訪問的總數(shù)量507 ;和2)最后寫操作的時(shí)間508。在進(jìn)一步的實(shí)施例中，針對(duì)以存儲(chǔ)器核心516為目標(biāo)的寫事務(wù)更新這些統(tǒng)計(jì)量，但不針對(duì)以存儲(chǔ)器核心 516為目標(biāo)的讀事務(wù)更新604這些統(tǒng)計(jì)量(如果更新，它們最終被回寫入第一級(jí)別存儲(chǔ)電路504)。具體地，如果進(jìn)來的事務(wù)是寫事務(wù)，則寫訪問的數(shù)量507被增加1，并且最后寫操作的時(shí)間508被更新為當(dāng)前時(shí)間。
[0105]然后，取出的(并且可能更新的)使用統(tǒng)計(jì)量用作對(duì)第二查找級(jí)別505的查找參數(shù)，以取回605用于暗示的地址集合511的適當(dāng)?shù)牡碗娖叫帕钐匦?或特性集合或“簽名”)的數(shù)字表示(例如，多個(gè)位)。例如，如在圖5的實(shí)施例中觀察的，針對(duì)暗示的地址集合取回的寫的總數(shù)量統(tǒng)計(jì)量507用作對(duì)存儲(chǔ)電路509 (其也可以用CAM電路實(shí)現(xiàn))的查找參數(shù)，以取回低電平簽名511。低電平信令簽名511實(shí)質(zhì)上是數(shù)字代碼或其它表示，根據(jù)其可以確定用于特別的事務(wù)(讀或?qū)?的存儲(chǔ)器核心516的適當(dāng)?shù)牡碗娖叫帕?例如，波形形狀、電壓幅度、電流幅度等等中的任何一個(gè)或多個(gè))和暗示的地址集合。如在它的存儲(chǔ)電路509 (例如，CAM)內(nèi)包含的簽名511可以具有讀簽名和寫簽名，并且根據(jù)在手邊的事務(wù)類型使用這些中的任何適當(dāng)?shù)囊粋€(gè)。此處，值得注意的是，各種類型的PCMS裝置可能實(shí)際上在寫之前執(zhí)行“預(yù)讀”，因此，寫事務(wù)可能實(shí)際上用讀操作和寫操作兩者來實(shí)現(xiàn)。在這種情況下，讀簽名和寫簽名兩者將都被包含在用來實(shí)現(xiàn)事務(wù)的總簽名信息中。值得注意地，如在圖5中觀察的，存儲(chǔ)電路509具有對(duì)應(yīng)于粒度的X個(gè)條目，在所述粒度下，用作查找參數(shù)(例如，寫的總數(shù)量)的追蹤統(tǒng)計(jì)量被設(shè)計(jì)來影響施加到用于事務(wù)的存儲(chǔ)器核心516的特定低電平信號(hào)。
[0106]此外，如在圖5的實(shí)施例中觀察的，在讀操作的情況下，在第二查找級(jí)別504中(例如，在另一個(gè)CAM電路510中)執(zhí)行另一個(gè)查找。此處，在第一查找中取出的最后寫操作的時(shí)間統(tǒng)計(jì)量508由邏輯電路511使用，以計(jì)算自最后寫操作以來已經(jīng)流逝的時(shí)間量。然后，自最后寫操作511以來流逝的時(shí)間用作到存儲(chǔ)電路510中的查找參數(shù)，以便當(dāng)讀目標(biāo)存儲(chǔ)單元時(shí)取出用來施加的適當(dāng)?shù)淖x閾值電壓512的簽名。然后，將可應(yīng)用簽名511、512提供給低級(jí)別存儲(chǔ)器訪問電路514，所述低級(jí)別存儲(chǔ)器訪問電路514具有數(shù)模轉(zhuǎn)換器和/或波成形電路，其幫助實(shí)現(xiàn)施加至存儲(chǔ)器核心516的正確的模擬信號(hào)。
[0107]在實(shí)施例中，第二級(jí)別查找存儲(chǔ)電路509、510限定具有范圍的它的一個(gè)或多個(gè)搜索關(guān)鍵列條目。當(dāng)輸入項(xiàng)落入范圍中的一個(gè)范圍內(nèi)時(shí)認(rèn)可命中。例如，用于查找表509的搜索列的條目可以由寫操作的總數(shù)量的不同的連續(xù)范圍組成(例如，O到1，OOO用于第一條目；1，001到10，000用于第二條目等等)。當(dāng)從第一查找級(jí)別504取出用于可應(yīng)用地址集合的寫操作的總數(shù)量時(shí)，它將命中在表510的搜索列的范圍中的一個(gè)范圍內(nèi)，其轉(zhuǎn)而將識(shí)別用于事務(wù)的適當(dāng)?shù)哪M信號(hào)簽名。
[0108]根據(jù)各種方法，各個(gè)地址集合501_1至501_N由連續(xù)的地址(地址范圍)組成，并且地址解碼器503包含裝倉(binning)邏輯，其可以確定特別的地址與哪一個(gè)地址范圍相關(guān)聯(lián)。例如，邏輯電路503可以被告知或計(jì)算用于N個(gè)連續(xù)的地址范圍的適當(dāng)?shù)牡刂贩秶?，并且可以進(jìn)一步利用用于每一個(gè)集合/范圍的最小和最大地址填充2N個(gè)寄存器。在具有耦合至用于集合/范圍的寄存器的比較邏輯電路(例如，對(duì)于相同的集合/范圍，“大于”比較電路耦合至最小地址值寄存器，并且“小于”比較電路耦合至最大地址值寄存器)的情況下，邏輯電路可以確定接收的地址屬于哪一個(gè)集合(例如，大于和小于比較電路兩者都表示邏輯“真”)。
[0109]在更簡(jiǎn)單的方法中，地址集合標(biāo)識(shí)符506可以是事務(wù)地址或事務(wù)地址的部分(例如，地址的行分量或列分量，或者其部分)。此處，在第一級(jí)別的查找504中的各個(gè)地址集合501_1到501_N可以由地址(或地址部分)范圍限定。
[0110]在其它方法中，地址集合由具有相對(duì)于彼此的固定偏移量的交錯(cuò)的地址(例如，集合中的每一個(gè)地址具有相對(duì)于它在相同集合中的相鄰地址的N的偏移量)組成，而不是具有連續(xù)的地址范圍。在這種情況下，地址解碼器503可以包括劃分邏輯電路，其通過基于N的值來劃分進(jìn)來的地址，并且檢查剩余部分以識(shí)別地址屬于什么集合。
[0111]如設(shè)計(jì)到地址解碼器503中的用于確定地址集合的方法也可以考慮存儲(chǔ)器核心516自身的結(jié)構(gòu)。例如，耦合至相同行或相同列的存儲(chǔ)單元可以被分組為相同集合，因?yàn)檫@樣的單元耦合至存儲(chǔ)器核心內(nèi)的共同的關(guān)鍵性節(jié)點(diǎn)(例如，相同的行節(jié)點(diǎn)或相同的列節(jié)點(diǎn))，其可應(yīng)用脈沖寬度、電壓/電流幅度等等以相似的方式對(duì)單元加壓力。同樣地，追蹤作為組的這些單元的使用并且確定用來向它們施加的作為組的適當(dāng)?shù)碗娖叫盘?hào)很大程度上與在個(gè)別單元接單元基礎(chǔ)上追蹤使用并將信號(hào)施加至單元的更理想(但較不實(shí)際)的方案一致。為了進(jìn)一步降低追蹤的數(shù)據(jù)量，來自核心的不同的行/列的地址可以被分組為相同集合，如果它們的布線被認(rèn)為近似于彼此，和/或存在在存儲(chǔ)器核心內(nèi)的某種其它結(jié)構(gòu)性關(guān)系，所述其它結(jié)構(gòu)性關(guān)系導(dǎo)致相信它們可以根據(jù)對(duì)作為整體的組進(jìn)行的訪問接收相同的低電平令。
[0112]也可以存在與圖5中描繪的硬件平臺(tái)體系結(jié)構(gòu)不同的硬件平臺(tái)體系結(jié)構(gòu)。例如，圖5的體系結(jié)構(gòu)指示了低電平信令簽名511、512兩者都根據(jù)相同的地址集合限定被確定。在替換的方法中，簽名511、512可以由不同的地址集合限定驅(qū)動(dòng)，其轉(zhuǎn)而對(duì)應(yīng)于存儲(chǔ)器核心體系結(jié)構(gòu)的不同部分的分組。例如，用于寫操作或讀操作的低電平信令簽名511(而非在讀操作的情況下的讀閾值電壓)可以根據(jù)地址的列分量已經(jīng)被寫入的總次數(shù)(或者存儲(chǔ)器核心布線和/或結(jié)構(gòu)的其它第一分組)來確定。
[0113]相比之下，用于讀操作的讀閾值電壓512可以根據(jù)自最后寫入地址的對(duì)應(yīng)行分量以來流逝的時(shí)間(或者其它不同的核心布線和/或結(jié)構(gòu)的第二分組)來確定。這將對(duì)應(yīng)于不同類型的集合標(biāo)識(shí)符506 (—個(gè)用于讀事務(wù)，以及一個(gè)用于寫事務(wù))以及在第一級(jí)別查找504中的可能兩個(gè)單獨(dú)的查找電路(第一 CAM用于讀，以及第二 CAM用于寫)。再次，普通技術(shù)人員可以根據(jù)存儲(chǔ)器核心516的結(jié)構(gòu)的低級(jí)別設(shè)計(jì)細(xì)節(jié)確定什么地址分組適于根據(jù)對(duì)作為整體的組進(jìn)行的訪問許可相同的信號(hào)應(yīng)用，以及什么追蹤統(tǒng)計(jì)量是相干的，事務(wù)類型是否是相干的(讀或?qū)?和特定低電平信令必須是什么。
[0114]在另一個(gè)可能的實(shí)施例中，對(duì)于單個(gè)輸入事務(wù)地址，與相同行(或其它第一地址分組)相關(guān)聯(lián)的地址被識(shí)別在第一地址集合中，并且與相同列(或其它第二地址分組)相關(guān)聯(lián)的地址被識(shí)別是第二地址集合。針對(duì)所有集合追蹤寫的總數(shù)量和最后寫的時(shí)間，使得系統(tǒng)針對(duì)系統(tǒng)中的每一行和每一列(或更一般地，兩個(gè)不同的分組)追蹤寫的總數(shù)量和最后寫的時(shí)間。在這種情況下，針對(duì)單個(gè)事務(wù)地址輸入產(chǎn)生追蹤統(tǒng)計(jì)量的兩個(gè)集合(例如，寫訪問的總數(shù)量的兩個(gè)集合)。追蹤統(tǒng)計(jì)可以以某種方式(例如，每一個(gè)相等地加權(quán)，或者一個(gè)比另一個(gè)更重地加權(quán))相加或進(jìn)行數(shù)學(xué)組合，以便例如基于兩個(gè)地址分組的組合的觀點(diǎn)(例如，組合的行和列的觀點(diǎn))建立用于目標(biāo)單元的寫地址的總數(shù)量。然后，總數(shù)量可以用作到第二階段查找505中的查找參數(shù)，以基于該組合的觀點(diǎn)產(chǎn)生模擬信令簽名。
[0115]再次，為了降低追蹤的信息量，上面描述的“行”或“列”可以改為更大的不同的存儲(chǔ)器核心結(jié)構(gòu)和/或布線的分組，其中，基于對(duì)作為整體的對(duì)應(yīng)組的訪問，相同的低電平信令是適當(dāng)?shù)摹?br> [0116]地址解碼器503為了配置自身以適當(dāng)?shù)刈R(shí)別用于任何事務(wù)地址輸入的正確地址集合，將識(shí)別存儲(chǔ)器核心類型的信息、用于存儲(chǔ)器核心類型的地址集合、或者用于確定用于存儲(chǔ)器核心的地址集合(例如，連續(xù)的范圍、交錯(cuò)的等等)的一個(gè)或多個(gè)可應(yīng)用函數(shù)提供給NVRAM控制器532。根據(jù)一個(gè)方法，該信息由存儲(chǔ)器核心516 (例如，其中具有預(yù)編程的信息)傳送到NVRAM控制器532。根據(jù)另一個(gè)方法，該信息被保持在系統(tǒng)BIOS中并被提供給NVRAM控制器532。在二者之中任一方法中，信息可以在系統(tǒng)暫停處被提供給NVRAM控制器532。然后，信息由NVRAM控制器532使用以在內(nèi)部配置地址解碼器503，使得它隨后可以確定用于任何給定的讀或?qū)懯聞?wù)地址的正確地址集合。
[0117]圖7a_d示出了上面描述的技術(shù)可以被集成到計(jì)算系統(tǒng)內(nèi)的存儲(chǔ)器信道中的不同的可能方式。此處，存儲(chǔ)器信道被理解為包括主機(jī)側(cè)701和耦合至存儲(chǔ)器信道的互連結(jié)構(gòu)(諸如總線)703的一個(gè)或多個(gè)平臺(tái)702 (例如，DMM卡、SDD裝置等等)。一個(gè)或多個(gè)平臺(tái)702具有包括非易失性存儲(chǔ)器裝置(諸如PCMS裝置)716的存儲(chǔ)裝置。接口電路717也可以駐留在平臺(tái)上，以專門地對(duì)存儲(chǔ)器裝置716進(jìn)行尋址。此處，接口電路717可以被視作對(duì)于存儲(chǔ)核心716本地(例如，在DIMM卡上或在SSD封裝內(nèi))的NVRAM控制器的部件，而在圖7a-d中描繪為“存儲(chǔ)器控制器701”的主機(jī)側(cè)可以被視作NVRAM控制器的主機(jī)側(cè)部件。在標(biāo)準(zhǔn)方法中，存儲(chǔ)器控制器701利用對(duì)應(yīng)存儲(chǔ)器地址將讀或?qū)懨畎l(fā)送到接口電路717。接口電路717響應(yīng)于接收的命令，對(duì)存儲(chǔ)器存儲(chǔ)裝置執(zhí)行期望的操作(讀或?qū)?。
[0118]此處，圖7a_d的存儲(chǔ)裝置716可以被視作上面相對(duì)于圖5指代的存儲(chǔ)器核心516。如在圖7a-d中觀察的，將接收的簽名轉(zhuǎn)換為實(shí)際低電平信號(hào)的D/A電路和/或波形電路714a位于接口電路717a (和/或一個(gè)或多個(gè)存儲(chǔ)器裝置716a)中。上面描述的技術(shù)的所有其它角色/責(zé)任可以在存儲(chǔ)器控制器701a上完整地實(shí)現(xiàn)，在接口電路717a上完整地實(shí)現(xiàn)，或者可以在這兩者上部分地實(shí)現(xiàn)。
[0119]在一個(gè)極端處，如在圖7a中觀察的，剩下的角色/責(zé)任中的全部在存儲(chǔ)器控制器701a上完整地實(shí)現(xiàn)。即，地址解碼器703a、第一級(jí)別查找存儲(chǔ)電路704a和第二級(jí)別查找存儲(chǔ)電路705a中的每一個(gè)以及在其間的任何邏輯駐留在存儲(chǔ)器控制器701a上。在這種情況下，對(duì)于發(fā)送到遠(yuǎn)接口電路717a的讀或?qū)懨?，存?chǔ)器控制器701a也將一個(gè)或多個(gè)可應(yīng)用低電平信令簽名711a (例如，其可以進(jìn)一步包括用于讀操作的讀閾值電壓簽名)發(fā)送到接口電路717。
[0120]在另一個(gè)極端處，如在圖7b中觀察的，這些角色/責(zé)任703b、704b、705b中的全部改為在接口電路717b上實(shí)現(xiàn)。同樣地，對(duì)于讀和寫事務(wù)兩者，存儲(chǔ)器控制器701b發(fā)送帶有地址的讀或?qū)懨?，但用來確定可應(yīng)用低電平信令簽名的任何附加的信息不被發(fā)送到接口電路717b，因?yàn)殛P(guān)于適當(dāng)?shù)牡碗娖叫帕畹乃写_定可以在一個(gè)或多個(gè)存儲(chǔ)裝置716駐留的平臺(tái)上本地做出。
[0121]在跨越信道共享角色/責(zé)任的情況下，如在圖7c和7d中觀察的，存儲(chǔ)器控制器701c將除了簽名自身以外的與低電平信令簽名相關(guān)并用于確定其的信息發(fā)送到接口電路717c。
[0122]例如，根據(jù)在圖7c中觀察的方法，存儲(chǔ)器控制器701c包括地址解碼器703c，使得它可以確定哪一個(gè)地址集合或哪一些地址集合由事務(wù)地址暗示。然后，存儲(chǔ)器控制器將暗示的地址集合的標(biāo)識(shí)符717c發(fā)送到接口電路717c。然后，包括第一和第二級(jí)別查找電路704c,705c的接口電路717c (例如，通過執(zhí)行第一和第二階段查找兩者)根據(jù)地址集合信息確定可應(yīng)用低電平信令簽名。
[0123]根據(jù)在圖7d中觀察的另一個(gè)方法，存儲(chǔ)器控制器701d包括地址解碼器703d，并且確定用于事務(wù)的地址的適當(dāng)?shù)牡刂芳稀４鎯?chǔ)器控制器701d也包括第一級(jí)別查找電路704d，并且查找針對(duì)地址集合追蹤的信息。然后，將追蹤信息707c(例如，寫的總數(shù)量和/或最后寫的時(shí)間或自最后的寫以來所流逝的時(shí)間)發(fā)送到接口電路717d，所述接口電路717d使用該信息確定可應(yīng)用低電平信令簽名。根據(jù)實(shí)現(xiàn)，在讀操作的情況下，存儲(chǔ)器控制器701d可以包括用來確定自最后的寫以來所流逝的時(shí)間的邏輯，或者，這樣的邏輯可以位于接口電路717上。
【權(quán)利要求】
1.一種方法，包括: 接收用于對(duì)非易失性系統(tǒng)存儲(chǔ)器裝置的讀或?qū)懯聞?wù)的地址； 針對(duì)所述地址是其成員的地址集合確定所述存儲(chǔ)器裝置的使用統(tǒng)計(jì)量； 基于所述使用統(tǒng)計(jì)量確定將被施加至用于所述讀或?qū)懯聞?wù)的所述存儲(chǔ)器裝置的信號(hào)的特性；以及 生成具有所述特性的信號(hào)，以執(zhí)行所述讀或?qū)懯聞?wù)。
2.權(quán)利 要求1所述的方法，其中所述使用統(tǒng)計(jì)量包括總的寫。
3.權(quán)利要求1所述的方法，其中所述使用統(tǒng)計(jì)量包括自最后的寫以來所流逝的時(shí)間。
4.權(quán)利要求3所述的方法，其中所述信令特性是特定讀閾值電壓。
5.權(quán)利要求1所述的方法，其中存儲(chǔ)器控制器基于所述地址確定所述地址集合。
6.權(quán)利要求5所述的方法，其中使用統(tǒng)計(jì)量的所述確定是由所述存儲(chǔ)器控制器確定的。
7.權(quán)利要求1所述的方法，其中在其上設(shè)置所述存儲(chǔ)器裝置的相同平臺(tái)上設(shè)置的接口電路執(zhí)行所述使用統(tǒng)計(jì)量的所述確定。
8.權(quán)利要求1所述的方法，其中在其上設(shè)置所述存儲(chǔ)器裝置的相同平臺(tái)上設(shè)置的接口電路執(zhí)行所述信號(hào)的所述特性的所述確定。
9.一種設(shè)備,包括: 存儲(chǔ)電路，用來存儲(chǔ)信號(hào)特性，當(dāng)在非易失性系統(tǒng)存儲(chǔ)器裝置上執(zhí)行讀或?qū)懯聞?wù)時(shí)將生成具有所述信號(hào)特性的信號(hào)，所述存儲(chǔ)電路用來在輸出端處提供所述信號(hào)特性，由所述存儲(chǔ)電路在所述輸出端處提供所述信號(hào)特性響應(yīng)于在所述存儲(chǔ)電路的輸入端處針對(duì)所述讀或?qū)懯聞?wù)的地址是其成員的地址集合接收所述存儲(chǔ)器裝置的使用統(tǒng)計(jì)量。
10.權(quán)利要求9所述的設(shè)備，其中所述存儲(chǔ)電路是CAM電路。
11.權(quán)利要求9所述的設(shè)備，進(jìn)一步包括:第二存儲(chǔ)電路，具有耦合至所述存儲(chǔ)電路的所述輸入端的第二輸出端，所述第二存儲(chǔ)電路用來存儲(chǔ)所述使用統(tǒng)計(jì)量，由所述第二存儲(chǔ)電路在所述輸出端處提供所述使用統(tǒng)計(jì)量響應(yīng)于在所述第二存儲(chǔ)電路的第二輸入端處接收所述地址集合的標(biāo)識(shí)符。
12.權(quán)利要求11所述的設(shè)備，進(jìn)一步包括:地址解碼器電路，具有耦合至所述第二存儲(chǔ)電路的所述第二輸入端的第三輸出端，所述地址解碼器用來根據(jù)所述讀或?qū)懯聞?wù)的地址提供所述地址集合的所述標(biāo)識(shí)符。
13.權(quán)利要求12所述的設(shè)備，其中所述地址解碼器進(jìn)一步包括:寄存器，用來存儲(chǔ)所述存儲(chǔ)器裝置的地址空間的地址范圍。
14.權(quán)利要求9所述的設(shè)備，進(jìn)一步包括:數(shù)模電路，耦合來自所述存儲(chǔ)電路輸出端的下游，所述數(shù)模電路用來接收所述信號(hào)特性并生成所述信號(hào)。
15.權(quán)利要求9所述的設(shè)備，其中所述存儲(chǔ)電路在存儲(chǔ)器控制器上實(shí)現(xiàn)。
16.權(quán)利要求9所述的設(shè)備，其中所述存儲(chǔ)電路在接口電路上實(shí)現(xiàn)，所述接口電路被設(shè)置在其上設(shè)置所述遠(yuǎn)存儲(chǔ)器的相同平臺(tái)上。
17.—種設(shè)備,包括: 信道； 存儲(chǔ)器控制器，耦合至所述信道；平臺(tái)，耦合至所述信道，所述平臺(tái)具有在其上設(shè)置的非易失性系統(tǒng)存儲(chǔ)器裝置和接口電路； 所述存儲(chǔ)器控制器或接口電路進(jìn)一步包括:存儲(chǔ)電路，用來存儲(chǔ)信號(hào)特性，當(dāng)在所述存儲(chǔ)器裝置上執(zhí)行讀或?qū)懯聞?wù)時(shí)將生成具有所述信號(hào)特性的信號(hào)，所述存儲(chǔ)電路用來在輸出端處提供所述信號(hào)特性，響應(yīng)于在所述存儲(chǔ)電路的輸入端處針對(duì)所述讀或?qū)懯聞?wù)的地址是其成員的地址集合接收所述遠(yuǎn)存儲(chǔ)器存儲(chǔ)裝置的使用統(tǒng)計(jì)量，由所述存儲(chǔ)電路在所述輸出端處提供所述信號(hào)特性。
18.權(quán)利要求17所述的設(shè)備，進(jìn)一步包括:第二存儲(chǔ)電路，具有耦合至所述存儲(chǔ)電路的所述輸入端的第二輸出端，所述第二存儲(chǔ)電路用來存儲(chǔ)所述使用統(tǒng)計(jì)量，由所述第二存儲(chǔ)電路在所述輸出端處提供所述使用統(tǒng)計(jì)量響應(yīng)于在所述第二存儲(chǔ)電路的第二輸入端處接收所述地址集合的標(biāo)識(shí)符。
19.權(quán)利要求17所述的設(shè)備，進(jìn)一步包括:地址解碼器電路，具有耦合至所述第二存儲(chǔ)電路的所述第二輸入端的第三輸出端，所述地址解碼器用來根據(jù)所述讀或?qū)懯聞?wù)的地址提供所述地址集合的所述標(biāo)識(shí)符。
20.權(quán)利要求19所 述的設(shè)備，其中所述地址解碼器進(jìn)一步包括:寄存器，用來存儲(chǔ)所述遠(yuǎn)存儲(chǔ)器的地址空間的地址范圍。
【文檔編號(hào)】G06F13/14GK103946813SQ201180075119
【公開日】2014年7月23日 申請(qǐng)日期:2011年9月30日 優(yōu)先權(quán)日:2011年9月30日
【發(fā)明者】R.W.法伯 申請(qǐng)人:英特爾公司