專利名稱：通過(guò)rfid的多槽口服務(wù)器管理的制作方法
通過(guò)RFID的多槽口服務(wù)器管理
背景技術(shù)：
1.領(lǐng)域本發(fā)明總地涉及計(jì)算機(jī)系統(tǒng)，更具體地涉及具有多個(gè)處理器的服務(wù)器的初始化和管理。2.描述計(jì)算系統(tǒng)正變得越來(lái)越復(fù)雜。隨著計(jì)算系統(tǒng)包括更多的處理器、更多個(gè)槽口以及更復(fù)雜的互連機(jī)制，初始化處理變成負(fù)擔(dān)且耗時(shí)。對(duì)具有多個(gè)處理器的服務(wù)器系統(tǒng)，諸如4路和8路系統(tǒng)(不喪失一般性)，例如確定系統(tǒng)初始化處理過(guò)程中結(jié)構(gòu)內(nèi)的處理器的有效網(wǎng)絡(luò)所花費(fèi)的時(shí)間和努力正在增加。在一些計(jì)算系統(tǒng)中，這種增加的初始化處理的顯著部分已被推至基本輸入/輸出系統(tǒng)(BIOS)固件以供處理。使用BIOS實(shí)現(xiàn)系統(tǒng)拓樸發(fā)現(xiàn)任務(wù)以詢問(wèn)系統(tǒng)互連上的處理器是低效率的，但在當(dāng)前系統(tǒng)中是必需的。隨著計(jì)算系統(tǒng)擴(kuò)展至結(jié)構(gòu)上的更高數(shù)量的處理器和服務(wù)器組件，這種擴(kuò)展初始化處理時(shí)間和努力消極地影響了系統(tǒng)引導(dǎo)的性能。
本發(fā)明的特征和優(yōu)勢(shì)將從本發(fā)明下面的詳細(xì)描述中變得明顯，在附圖中:圖1是根據(jù)本發(fā)明一實(shí)施例的計(jì)算系統(tǒng)的圖；圖2是示出根據(jù)本發(fā)明一實(shí)施例的RFID標(biāo)簽的內(nèi)容的圖；圖3是示出根據(jù)本發(fā)明一實(shí)施例的示例性路由表的圖；圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)初始化處理的流程圖；以及圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)初始化處理的流程圖；詳細(xì)描述本發(fā)明的一個(gè)實(shí)施例是使用嵌入到計(jì)算系統(tǒng)中的處理器內(nèi)的射頻標(biāo)識(shí)(RFID)標(biāo)簽以輔助系統(tǒng)初始化處理的系統(tǒng)和方法。RFID標(biāo)簽在初始化處理期間提供至計(jì)算系統(tǒng)的其它組件除系統(tǒng)互連以外的獨(dú)立通信路徑。當(dāng)計(jì)算系統(tǒng)被上電時(shí)，系統(tǒng)中的每個(gè)處理器可使其RFID標(biāo)簽廣播與處理器互連位置和初始化狀態(tài)有關(guān)的數(shù)據(jù)。在一個(gè)實(shí)施例中，RFID標(biāo)簽可由計(jì)算系統(tǒng)的平臺(tái)控制中樞(PCH)中的RFID接收器感測(cè)，并且每個(gè)處理器的互連位置和初始化狀態(tài)數(shù)據(jù)可被存儲(chǔ)在PCH內(nèi)的選定寄存器中。當(dāng)在系統(tǒng)初始化處理期間BIOS執(zhí)行時(shí)，BIOS可訪問(wèn)這些PCH寄存器以獲得處理器的數(shù)據(jù)?；ミB位置和初始化狀態(tài)數(shù)據(jù)可由BIOS使用以選擇最佳路由表并至少部分地基于最佳路由表和RFID標(biāo)簽數(shù)據(jù)來(lái)配置計(jì)算系統(tǒng)中的虛擬網(wǎng)絡(luò)，而不需要各自地詢問(wèn)系統(tǒng)互連上的每個(gè)處理器。這導(dǎo)致改善的系統(tǒng)引導(dǎo)時(shí)間并確保最佳死鎖釋放路由被用于互連。當(dāng)提供增加的RAS(可靠性、可用性和可服務(wù)性)的系統(tǒng)被部署時(shí)，死鎖釋放路由可能是重要的。本說(shuō)明書中對(duì)本發(fā)明的“一個(gè)實(shí)施例”或“一實(shí)施例”的引用意味著結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或特性被包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，在本說(shuō)明書通篇的多個(gè)位置出現(xiàn)的短語(yǔ)表現(xiàn)“在一個(gè)實(shí)施例中”不一定全部指向同一實(shí)施例。
在一個(gè)實(shí)施例中，本發(fā)明可實(shí)現(xiàn)在支持可從英特爾公司商業(yè)購(gòu)得的快速路徑互連(QPI)技術(shù)的計(jì)算系統(tǒng)中實(shí)現(xiàn)，盡管也可采用其它系統(tǒng)互連。QPI是與某些英特爾處理器一起使用的高速的、分組的點(diǎn)對(duì)點(diǎn)互連。狹窄的高速鏈路允許處理器在分布式共享存儲(chǔ)器式平臺(tái)架構(gòu)中通信。相比于較早的前側(cè)總線架構(gòu)，QPI提供高得多的帶寬并具有低等待時(shí)間。QPI具有高效的架構(gòu)，這允許取得比先前技術(shù)更好的互連性能。它提供針對(duì)低等待時(shí)間和高伸縮性優(yōu)化的偵聽協(xié)議，以及允許事務(wù)快速完成的分組和通道(lane)結(jié)構(gòu)?？煽啃?、可用性和可服務(wù)性(RAS)特征被建立在該架構(gòu)中以滿足關(guān)鍵任務(wù)服務(wù)器的需要。計(jì)算系統(tǒng)初始化進(jìn)程的開始是施加電能，使所有關(guān)鍵時(shí)鐘電路穩(wěn)定，并隨后控制各重置信號(hào)的發(fā)布以使計(jì)算系統(tǒng)以可預(yù)測(cè)和可控制的方式開始操作。在這種背景下，重置被定義為一組基于硬件的事件，這些事件建立一初始硬件狀態(tài)。初始化被定義為一組指令序列，該指令序列跟隨在重置之后并預(yù)備硬件以執(zhí)行引導(dǎo)固件。引導(dǎo)固件(或BIOS)然后預(yù)備該系統(tǒng)用于操作系統(tǒng)(OS)的加載和向操作系統(tǒng)(OS)傳遞控制。這些硬件和引導(dǎo)固件活動(dòng)的一個(gè)目的是使其任務(wù)高效地完成，因此要盡可能快地將控制移交給OS。這對(duì)必須落入4或59的可靠性的系統(tǒng)來(lái)說(shuō)是重要的。在那些系統(tǒng)上，在一日歷年中只允許一次或兩次系統(tǒng)引導(dǎo)。必要地使系統(tǒng)引導(dǎo)進(jìn)程盡可能地快以允許系統(tǒng)管理器更具靈活性以對(duì)計(jì)算系統(tǒng)提供服務(wù)。當(dāng)計(jì)算系統(tǒng)首先脫離重置并且BIOS開始執(zhí)行時(shí)，任務(wù)之一是發(fā)現(xiàn)哪些資源可供使用以及如何將它們互連。在這里各硬件功能在它們單獨(dú)地配置處理器槽口的同時(shí)扮演一角色，如同自舉處理器做的那樣。然而，系統(tǒng)自舉處理器(SBSP)隨后檢查其可用的信息，并通過(guò)方法進(jìn)程以確定存在哪些資源、哪些資源有功能，如果資源處于降級(jí)狀態(tài)，則配置這些資源以最佳和可靠的方式為OS作預(yù)備。該進(jìn)程被稱為拓樸發(fā)現(xiàn)。在已有系統(tǒng)中，在系統(tǒng)初始化期間，通過(guò)留駐在處理器的功率控制單元(POT)中的軟件執(zhí)行QPI拓樸發(fā)現(xiàn)。然而，僅對(duì)距離QPI網(wǎng)絡(luò)上的BIOS兩跳范圍內(nèi)的處理器才能以這種方式執(zhí)行拓樸發(fā)現(xiàn)。在具有配置成“風(fēng)車”或環(huán)形架構(gòu)的八個(gè)槽口和多達(dá)八個(gè)處理器的示例性系統(tǒng)中，這通常意味著六槽口無(wú)法使其QPI鏈路由連接至這些槽口的處理器的PCU上運(yùn)行的Pcode配置。相反，BIOS必須為這六個(gè)處理器配置QPI鏈路，作為QPI發(fā)現(xiàn)處理的一部分。為此，BIOS必須發(fā)現(xiàn)系統(tǒng)互連中的每個(gè)QPI鏈路，如果該鏈路未直接連接于執(zhí)行該BIOS的處理器則訓(xùn)練該鏈路用于慢操作模式，發(fā)現(xiàn)任何附加處理器槽口能力(例如支持虛擬網(wǎng)絡(luò)(VN)O或VNl)，確保在發(fā)現(xiàn)的QPI路由拓樸中不存在死鎖，確保該拓樸基于所發(fā)現(xiàn)的鏈路是最佳的，確定這些QPI鏈路是否存在任何錯(cuò)誤，并最后訓(xùn)練所有這些鏈路以用于快速操作模式。BIOS QPI發(fā)現(xiàn)處理一般花費(fèi)幾十分鐘來(lái)運(yùn)行(例如在當(dāng)前的4路和8路系統(tǒng)中)，并且在某些情形下僅確保無(wú)死鎖路由，但不是最佳的QPI配置。另外，BIOS無(wú)從知曉被安裝在遠(yuǎn)端槽口上的處理器是否在處理器的內(nèi)建自檢(BIST)的任何方面已失敗，直到拓樸發(fā)現(xiàn)結(jié)束之后。本發(fā)明的實(shí)施例通過(guò)使用嵌入到處理器中的RFID標(biāo)簽改善用于系統(tǒng)互連的拓樸發(fā)現(xiàn)進(jìn)程。圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的計(jì)算系統(tǒng)的圖。計(jì)算系統(tǒng)100在特定配置中示出八個(gè)處理器，然而在其它計(jì)算系統(tǒng)中可使用不同數(shù)量的處理器和不同的配置。計(jì)算系統(tǒng)100中的每個(gè)處理器被連接至主板上的物理槽口(未示出)。在一些實(shí)現(xiàn)中，安裝比可用槽口更少的處理器。例如，計(jì)算系統(tǒng)可提供八個(gè)槽口，但只有其中的六個(gè)槽口被處理器占據(jù)?？筛鶕?jù)本發(fā)明的實(shí)施例發(fā)現(xiàn)哪些槽口安裝有處理器以及這些處理器中的哪些被初始化并發(fā)揮功能。如圖1的示例性配置所示，計(jì)算系統(tǒng)100包括處理器0102、處理器1104、處理器2106、處理器3108、處理器4110、處理器5112、處理器6114以及處理器7116。每個(gè)處理器包括功率控制單元(PCU)(未示出)，用于控制處理器的上電和初始化。在一個(gè)實(shí)施例中，槽口可僅具有三個(gè)鏈路。因此，在該示例性系統(tǒng)配置中，處理器0102可具有至處理器1104、處理器7116和處理器4110的鏈路。處理器1104可具有至處理器0102、處理器2106和處理器5112的鏈路。其它處理器可具有如圖所示的鏈路。在圖1所示的示例性配置中，處理器0102也可用作系統(tǒng)引導(dǎo)自舉處理器(SBSP)并具有對(duì)平臺(tái)控制中樞(PCH) 118的直接媒體接口(DMI)連接。PCH118包括芯片集組件以控制計(jì)算系統(tǒng)中的其它組件(為簡(jiǎn)化起見未示出)的通信和操作。PCH控制計(jì)算系統(tǒng)的功率初始化順序。PCH118包括可管理引擎(ME) 142。ME包括微處理器以實(shí)現(xiàn)計(jì)算系統(tǒng)的遠(yuǎn)程訪問(wèn)和管理，即便該系統(tǒng)被斷開。ME142可通過(guò)邊帶通信信道與處理器通信或通過(guò)網(wǎng)絡(luò)與其它計(jì)算平臺(tái)(圖1中未示出)通信。計(jì)算系統(tǒng)100還包括在串行外圍接口(SPI)上耦合至PCH的閃存144，該閃存144存儲(chǔ)B10S120。在一個(gè)實(shí)施例中，B10S120在處理器0102的處理核上執(zhí)行。典型地，在系統(tǒng)初始化處理期間，處理器中的ME和P⑶在BIOS之前執(zhí)行。在本發(fā)明的實(shí)施例中，每個(gè)處理器包括RFID標(biāo)簽。如圖1所示，處理器0102包括RFID標(biāo)簽0122，處理器1104包括RFID標(biāo)簽1124，處理器2106包括RFID標(biāo)簽2126，處理器3108包括RFID標(biāo)簽3128，處理器4110包括RFID標(biāo)簽4130，處理器5112包括RFID標(biāo)簽5132，處理器6114包括RFID標(biāo)簽6134，而處理器7116包括RFID標(biāo)簽7136。如傳統(tǒng)已知的那樣，每個(gè)RFID標(biāo)簽在RF信號(hào)上傳輸關(guān)于處理器的數(shù)據(jù)。PCHl 18包括用于從RFID標(biāo)簽接收RF信號(hào)的RFID接收器138。每個(gè)RFID標(biāo)簽的數(shù)據(jù)唯一地標(biāo)識(shí)其中嵌入有該RFID標(biāo)簽的處理器。在被轉(zhuǎn)讓給本發(fā)明的同一受讓人并援引包含于此的由Shahidzadeh等人于2009年 11 月 20 日提交的題為“Radio-Frequency Reconfigurations of MicroelectronicSystems in Commercial Packages (商用封裝件中的微電子系統(tǒng)的射頻重配置)”的S/N12/592, 212的美國(guó)專利申請(qǐng)中記載了將RFID標(biāo)簽嵌入到處理器。RFID接收器130接收RF信號(hào)并將RF信號(hào)中包含的RFID標(biāo)簽數(shù)據(jù)傳遞至PCH。PCH確定RFID標(biāo)簽數(shù)據(jù)來(lái)自哪個(gè)處理器，并將該RFID標(biāo)簽數(shù)據(jù)存儲(chǔ)在PCH中選定的一個(gè)或多個(gè)RFID寄存器140中。一旦來(lái)自一個(gè)或多個(gè)處理器的數(shù)據(jù)被存儲(chǔ)在RFID寄存器中，ME142和B10S120可訪問(wèn)該RFID寄存器并使用數(shù)據(jù)以供系統(tǒng)初始化，包括確定系統(tǒng)互連拓樸和發(fā)現(xiàn)。由于該數(shù)據(jù)可在系統(tǒng)上電過(guò)程中較早地訪問(wèn)，總系統(tǒng)初始化時(shí)間得以減少，因?yàn)镸E和/或BIOS在執(zhí)行系統(tǒng)初始化任務(wù)(例如確定最佳路由配置)時(shí)可使用可用數(shù)據(jù)，而不是明確地且單獨(dú)地詢問(wèn)QPI鏈路上的各處理器。確定最佳無(wú)死鎖路由對(duì)具有四個(gè)或更多個(gè)處理器的服務(wù)器而言通常是很難解決的問(wèn)題，但在本發(fā)明的實(shí)施例中，如果ME和/或BIOS在發(fā)現(xiàn)前已知哪些處理器被安裝，則可使用查找表進(jìn)行路由而不是復(fù)雜且耗時(shí)的慢行的算法。在其它實(shí)施例中，RFID寄存器可經(jīng)由南橋芯片集(1/0控制中樞(ICH))中的總擁有成本(TCO)端口通過(guò)基帶管理控制器(BMC)進(jìn)行訪問(wèn)。圖2是示出根據(jù)本發(fā)明一實(shí)施例的RFID標(biāo)簽200的內(nèi)容的圖。在一個(gè)實(shí)施例中，RFID標(biāo)簽包括下列數(shù)據(jù)字段。在其它實(shí)施例中，與處理器關(guān)聯(lián)的其它數(shù)據(jù)也可被存儲(chǔ)在RFID標(biāo)簽中并被發(fā)送至PCH。槽口標(biāo)識(shí)符(ID) 200可以是一個(gè)序號(hào),該序號(hào)唯一地標(biāo)識(shí)發(fā)送RFID標(biāo)簽的處理器物理就位的主板上的處理器槽口。在具有八個(gè)槽口的一實(shí)施例中，槽口 ID可以是從0-7的任何序號(hào)。在其它實(shí)施例中，可使用標(biāo)識(shí)槽口的其它序號(hào)或指示符。能力ID204可定義處理器的能力，并可包括中央處理單元(CPU) ID。內(nèi)建自檢(BIOS)狀態(tài)206包括處理器的BIST處理的結(jié)果，包括高速緩存結(jié)果、I/O結(jié)果等。BIST結(jié)果可以是作為上電的結(jié)果由處理器確定的。當(dāng)處理器包括多個(gè)核時(shí)，BIST狀態(tài)可包括對(duì)于每個(gè)核的BIST結(jié)果(即專門針對(duì)核的BIST結(jié)果)。將BIST結(jié)果包括在RFID標(biāo)簽數(shù)據(jù)中提供了優(yōu)于當(dāng)前方法和系統(tǒng)的優(yōu)勢(shì)，當(dāng)前方法和系統(tǒng)提供了將BIST結(jié)果加載到處理器內(nèi)的EAX寄存器中的處理器，EAX寄存器僅由QPI鏈路(它僅可在系統(tǒng)互連拓樸和發(fā)現(xiàn)處理完成后使用)上的BIOS訪問(wèn)(在取第一 BIOS碼時(shí)并僅針對(duì)本地BIST結(jié)果，而不針對(duì)遠(yuǎn)端BIST結(jié)果)。遠(yuǎn)端BIST結(jié)果是不可見的，直到經(jīng)由QPI鏈路和SBSP固件代理的處理器發(fā)現(xiàn)已被選擇之后。然而，在本發(fā)明的實(shí)施例中，將BIST結(jié)果存儲(chǔ)在PCH中的RFID寄存器允許BIOS較早地訪問(wèn)BIST結(jié)果而不必直接詢問(wèn)處理器。這導(dǎo)致對(duì)具有四個(gè)以上的槽口的系統(tǒng)更快的上電自檢(POST)操作并允許在發(fā)現(xiàn)前選擇最佳的路由。在FRB(故障彈性引導(dǎo))場(chǎng)景中，BIOS需要知曉哪些CPU核和高速緩存片段在其關(guān)聯(lián)的BIST測(cè)試中失敗。BIOS將禁用在測(cè)試中失敗的任何核或高速緩存片段，但它需要重置。使用本發(fā)明的實(shí)施例，BIOS將知曉必須禁用哪些核和高速緩存片段，這允許將重置結(jié)合到單個(gè)事件中。另外，由于BIOS如今在將核或高速緩存片段用于POST或平臺(tái)操作之前已知道出錯(cuò)的核或高速緩存片段，因此它可被禁用而不會(huì)有運(yùn)行時(shí)間錯(cuò)誤的風(fēng)險(xiǎn)。這將直接導(dǎo)致更穩(wěn)定和強(qiáng)健的平臺(tái)，因?yàn)榇a不會(huì)在有缺陷的硬件上執(zhí)行。另外，從槽口 ID和能力ID，B10S能關(guān)聯(lián)節(jié)點(diǎn)ID，并在發(fā)現(xiàn)前知曉哪些處理器被安裝在計(jì)算系統(tǒng)中、可能的QPI鏈路數(shù)目以及正確的無(wú)死鎖路由。這允許BIOS基于動(dòng)態(tài)改變計(jì)算系統(tǒng)的拓樸和處理器的BIST結(jié)果來(lái)維持每個(gè)支持的RAS模式的最佳路由表。這可在原先架構(gòu)的BIOS取期間完成，但在QPI發(fā)現(xiàn)之前。每個(gè)槽口可以有一個(gè)以上的節(jié)點(diǎn)ID(每個(gè)節(jié)點(diǎn)ID對(duì)應(yīng)于一邏輯處理器)。BIST結(jié)果可以是零(指示沒(méi)有錯(cuò)誤)或非零(指示在BIST期間處理器中出現(xiàn)錯(cuò)誤)。圖3是示出根據(jù)本發(fā)明一實(shí)施例的示例性路由表的圖；可以有任何數(shù)量的路由表存儲(chǔ)在計(jì)算系統(tǒng)中。在一個(gè)實(shí)施例中，針對(duì)安裝在計(jì)算系統(tǒng)中的每個(gè)唯一編號(hào)的處理器具有預(yù)定的最佳路由表。例如，如果安裝的處理器的數(shù)目為8，則可選擇一預(yù)定的最佳路由表。如果系統(tǒng)配置改變(例如處理器中的一個(gè)或多個(gè)出故障并且無(wú)法運(yùn)轉(zhuǎn))，則可選擇與新配置對(duì)應(yīng)的不同的最佳路由表。最佳路由表可以是預(yù)定的并被存儲(chǔ)在閃存或PCH中。當(dāng)安裝的處理器的數(shù)目小于由計(jì)算系統(tǒng)支持的處理器的最大數(shù)時(shí)，可通過(guò)使用規(guī)則來(lái)指定某些槽口的使用。在一實(shí)施例中，為了取得無(wú)死鎖路由，使用示例性拓樸需要兩個(gè)虛擬網(wǎng)絡(luò)(VN0和VNl)。在一實(shí)施例中，在偶數(shù)節(jié)點(diǎn)發(fā)出的消息使用VN0，在奇數(shù)節(jié)點(diǎn)發(fā)出的消息使用VNl，并且該消息橫越最末跳至目的地并切換至VN0。圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)初始化處理的流程圖；在方框400，PCHl 18使系統(tǒng)中的每個(gè)處理器順序地開始其通電。在一個(gè)實(shí)施例中，這可通過(guò)對(duì)每個(gè)處理器斷言XXRESET信號(hào)而發(fā)起。每個(gè)處理器執(zhí)行BIST。每個(gè)處理器將至少BIST結(jié)果、其槽口 ID及其能力ID存儲(chǔ)到其RFID標(biāo)簽中，并根據(jù)已知的RF方法來(lái)廣播該RFID標(biāo)簽。在方框402，PCH在由RFID接收器138感測(cè)到的RF信號(hào)中從處理器接收RFID標(biāo)簽，并將RFID標(biāo)簽數(shù)據(jù)存儲(chǔ)在RFID寄存器140中。在一個(gè)實(shí)施例中，存在與每個(gè)槽口關(guān)聯(lián)的一組RFID寄存器。當(dāng)沒(méi)有數(shù)據(jù)被存儲(chǔ)在與槽口關(guān)聯(lián)的RFID寄存器中時(shí)，BIOS可推斷在對(duì)該處理器上電時(shí)存在錯(cuò)誤，或者槽口是空的。一旦RFID標(biāo)簽數(shù)據(jù)被存儲(chǔ)，PCH118可在一個(gè)實(shí)施例中解除對(duì)XXRESET信號(hào)的斷言，由此在方框404允許BIOS開始從閃存中取代碼。接著，在方框406，B10S120從RFID寄存器140執(zhí)行和讀取關(guān)于已廣播其RFID標(biāo)簽處理器的RFID標(biāo)簽數(shù)據(jù)。在方框408，BIOS使用RFID標(biāo)簽數(shù)據(jù)來(lái)基于可得的處理器特性、占據(jù)的槽口和BIST結(jié)果來(lái)確定最佳路由表。BIOS也可使用RFID標(biāo)簽數(shù)據(jù)來(lái)進(jìn)一步配置計(jì)算系統(tǒng)。例如，如果RFID標(biāo)簽數(shù)據(jù)指示某些槽口沒(méi)有被處理器占據(jù)，則可避免對(duì)這些空槽口進(jìn)行初始化的嘗試。在另一示例中，如果計(jì)算系統(tǒng)用戶選擇對(duì)當(dāng)前配置的系統(tǒng)不可能的RAS拓樸，BIOS能夠立即向用戶指示這種情況。圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)初始化處理的流程圖；圖5描述了 BIOS和RFID標(biāo)簽數(shù)據(jù)的可管理引擎(ME)處理。在方框500，B10S開始上電自檢(POST)處理。作為POST的一部分，BIOS檢查RFID寄存器140以觀察是否已存儲(chǔ)了來(lái)自處理器的RFID標(biāo)簽數(shù)據(jù)。如果不存在RFID標(biāo)簽數(shù)據(jù)，則在方框504ME將這種狀態(tài)感測(cè)為BIOS重置矢量未被執(zhí)行。這可能意味著一個(gè)或多個(gè)處理器或處理器核無(wú)法正確地上電，或者意味著對(duì)該處理器的系統(tǒng)互連鏈路無(wú)法初始化。在方框506，ME發(fā)送警報(bào)至基帶管理控制器(BMC)和/或系統(tǒng)管理器以報(bào)告錯(cuò)誤。如果在方框502檢測(cè)到RFID標(biāo)簽數(shù)據(jù)，在方框508，ME將每個(gè)處理器的BIST結(jié)果記錄到系統(tǒng)事件日志中并參與正常系統(tǒng)引導(dǎo)進(jìn)程。如果在方框502檢測(cè)到RFID標(biāo)簽數(shù)據(jù)，在方框510，BIOS基于從存儲(chǔ)的RFID標(biāo)簽數(shù)據(jù)得知的槽口拓樸來(lái)確定最佳路由表。在方框512，B10S基于當(dāng)前拓樸配置計(jì)算系統(tǒng)的QPI虛擬網(wǎng)絡(luò)。接著，在方框514，BIOS對(duì)QPI鏈路的物理和電氣特性設(shè)置等化(EQ)參數(shù)并發(fā)起QPI鏈路至QPI快速模式的訓(xùn)練。在方框516，BIOS將控制移交給OS。在其它實(shí)施例中，本發(fā)明可實(shí)現(xiàn)在支持除QPI以外的系統(tǒng)互連技術(shù)的計(jì)算系統(tǒng)中，這些系統(tǒng)互連技術(shù)例如由HyperTransport協(xié)會(huì)定義的HyperTransport(HT)或其它互連。盡管下面的操作可描述為連續(xù)的進(jìn)程，但其中一些操作事實(shí)上可并行地或同時(shí)地執(zhí)行。另外，在一些實(shí)施例中，操作的順序可被重排。本文描述的技術(shù)不僅限于任何具體硬件或軟件配置，它們可在任何計(jì)算或處理環(huán)境中找到應(yīng)用性。這些技術(shù)可以硬件、軟件或其兩者的組合來(lái)實(shí)現(xiàn)。這些技術(shù)可實(shí)現(xiàn)在可編程機(jī)上執(zhí)行的程序中，所述可編程機(jī)例如是移動(dòng)計(jì)算機(jī)或固定計(jì)算機(jī)、個(gè)人數(shù)字助理、機(jī)頂盒、蜂窩電話和尋呼機(jī)以及各自包含處理器、可由處理器讀出的存儲(chǔ)介質(zhì)(包括易失性和非易失性存儲(chǔ)器和/或存儲(chǔ)元件)、至少一個(gè)輸入設(shè)備以及一個(gè)或多個(gè)輸出設(shè)備的其它電子設(shè)備。將程序代碼施加于使用輸入設(shè)備輸入的數(shù)據(jù)以執(zhí)行所述功能并產(chǎn)生輸出信息。輸出信息可被施加至一個(gè)或多個(gè)輸出設(shè)備。本領(lǐng)域內(nèi)技術(shù)人員應(yīng)當(dāng)知道，本發(fā)明可通過(guò)各種計(jì)算機(jī)系統(tǒng)配置來(lái)實(shí)踐，包括多處理器系統(tǒng)、小型計(jì)算機(jī)、大型計(jì)算機(jī)等等。本發(fā)明也可在其中由通過(guò)通信網(wǎng)絡(luò)鏈接的遠(yuǎn)程處理設(shè)備執(zhí)行任務(wù)的分布式計(jì)算環(huán)境中實(shí)現(xiàn)。每個(gè)程序可實(shí)現(xiàn)在高級(jí)程序化語(yǔ)言或面向目標(biāo)的編程語(yǔ)言中以與處理系統(tǒng)通信。然而，如果需要，程序可實(shí)現(xiàn)為匯編語(yǔ)言或機(jī)器語(yǔ)言。在任一情形下，語(yǔ)言可被編譯或解釋。
程序指令可用來(lái)使通過(guò)該指令編程的通用處理系統(tǒng)或?qū)Ｓ锰幚硐到y(tǒng)執(zhí)行本文描述的操作。替代地，這些操作可由包含用于執(zhí)行這些操作的硬連線邏輯的專用硬件組件來(lái)執(zhí)行，或由編程的計(jì)算機(jī)組件和自定義的硬件組件的任何組合來(lái)執(zhí)行。本文所述的方法可作為計(jì)算機(jī)程序產(chǎn)品提供，該計(jì)算機(jī)程序產(chǎn)品可包括其上存儲(chǔ)有指令的機(jī)器可讀介質(zhì)，這些指令可被用來(lái)對(duì)處理系統(tǒng)或其它電子器件編程以執(zhí)行這些方法。本文中使用的術(shù)語(yǔ)“機(jī)器可讀介質(zhì)”應(yīng)當(dāng)包括能夠存儲(chǔ)或編碼一系列指令以由機(jī)器執(zhí)行并使機(jī)器執(zhí)行本文所述的任何一種方法的任何介質(zhì)。術(shù)語(yǔ)“機(jī)器可讀介質(zhì)”因此應(yīng)當(dāng)包括，但不僅限于，固態(tài)存儲(chǔ)器、光盤和磁盤。此外，現(xiàn)有技術(shù)中常見地以一種形式或另一種形式(例如程序、例程、進(jìn)程、應(yīng)用、模塊、邏輯等)將軟件說(shuō)成是采取一個(gè)動(dòng)作或?qū)е乱粋€(gè)結(jié)果。這些表達(dá)只是陳述通過(guò)處理系統(tǒng)執(zhí)行的軟件使處理器執(zhí)行一動(dòng)作并產(chǎn)生一結(jié)果的速記方式。
權(quán)利要求
1.一種計(jì)算系統(tǒng)，包括: 多個(gè)處理器，每個(gè)處理器包括射頻(RF)標(biāo)識(shí)(ID)標(biāo)簽以在RF信號(hào)上廣播與所述處理器關(guān)聯(lián)的RFID標(biāo)簽數(shù)據(jù)，每個(gè)處理器通過(guò)系統(tǒng)互連耦合至多個(gè)其它處理器； 耦合至所述處理器中的至少一個(gè)處理器的平臺(tái)控制中樞(PCH)，所述PCH包括RFID接收器以從所述處理器上的RFID標(biāo)簽接收RF信號(hào)以及多個(gè)RFID寄存器，以存儲(chǔ)從所述處理器接收的RFID標(biāo)簽數(shù)據(jù)；以及 耦合至所述PCH以存儲(chǔ)基本輸入/輸出系統(tǒng)(BIOS)的閃存，所述BIOS從所述PCH中的RFID寄存器讀取RFID標(biāo)簽數(shù)據(jù)以確定所述系統(tǒng)互連的最佳路由表。
2.如權(quán)利要求1所述的計(jì)算系統(tǒng)，其特征在于，所述RFID標(biāo)簽數(shù)據(jù)包括處理器的互連位置和初始化狀態(tài)。
3.如權(quán)利要求2所述的計(jì)算系統(tǒng)，其特征在于，所述RFID標(biāo)簽數(shù)據(jù)包括所述處理器的能力ID，并且所述互連位置包括槽口 ID。
4.如權(quán)利要求2所述的計(jì)算系統(tǒng)，其特征在于，所述初始化狀態(tài)包括所述處理器的內(nèi)建自檢(BIST)狀態(tài)。
5.如權(quán)利要求4所述的計(jì)算系統(tǒng)，其特征在于，所述PCH進(jìn)一步包括微控制器，用于當(dāng)關(guān)于處理器的RFID標(biāo)簽數(shù)據(jù)在RFID寄存器中可用時(shí)將處理器的BIST狀態(tài)存儲(chǔ)在系統(tǒng)事件日志中，并當(dāng)關(guān)于處理器的RFID標(biāo)簽數(shù)據(jù)在RFID寄存器中不可用時(shí)將警報(bào)發(fā)送至所述計(jì)算系統(tǒng)的基帶管理控制器。
6.如權(quán)利要求1所述的計(jì)算系統(tǒng)，其特征在于，所述BIOS至少部分地基于所述最佳路由表為系統(tǒng)互連配置虛擬網(wǎng)絡(luò)而無(wú)需詢問(wèn)所述系統(tǒng)互連上的每個(gè)處理器。
7.如權(quán)利要求6所述的計(jì)算系統(tǒng)，其特征在于，所述BIOS對(duì)系統(tǒng)互連鏈路設(shè)置等化參數(shù)并發(fā)起所述鏈路至快速模式的訓(xùn)練。
8.如權(quán)利要求1所述的計(jì)算系統(tǒng)，其特征在于，所述系統(tǒng)互連包括快速路徑互連。
9.一種初始化計(jì)算系統(tǒng)的方法，包括: 對(duì)所述計(jì)算系統(tǒng)中的多個(gè)處理器中的每一個(gè)上電，每個(gè)處理器包括射頻(RF)標(biāo)識(shí)(ID)標(biāo)簽，每個(gè)處理器通過(guò)系統(tǒng)互連耦合至多個(gè)其它處理器； 在RF信號(hào)上通過(guò)每個(gè)處理器中的RFID標(biāo)簽廣播與所述處理器關(guān)聯(lián)的RFID標(biāo)簽數(shù)據(jù)； 通過(guò)耦合至所述處理器中的至少一個(gè)處理器的平臺(tái)控制中樞(PCH)中的RFID接收器從所述處理器上的RFID標(biāo)簽接收RF信號(hào)； 將來(lái)自所述RF信號(hào)的RFID標(biāo)簽數(shù)據(jù)存儲(chǔ)在PCH中的多個(gè)RFID寄存器中；以及 通過(guò)基本輸入/輸出系統(tǒng)(BIOS)從所述RFID寄存器讀出RFID標(biāo)簽數(shù)據(jù)并使用所述RFID標(biāo)簽數(shù)據(jù)來(lái)確定所述系統(tǒng)互連的最佳路由表。
10.如權(quán)利要求9所述的方法，其特征在于，所述RFID標(biāo)簽數(shù)據(jù)包括處理器的互連位置和初始化狀態(tài)。
11.如權(quán)利要求10所述的方法，其特征在于，所述RFID標(biāo)簽數(shù)據(jù)包括所述處理器的能力ID，并且所述互連位置包括槽口 ID。
12.如權(quán)利要求10所述的方法，其特征在于，所述初始化狀態(tài)包括所述處理器的內(nèi)建自檢(BIST)狀態(tài)。
13.如權(quán)利要求12所述的方法，其特征在于，所述PCH包括微控制器，所述微控制器當(dāng)關(guān)于處理器的RFID標(biāo)簽數(shù)據(jù)在RFID寄存器中可用時(shí)將處理器的BIST狀態(tài)記錄在系統(tǒng)事件日志中，并當(dāng)關(guān)于處理器的RFID標(biāo)簽數(shù)據(jù)在RFID寄存器中不可用時(shí)將警報(bào)發(fā)送至所述計(jì)算系統(tǒng)的基帶管理控制器。
14.如權(quán)利要求9所述的方法，其特征在于，還包括BIOS至少部分地基于所述最佳路由表為系統(tǒng)互連配置虛擬網(wǎng)絡(luò)而無(wú)需詢問(wèn)所述系統(tǒng)互連上的每個(gè)處理器。
15.如權(quán)利要求14所述的方法，其特征在于，還包括所述BIOS對(duì)系統(tǒng)互連鏈路設(shè)置等化參數(shù)并發(fā)起所述鏈路至快速模式的訓(xùn)練。
16.如權(quán)利要求15所述的方法，其特征在于，還包括所述BIOS將控制移交給操作系統(tǒng)(OS)。
17.如權(quán)利要求9所述的方法，其特征在于，所述系統(tǒng)互連包括快速路徑互連。
18.如權(quán)利要求9所述的方法，其特征在于，還包括所述BIOS在上電自檢(POST)模式下確定所述最佳路由表。
19.如權(quán)利要求12所述的方法，其特征在于，還包括所述BIOS訪問(wèn)所述處理器的BIST狀態(tài)而無(wú)需詢問(wèn)所述系統(tǒng)互連 上的處理器。
全文摘要
使用嵌入到計(jì)算系統(tǒng)中的處理器之內(nèi)的射頻標(biāo)識(shí)(RFID)標(biāo)簽以幫助系統(tǒng)初始化處理。RFID標(biāo)簽在初始化處理期間提供除系統(tǒng)互連以外的至計(jì)算系統(tǒng)的其它組件的獨(dú)立通信路徑。當(dāng)計(jì)算系統(tǒng)被上電時(shí)，系統(tǒng)中的每個(gè)處理器可使其RFID標(biāo)簽廣播與處理器互連位置和初始化狀態(tài)有關(guān)的數(shù)據(jù)。RFID標(biāo)簽可由計(jì)算系統(tǒng)的平臺(tái)控制中樞(PCH)中的RFID接收器感測(cè)，并且每個(gè)處理器的互連位置和初始化狀態(tài)數(shù)據(jù)可被存儲(chǔ)在PCH內(nèi)的選定寄存器中。當(dāng)在系統(tǒng)初始化處理期間BIOS執(zhí)行時(shí)，BIOS可訪問(wèn)這些PCH寄存器以獲得處理器的數(shù)據(jù)。互連位置和初始化狀態(tài)數(shù)據(jù)可由BIOS使用以選擇最佳路由表并至少部分地基于最佳路由表和RFID標(biāo)簽數(shù)據(jù)來(lái)配置計(jì)算系統(tǒng)中的實(shí)際網(wǎng)絡(luò)，而不需要各自地詢問(wèn)系統(tǒng)互連上的每個(gè)處理器。
文檔編號(hào)G06K17/00GK103154916SQ201180047390
公開日2013年6月12日 申請(qǐng)日期2011年7月18日 優(yōu)先權(quán)日2010年8月2日
發(fā)明者R·C·斯旺森, V·J·齊默, M·布魯蘇, M·A·羅斯曼, P·薩克斯庫(kù)馬 申請(qǐng)人:英特爾公司