專利名稱：超低功耗接口的制作方法
技術領域：
超低功耗接口
技術領域：
本實用新型涉及通訊或計算機技術領域，特別涉及一種低功耗接口，其適合具有較低或中等數據傳輸要求的移動式電池供電系統，如手機，平板電腦，IPad及其他手持通訊和計算裝置。
背景技術：
如今，每種通訊或計算系統均包含多種相互交換數據并執行指令的電子子部件。 以手機中的移動存儲器芯片的應用為例，芯片通過典型的16位寬數據總線與中央微控制器通信。共享指令和時鐘同步信號。移動設備采用多種方法以最小化芯片功耗。功耗非常低，實際上，當大量被驅動的外部信號有很大的容性負載時，大部分功耗消耗在這些外部數據信號上。現今，移動應用中沒有采取特殊方法，通過外部信號極大降低功耗。以圖1為例， 標準移動存儲器芯片被用作手機等移動應用設備的子部件。這種子部件可以是IG DDR-2 存儲器η 16，即16位寬數據接口。為了降低功耗，可以對這類芯片進行優化。然而，在系統微控制器和存儲器芯片間傳送數據時，數據傳送一般是隨機數據。16條數據傳輸線中平均 8條上的隨機數據傳送將隨著每個系統時鐘躍遷跳轉到新的狀態。另外需要2個數據時鐘 (傳送數據每8位對應一個)，總共10條傳輸線將會隨每次時鐘躍遷而跳轉，產生發送和傳輸這些數據信號需要消耗的大部分功率。既有技術試圖通過新的接口來降低功耗，這種接口的運行電壓和信號擺幅更低 (見SDR，DDR, DDR-2和DDR-3存儲器接口的JEDEC規格)。但是，與此同時，傳輸外部信號消耗了低功耗半導體元件的大多運行功耗。
實用新型內容本實用新型提出了一種超低功耗接口，可以最小化每位信號傳輸的功耗。為了實現上述目的，本實用新型采用如下技術方案—種超低功耗接口，包括存儲器及存儲控制器，所述存儲器上設有譯碼器，所述存儲控制器上設有解碼器；譯碼器的輸出端通過數據傳輸線連接解碼器對應的輸入端。所述譯碼器為碼器，所述解碼器為2η-η解碼器；η為大于等于1的正整數。所述超低功耗接口還包括一端連接存儲器，另一端連接存儲控制器的附加連接線和參考電壓線。數據傳輸線上設有電容。η = 1、2、3、4、5、6、7 或 8，或更大的整數。與現有技術相比，本實用新型具有以下優點本實用新型通過在存儲器設置譯碼器，將存儲器中要傳輸的數據進行譯碼，一個時鐘周期中只有一條數據傳輸線上有信號變化；存儲控制器上的解碼器接收到該信號變化并對其進行解碼；由于一個時鐘周期僅有一個信號將傳輸，接收方足以檢測到任何到達的傳輸信號，這是十分有效的；如果進行傳輸，且只傳輸一個信號，顯然，數據信號一定是有效且可鎖存的，無需數據選通。在實用新型提出一種截然不同、可最小化功耗的信號方案；采用該方案，產生更低的吞吐量和使用額外的封裝引腳，可降低信號傳輸的功耗，對于通常的移動應用設備，這種限制是可以接受的。
圖1為標準移動存儲器的接口示意圖；圖2為本實用新型超低功耗接口的示意圖；圖3為本實用新型超低功耗接口優選實施例的示意圖；圖4為本實用新型進行進一步修改以降低靜態功耗的超低功耗接口示意圖；引進電容器以避免靜態信號通過接收器，降低靜態功耗。在微控制器中只能檢測到經過電容器傳輸的動態信號。
具體實施方式
以下結合附圖對本實用新型做進一步詳細描述。請參閱圖1所示，當今移動消費品中通常采用16位寬數據總線的標準DDR-2存儲器。另外需要2個數據選通用于數據同步鎖存。這對隨機數據傳輸意味著，隨著每次時鐘信號的傳輸，平均10個信號將傳輸。也意味著平均每位傳輸的功耗是10個信號變化/16 位=0. 625每位信號傳輸。為了最大程度節省功耗，本實用新型在每個時鐘周期僅有一次信號傳輸。另外，本實用新型結合數據時鐘自由同步綜合方案。由于僅有一個信號將傳輸，接收方足以檢測到任何到達的傳輸信號，這是十分有效的。如果進行傳輸，且只傳輸一個信號，顯然，數據信號一定是有效且可鎖存的，無需數據選通。須另外提供一條信號傳輸線，以防兩次發送相同的數據，導致沒有信號傳輸。此附加的信號傳輸線上的傳輸將表明這一結果。圖2顯示了此數據傳輸方案的原理。在這種情況下，本實用新型通過8條數據傳輸線傳送3位數據。此時，本實用新型相當于1/8編碼。僅將1條信號發送傳輸線改用于傳送數據0到7。如果連續傳送相同數據(不更改數據)，附加連線上的信號將傳輸。接收微控制器MC將通過與參考電壓Vref比較檢測信號傳輸。當信號超過參考值時，信號傳輸就會被檢測到。圖2中，隨著每次信號的變化將有3位數據被傳送，因此，功率效率現在是1個信號變化/3位=0.333每位信號傳輸。請注意，不再需要數據選通信號。采用此方案的功耗是采用通用方案時的一半！請參閱圖3所示，為本實用新型優選的超低功耗接口的結構詳圖，該超低功耗接口包括一個具有3-8譯碼器的存儲器和一個具有8-3解碼器的存儲控制器MC ；3-8譯碼器的8個輸出端對應連接8-3解碼器的8個輸入端；存儲器和存儲控制器MC之間連接有附加連線和參考電壓線。具體工作過程如下當存儲器中的!Bbit內容要被傳送(例如101)，它在存儲器中要被譯碼成八位二進制數(00100000)，然后，這八位二進制數在一個時鐘周期內傳送給存儲控制器MC，這樣就實現了一次信號傳輸可傳輸;3bit數據。存儲控制器MC接收到由存儲器發送來的八位二進制數據后，在其內部有8-3解碼器解碼后，傳送給存儲控制器MC內部處理。對于更寬的接口，功耗降低的效果更顯著。每個時鐘傳輸4位數據，需要16位寬信號總線O的4次方)，如果那樣，信號發送效率為1個信號變化/4位=0. 25每位信號傳輸；每個時鐘傳輸8位數據，需要256位寬信號總線O的8次方)，如果那樣，信號發送效率為1個信號變化/8位=0. 125每位信號傳輸；每個時鐘傳輸16位數據，需要64K位寬信號總線O的16次方)，如果那樣，信號發送效率為1個信號變化/16位=0. 0625每位信號傳輸，比現今的DDR-2接口的效率高10倍！ S卩，依據本實用新型的思想，每一時鐘周期僅有一個信號傳輸，那么每個時鐘周期傳輸η位數據，就需要2η(η為大于等于1的正整數)位寬信號總線；需要對應在存儲器中設置η-2η譯碼器對η位數據進行譯碼，在存儲控制器MC 中設置2η-η解碼器，對接收到η-2η譯碼器傳送的數據進行解碼。請參與圖4所示，本實施例在存儲器的譯碼器輸出端與存儲控制器MC的解碼器的輸入端之間的連線上設置一電容，通過電容器中斷數據信號傳輸靜態信號，以避免靜態功耗損失。在此實用新型公開書中，我們提出一種截然不同、可最小化功耗的信號方案。采用建議方案，產生更低的吞吐量和額外的封裝引腳，可降低信號傳輸的功耗，對于通常的移動應用設備，這種限制是可以接受的。
權利要求1.一種超低功耗接口，其特征在于，包括存儲器及存儲控制器，所述存儲器上設有譯碼器，所述存儲控制器上設有解碼器；譯碼器的輸出端通過數據傳輸線連接解碼器對應的輸入端。
2.如權利要求1所述的一種超低功耗接口，其特征在于，所述譯碼器為n-2n譯碼器，所述解碼器為2η-η解碼器；η為大于等于1的正整數。
3.如權利要求1或2所述的一種超低功耗接口，其特征在于，所述超低功耗接口還包括一端連接存儲器，另一端連接存儲控制器的附加連接線和參考電壓線。
4.如權利要求1或2所述的一種超低功耗接口，其特征在于，數據傳輸線上設有電容。
5.如權利要求2所述的一種超低功耗接口，其特征在于，η= 1、2、3、4、5、6、7或8。
專利摘要本實用新型提供一種超低功耗接口，包括存儲器及存儲控制器，所述存儲器上設有譯碼器，所述存儲控制器上設有解碼器；譯碼器的輸出端通過數據傳輸線連接解碼器對應的輸入端。在實用新型提出一種截然不同、可最小化功耗的信號方案；采用該方案，產生更低的吞吐量和使用額外的封裝引腳，可降低信號傳輸的功耗。
文檔編號G06F1/32GK202189316SQ201120287189
公開日2012年4月11日 申請日期2011年8月9日 優先權日2011年8月9日
發明者濮必得 申請人:山東華芯半導體有限公司