專利名稱：一種四路龍芯cpu與芯片組連接的裝置的制作方法
技術領域：
本實用新型涉及龍芯CPU與芯片組互聯，具體涉及一種四路龍芯CPU與芯片組連接的裝置。
背景技術：
多路CPU主板設計中，CPU之間以及主CPU和芯片組之間主從控制和相互通信是非常重要的。例如 htel CPU 是通過 CPU 內置 APIC(Advanced Programmable InterruptControllers)單元通過中斷來完成CPU間及CPU和芯片組間相互通信。
實用新型內容為了在龍芯主板上也實現多路CPU，本實用新型一種四路龍芯CPU與芯片組連接的裝置。一種四路龍芯CPU與芯片組連接的裝置，包括4顆龍芯CPU，北橋芯片RS780E和南橋芯片SB710 ；其中，所述龍芯CPU通過低八位HT總線與順時針相鄰的龍芯CPU的高八位HT總線相連接，通過高八位HT總線與逆時針相鄰的龍芯CPU的低八位HT總線相連接；北橋芯片RS780E與被設置為主CPU的龍芯CPU通過16位HT總線相連接，北橋芯片RS780E和南橋芯片SB710通過A_Link總線相連接。本實用新型靈活應用龍芯3A處理器HT總線接口實現兩顆CPU以及主CPU和芯片組之間的互聯，很好的解決了在四路龍芯主板設計中CPU與CPU及CPU與芯片組之間主從控制和相互通信的問題。
圖1是本實用新型結構示意圖具體實施方式
龍芯3A處理器有兩個16位HT總線控制器。其中HTO總線接口支持多處理器互聯，并且可以通過硬件自動維護不同CPU之間的一致性請求。每一個16為HT總線控制器又可以分為兩個8位HT總線控制器。在四路龍芯刀片設計過程中，首先將每顆CPU的ICCC_EN信號上拉，使CPU工作在多芯片一致性互聯模式。四路龍芯刀片CPU與CPU及CPU與芯片組互聯拓撲結構如圖1所示。每個CPU的HTO總線通過HT0_8x2信號分為兩個8位HT總線控制器；通過HT0_Lo_mode和HT0_Hi_mode信號分別將低8位HTO總線設置為主模式，高8位HTO總新設置為從模式。每個CPU都通過N0DE_ID[1:0]信號設置唯一的編號，如00，01，10，11，CPU采用X-Y路由方法，即如果從11向00發出請求，則為11向00路由，首先走X方向，從11走到10，再走Y方向，從10走到00。而在請求的響應從00返回11時，路由首先走X方向，從00到01，再走Y方向，從01到11。至此完成四路龍芯3A CPU互聯。 CPUO 16位HTl總線和北橋RS780E互聯。AMD芯片組有專門的CPU接口，該接口信號主要是控制和管理用于和CPU互聯的HT總線信號。此處需要將CPUO HTl控制器設置為從模式，統一由南橋來管理。
權利要求1. 一種四路龍芯CPU與芯片組連接的裝置，其特征在于包括4顆龍芯CPU，北橋芯片RS780E和南橋芯片SB710 ；其中，所述龍芯CPU通過低八位HT總線與順時針相鄰的龍芯CPU的高八位HT總線相連接，通過高八位HT總線與逆時針相鄰的龍芯CPU的低八位HT總線相連接；北橋芯片RS780E與被設置為主CPU的龍芯CPU通過16位HT總線相連接，北橋芯片RS780E和南橋芯片SB710通過A_Link總線相連接。
專利摘要本實用新型提供了一種四路龍芯CPU與芯片組連接的裝置，包括4顆龍芯CPU，北橋芯片RS780E和南橋芯片SB710；其中，所述龍芯CPU通過低八位HT總線與順時針相鄰的龍芯CPU的高八位HT總線相連接，通過高八位HT總線與逆時針相鄰的龍芯CPU的低八位HT總線相連接；北橋芯片RS780E與被設置為主CPU的龍芯CPU通過16位HT總線相連接，北橋芯片RS780E和南橋芯片SB710通過A_Link總線相連接。
文檔編號G06F15/17GK202159330SQ20112025956
公開日2012年3月7日 申請日期2011年7月21日 優先權日2011年7月21日
發明者劉新春, 姚文浩, 楊曉君, 柳勝杰, 梁發清, 王暉, 王英, 邵宗有, 鄭臣明, 郝志彬 申請人:曙光信息產業(北京)有限公司