專利名稱：一種基于概率計算的正余弦信號的產生方法
一種基于概率計算的正余弦信號的產生方法技術領域
本發明屬于數字通信技術領域，具體涉及基于概率計算的正余弦信號在現場可編程邏輯門陣列(FPGA)上的產生方法。
背景技術：
傳統的信號處理方法大都基于精確數據的計算。隨著電路工藝的不斷發展，對于電路計算的精準度要求越來越難以保證，而且隨著計算復雜度的提高，電路面積會不斷變大，功耗也隨之增大，將成為集成電路設計的瓶頸。如何提高電路計算的精準度及電路的容錯能力，以及如何減少電路面積及電路功耗，將是未來電路設計要面臨且亟待解決的問題。
目前在FPGA上產生正余弦信號的方法主要有《無線電工程協會-電子計算機期干丨J〉〉(IRE Transactions on Electronic Computers, vol. EC-8, pp. 330-334,1959)提出的基于坐標旋轉數字計算(Coordinate Rotation Digital Computer，簡稱C0RDIC)算法的方法及《國際電子與電氣工程師協會-音頻和電聲期刊》(IEEE Transactions on Audio and Electroacoustics,vol. 19，pp. 48-57，1971)提出的數字直接頻率合成(DDS)方法。其中CORDIC算法是對正余弦函數的迭代計算方法，每次迭代都使其旋轉一個固定角度θ，這個固定角度θ的正切值tan θ取值為2_乂丨=0，1，2，…)，因而適合在FPGA上通過移位的方式實現計算，且可通過流水線的方式實現正余弦函數的計算，也只需較少的存儲器；而 DDS方法是將正余弦信號的函數值儲存在存儲器中，通過讀存儲器得到相應的正余弦函數值。該方法雖然具有精度高、控制靈活的優點，但其存儲器的開銷很大，需占用很大的存儲空間。上述兩類傳統的方法還均存在容錯能力不足以及電路面積大的缺點。
概率計算理論基礎是用一組隨機編碼的脈沖序列來表示取值范圍在W，l]的數值，比如將高電平出現的概率看作是一個取值范圍在W，1]的數值，則隨機序列的信息就包含在高電平出現的概率之中，對高電平出現的次數做一個統計平均，就能得到相應的信息值。隨著電路技術的發展及信號處理的需求，概率計算方法也開始應用于信號處理及數學計算等精確計算領域，相比于傳統的計算方法，概率計算在容錯能力、電路復雜度、電路面積等多方面具備更大的優勢。發明內容
本發明的目的是提出一種基于概率計算的正余弦信號在現場可編程邏輯門陣列 (FPGA)上的產生方法，以提高電路的容錯能力，減小電路面積及復雜度。
本發明基于概率計算的正余弦信號在現場可編程邏輯門陣列上的產生方法，其特征在于整個系統的構成方式為角度產生器的輸出及常量存儲器的輸出都和轉化器的輸入端相連接，轉化器的輸出和數據處理器的輸入端相連接，數據處理器的輸出和計數器的輸入端相連接，計數器輸出計算結果；其中
所述角度產生器，由頻率控制字的輸出和相位累加器的輸入端口相連接，相位累加器的輸出同時和自身輸入端以及相位相加器的輸入端相連接，相位控制字的輸出和所述相位相加器的另一個輸入端相連接，相位相加器的輸出接下一級運樣配置連結所組成；每隔；個時鐘周期，相位累加器累加一次由頻率控制字輸入的值，然后送往相位相加器，相 K位相加器將相位累加器的值與相位控制字的值進行相加，產生一個角度值，輸出給下一級； 其中N為每個數所用的概率序列長度，K為并行電路的個數；
所述常量存儲器存儲需要用到的概率值為去、去、去、去和去，共5個；2 6 12 20 30
所述轉化器，由角度產生器的輸出及常量存儲器的輸出分別和兩個寄存器的輸入端相連接，兩個寄存器的輸出分別和兩個比較器的輸入端相連接，線性反饋移位寄存器各個抽頭分別和去相關器的各相應抽頭輸入端相連接，去相關器的輸出同時和所述兩個比較器的另一輸入端相連接，該兩個比較器的輸出端分別接下一級兩個去相關器的輸入端，這樣配置連結所組成；去相關器是對線性反饋移位寄存器進行不同的抽頭，從而產生多個不相同的數據；比較器對寄存器的值及去相關器的值進行比較，輸出0或1比特序列，與寄存角度值寄存器相連的比較器輸出一個比特序列，與寄存常量寄存器相連的比較器輸出五個比特序列；
所述數據處理器將上一級兩個比較器輸出的數據分別輸給兩組去相關器，該兩組去相關器的輸出和相互并聯的Sin函數運算電路和COS函數運算電路的共同輸入端相連接，它們的共同輸出端接一下級；sin函數運算電路的連接方式為COs運算器的輸出分別和去相關器的輸入端及乘法器的輸入端相連接，sin運算器的輸出同時和另一個相關器的輸入端以及與cos運算器輸出端相連的乘法器的另一輸入端相連接，兩個去相關器的輸出分別和另一個乘法器的兩個輸入端相連接，兩個乘法器的輸出分別接下一級；cos函數運算電路的連接方式為cos運算器的輸出和去相關器的輸入端以及乘法器的輸入端相連接，去相關器的輸出和乘法器的另一輸入端相連接，乘法器的輸出接下一級，sin運算器的輸出和另一個去相關器的輸入端以及另一個乘法器的輸入端相連接，同sin運算器相連接的去相關器的輸出和同sin運算器相連接的乘法器的另一輸入端相連接，同sin運算器相連接的乘法器輸出接下一級；與輸出一個比特序列比較器相連的去相關器由六個位寬為1 的緩沖器串聯組成，對每個緩沖器進行一次抽頭，輸出六個不相關的比特值；與輸出五個比特序列比較器相連的去相關器由六個位寬為5的緩沖器串聯組成，對其中一個緩沖器進行一次抽頭，輸出五個不相關的比特值；
由sin函數運算電路完成公式sin θ = sintcostsintcost中sintcost的計算， 其中θ為角度值， = | ；
由cos函數運算電路完成公式cos θ = cos2t-sin2t中cos2t以及sin2t的計算；
由sin運算器完成公式sini = i[l-^2(l-^2)]的計算；6 20
由cos運算器完成公式COSi = 1-去尸[1-合2(1-如2)]的計算；
sin運算器的連接方式為第一級，取1的概率都為角度值大小的四個比特，按兩個一組分別接兩個與門的輸入，該兩個與門的輸出接第二級；第二級，取1的概率為的一個比特和第一級的一個與門輸出分別接一個與非門的輸入，取1的概率為i的一個比特和6第一級的另一個與門輸出分別接一個與門的輸入，第二級的與非門和與門輸出接下一級； 第三級，第二級的與非門和與門輸出分別接一個與非門的輸入，第三級的與非門輸出接下一級；第四級，第三級的與非門的輸出和取1的概率為角度值大小的一個比特分別接一個與門的輸入，第四級的與門進行輸出；
cos運算器的連接方式為第一級，取1的概率都為角度值大小的六個比特，按兩個一組分別接三個與門的輸入，該三個與門的輸出接第二級；第二級，取1的概率為▲的一個比特和第一級的一個與門輸出分別接一個與非門的輸入，取1的概率為+的一個比特和第一級的第二個與門輸出分別接一個與門的輸入，取1的概率為i的一個比特和第一級的第三個與門輸出分別接第二個與門的輸入，第二級的一個與非門、兩個與門的輸出接下一級；第三級第二級的與非門和第一個與門輸出分別接一個與非門的輸入，第三級的與非門的輸出接下一級；第四級，第三級的與非門和第二級的第二個與門輸出分別接一個與非門的輸入，第四級的與非門進行輸出；
所述計數器，將上一級輸出的數據輸給象限判斷，象限判斷的輸出和加減法器的輸入端相連接，加減法器將結果輸出給其他系統使用；這樣配置連結所組成；在計算sin函數時，如果角度值處于第一及第二象限，則對sin θ執行sintcost+sintcost操作，如果角度值處于第三及第四象限，則對sin θ執行-sintcost-sintcost操作；在計算cos函數時， 如果角度值處于第一及第四象限，則對cos θ執行C0S2t-Sin2t操作，如果角度值處于第二及第三象限，則對cos θ執行sin2t-COS2t操作；每個時鐘周期，先對計算的角度值進行象限#判斷，然后經過加減法器進行數據統計，每隔7個時鐘周期，加減法器將正余弦函數值輸K出到系統輸出端口 ；其他系統只要接入該系統輸出端口就能得到正余弦信號。
本發明基于概率計算的正余弦信號在現場可編程邏輯門陣列上的產生方法，是一種利用基本邏輯門的輸入輸出特性來表征概率域上的乘法、相減操作，從而實現正余弦信號的產生方法。有別于傳統的精確數據處理方法，由于本發明方法中所有數據都在概率域上，沒有傳統數據中權值的影響，因而具有更強的容錯能力。
與DDS及CORDIC算法產生的正余弦信號相比，本發明基于概率計算的正余弦信號在現場可編程邏輯門陣列上的產生方法中所采用的核心電路的低復雜性，使電路所需邏輯門個數大大減少；基于概率計算的時間獨立性，可以靈活的在計算時間和計算精準度上做出權衡；基于概率計算的統計獨立性，可以靈活的在計算時間和電路復雜度上做出權衡。
圖1為數字電路中的邏輯與門；
圖2為數字電路中的邏輯非門；
圖3為數字電路中的邏輯與非門。
圖4為本發明中采用的sin函數值的概率計算電路圖；6
圖5為本發明中采用的cos函數值的概率計算電路圖。
圖6為采用本發明方法實現正余弦信號產生的總體框圖。
圖7為本發明中采用sin函數運算電路D3計算sintcost的電路框圖8為本發明中采用cos函數運算電路D4計算cos2t以及sin2t的電路框圖。
圖9為K條并行電路流水線框圖。
圖10為采用本發明方法所產生的正弦信號曲線；
圖11為采用本發明方法所產生的余弦信號曲線。
具體實施方式
下面結合附圖通過具體實施例對本發明做進一步的詳細描述。
實施例1
圖1、圖2、圖3分別給出了概率計算的邏輯與門Li、非門L2和與非門L3 ；與門Ll 的概率計算原理為Pix1 = ^) = Px }
1 Piy = ^ = PxiPx2，P(X2=I) = Px^
其中ρ表示概率值，ρ (X1 = 1)及A1表示X1 = 1的概率，ρ (x2 = 1)及凡2表示& = 1的概率，P(y = 1)表示y = 1的概率；經過與門Ll相當于進行相乘操作；非門L2的概率計算原理為
P(Xj =1) = P^ ^Piy = ！) = 17 PxlJ1
經過非門L2相當于進行相減操作；與非門L3的概率計算原理為 Pix1 = ^) = Px }
1 P(y = ^) = ^-PxiPx2 ；P(X2=I) = Px^
經過與非門L3相當于進行乘減操作；基于概率的計算都是以這些邏輯門電路為基本單元完成的。
基于概率計算的正余弦函數計算原理為對正余弦函數進行映射在第一象限， sine的取值范圍為W，1]，而Θ角的變化范圍為0，i ，|>1，將θ角映射到概率域上， 利用半角公式Q QQ QQ Q
權利要求
1. 一種基于概率計算的正余弦信號在現場可編程邏輯門陣列上的產生方法，其特征在于整個系統的構成方式為角度產生器的輸出及常量存儲器的輸出都和轉化器的輸入端相連接，轉化器的輸出和數據處理器的輸入端相連接，數據處理器的輸出和計數器的輸入端相連接，計數器輸出計算結果；其中所述角度產生器，由頻率控制字的輸出和相位累加器的輸入端口相連接，相位累加器的輸出同時和自身輸入端以及相位相加器的輸入端相連接，相位控制字的輸出和所述相位相加器的另一個輸入端相連接，相位相加器的輸出接下一級，這樣配置連結所組成；每隔7K個時鐘周期，相位累加器累加一次由頻率控制字輸入的值，然后送往相位相加器，相位相加器將相位累加器的值與相位控制字的值進行相加，產生一個角度值，輸出給下一級；其中N 為每個數所用的概率序列長度，K為并行電路的個數；所述常量存儲器存儲需要用到的概率值為丄、丄、丄、丄和丄共5個； 2 6 12 20 30所述轉化器，由角度產生器的輸出及常量存儲器的輸出分別和兩個寄存器的輸入端相連接，兩個寄存器的輸出分別和兩個比較器的輸入端相連接，線性反饋移位寄存器各個抽頭分別和去相關器的各相應抽頭輸入端相連接，去相關器的輸出同時和所述兩個比較器的另一輸入端相連接，該兩個比較器的輸出端分別接下一級兩個去相關器的輸入端，這樣配置連結所組成；去相關器是對線性反饋移位寄存器進行不同的抽頭，從而產生多個不相同的數據；比較器對寄存器的值及去相關器的值進行比較，輸出0或1比特序列，與寄存角度值寄存器相連的比較器輸出一個比特序列，與寄存常量寄存器相連的比較器輸出五個比特序列；所述數據處理器將上一級兩個比較器輸出的數據分別輸給兩組去相關器，該兩組去相關器的輸出和相互并聯的sin函數運算電路和cos函數運算電路的共同輸入端相連接， 它們的共同輸出端接一下級；sin函數運算電路的連接方式為COs運算器的輸出分別和去相關器的輸入端及乘法器的輸入端相連接，sin運算器的輸出同時和另一個相關器的輸入端以及與cos運算器輸出端相連的乘法器的另一輸入端相連接，兩個去相關器的輸出分別和另一個乘法器的兩個輸入端相連接，兩個乘法器的輸出分別接下一級；cos函數運算電路的連接方式為cos運算器的輸出和去相關器的輸入端以及乘法器的輸入端相連接，去相關器的輸出和乘法器的另一輸入端相連接，乘法器的輸出接下一級，sin運算器的輸出和另一個去相關器的輸入端以及另一個乘法器的輸入端相連接，同sin運算器相連接的去相關器的輸出和同sin運算器相連接的乘法器的另一輸入端相連接，同sin運算器相連接的乘法器輸出接下一級；與輸出一個比特序列比較器相連的去相關器由六個位寬為1的緩沖器串聯組成，對每個緩沖器進行一次抽頭，輸出六個不相關的比特值；與輸出五個比特序列比較器相連的去相關器由六個位寬為5的緩沖器串聯組成，對其中一個緩沖器進行一次抽頭，輸出五個不相關的比特值；由sin函數運算電路完成公式sin θ = sintcost+sintcost中sintcost的計算，其中θ為角度值夕；由cos函數運算電路完成公式cos θ = cos2t-sin2t中cos2t以及sin2t的計算；由sin運算器完成公式sini = i[l-^2(l-^2)]的計算；
全文摘要
本發明公開了一種基于概率計算的正余弦信號在現場可編程邏輯門陣列上的產生方法，特征是將輸入輸出的信號值都轉化到概率域上，然后利用概率的計算方法對信號進行處理，最后對得到的概率域上的序列進行統計平均，得到最終的輸出信號值；主要操作步驟是角度產生器產生需要計算的角度，轉化器將角度值及常量從實數域轉化到概率域，運算電路在概率域上進行運算，計數器將概率域上的數據轉化為實域上的數據。本發明產生正余弦信號的方法比傳統的方法具有如下優勢容錯能力更強，計算硬件復雜度更低，靈活性更大。
文檔編號G06F17/16GK102541815SQ20111036257
公開日2012年7月4日 申請日期2011年11月16日 優先權日2011年11月16日
發明者周武旸, 尚生瓏, 戴旭初, 秦曉衛 申請人:中國科學技術大學