專利名稱：具有分級管芯上端接的集成電路的制作方法
技術領域：
本發明涉及高速信號發送系統和部件。
背景技術：
高速信號線普遍地端接(terminate)到如下電阻負載，這些電阻負載被選擇為與信號線的特征阻抗相匹配并且由此消除所不希望的反射。歷史上已經通過連接到母板或者其它印刷電路板上的金屬線路(trace)的分離電阻器來實施端接單元。最近特別是在高帶寬存儲器系統領域中，已經例如在存儲器器件或者存儲器控制器的集成電路管芯上提供管芯上端接結構。圖1圖示了利用管芯上端接方案的現有技術存儲器系統100。存儲器系統100包括存儲器控制器101和存儲器模塊對103A和103B，其中各存儲器模塊平行耦合到共享數據路徑102 (DATA)并且各存儲器模塊(103A，103B)耦合到端接控制線(分別為TCI、TC2)以實現從存儲器控制器接收相應端接控制信號。如示圖106中具體所示，給定存儲器模塊103 內的各存儲器器件105包括具有數據信號收發器109(即耦合用以向I/O邏輯/存儲器芯電路115提供傳入數據和從I/O邏輯/存儲器芯電路115接收傳出數據的輸出驅動器和信號接收器)的成組數據輸入/輸出(I/O)電路107^107,以及平行耦合到數據路徑112的相應數據線IH1-IHn(數據[N:l])的開關切換式端接結構111，其中數據路徑112的數據線IH1-IHn構成數據路徑102內數據線的子集。開關切換式端接結構111本身各自包括經由開關單元(X)耦合到對應數據線的相應負載單元(R)，其中給定存儲器模塊103的存儲器器件內的各開關單元耦合到用以接收引入端接控制信號的共用端接控制輸入TC。通過這一布置，存儲器控制器101可以確立(例如經由端接控制線TCl和TC2)向存儲器模塊 103中的任何一個供應的端接控制信號以將存儲器模塊的組成存儲器器件內的負載單元可開關切換地連接到數據路徑102的相應線。在將數據輸出到數據路徑102上以在存儲器模塊(103A或者103B)中的被選存儲器模塊內加以接收的寫入操作過程中，存儲器控制器101 在耦合到未選存儲器模塊的端接控制線上確立端接控制信號，由此端接耦合到該存儲器模塊的數據路徑短截線并且抑制所不希望的反射。同時，存儲器控制器101撤消向被選存儲器模塊供應的端接控制信號，由此將數據路徑102與該存儲器模塊的存儲器器件105內的管芯上端接進行隔離以避免不適當的信號衰減。在圖1的120示出了存儲器控制器的這一操作。分析表明令人遺憾的是，圖1的單端接方案1可能至少部分地由于當被選存儲器模塊內的管芯上端接與數據路徑102去耦合時往往在該模塊造成阻抗不連續而產生次優信號發送性能。另一方面，在被選存儲器模塊確立端接控制信號往往不適當地衰減引入數據信號，并且減少信號發送裕度(margin)并且增加信號發送錯誤的可能性。
通過附圖的各示圖中的例子且不是以限制方式來說明本發明，在附圖中相似標號指代相似單元并且在附圖中圖1圖示了利用管芯上端接方案的現有技術存儲器系統；圖2圖示了每個高速信號發送線有多個分級管芯上端接的存儲器系統的一個實施例；圖3圖示了用于在存儲器系統內實現分級端接而無需在組成存儲器器件內增添附加端接結構的一個示例方式；圖4圖示了具有分級管芯上端接的存儲器系統的一個替代實施例；圖5圖示了具有分級管芯上端接的存儲器系統的另一實施例；以及圖6圖示了可以結合顯式或者隱式端接控制檢測電路應用在存儲器器件內從而用來實現多個分級端接中所需一個端接的有限狀態機的示例狀態圖。
具體實施例方式在各種實施例中公開了具有由多個分級管芯上端接實現的改進信號發送特征的信號發送系統。在一個實施例中，多模塊存儲器系統內的各存儲器器件包括每個引入高速信號線的多個管芯上端接結構以實現根據存儲器模塊是否為引入信號的目的地將多個不同端接負載中的任何端接負載可開關切換地耦合該信號線。例如在一個特定實施例中，兩模塊存儲器系統內的各存儲器器件包括每個引入數據線的兩個端接結構，其中按照不同阻抗值來實施兩個端接結構內的負載單元或者將這些負載單元編程為具有不同阻抗值，由此實現根據給定存儲器模塊是否為高速信號的目的地而在存儲器模塊內的相對高的負載端接與相對低的負載端接之間的選擇。因此在寫入操作過程中，這里稱為硬端接的高負載端接可以可開關切換地連接到未選(例如未尋址)存儲器模塊的存儲器器件內的高速信號發送線以提供傳輸線負載匹配，而這里稱為軟端接的低負載端接可以可開關切換地連接到被選存儲器模塊的存儲器器件內的高速信號發送線以提供所需的能量吸收水平(例如為了消除反射)而不會不適當地衰減引入信號。在導向到替代存儲器模塊的后續寫入操作中， 端接選擇可以迅速反向以在替代地被選存儲器模塊軟端接而在未選存儲器模塊建立硬端接。在一個實施例中，為存儲器模塊上的各級存儲器器件(存儲器器件級是選擇用以作為并聯組來接收或者輸出數據的一個或者多個存儲器器件的集合)提供用以實現在其中的軟端接與硬端接之間獨立選擇的多個端接控制線。在一個替代實施例中，在各存儲器器件內提供用以確定存儲器器件是否為特定信號發送事務的目標并且相應地將軟端接或者硬端接可開關切換地耦合到數據線和/或其它高速信號線的偵察邏輯電路。在另一實施例中，提供緩沖器集成電路(IC)以接收存儲器模塊內的引入信號并且將信號分發到存儲器模塊上的多級存儲器器件之一。在這樣的實施例中，可以取代存儲器器件或者除了存儲器器件之外在緩沖器IC上還提供每個高速信號發送線的分級管芯上端接結構。耦合到多個分級管芯上端接結構的高速信號線可以包括數據信號線、地址信號線、命令信號線(這些信號線中的任何或者所有信號線可以時間復用并且因此構成單個信號線集)或者其任何組合。另外，可以利用如下信息對非易失性存儲器器件如串行存在檢測(SPD)存儲器進行編程，該信息表示給定存儲器模塊內的存儲器器件是否包括對分級端接的支持。通過這一布置，存儲器控制器可以讀取SPD存儲器(或者其它有特征的電路或者儲存器)以確定是否支持分級端接而如果是這樣，則相應地發出端接控制信號，由此使存儲器控制器能夠在老式端接模式或者分級端接模式中操作。另外在具有雙級存儲器模塊的系統中，用于給定存儲器模塊上的兩級中的各級的端接值可以編程為具有低負載值和高負載值，由此根據模塊是否為高速信號的目的地來實現在硬端接與軟端接之間的選擇。對這些實施例和其它實施例在下文中更具體地加以描述。圖2圖示了每個高速信號發送線具有多個分級管芯上端接的存儲器系統150的一個實施例。存儲器系統150包括經由多分接數據路徑152耦合到兩個存儲器模塊153A和 153B的存儲器控制器151(即存儲器模塊153A和15 平行耦合到數據路徑152)，雖然附加存儲器模塊在替代實施例中可以耦合到多分接數據路徑152。用于傳送命令、地址和定時信號的一個或者多個附加信號路徑(未圖示)也可以耦合于存儲器控制器151與存儲器模塊153之間。各存儲器模塊153包括耦合到數據路徑的信號線的相應子集(即耦合到數據路徑 152的相應分片)的多個集成電路存儲器器件155，由此形成存儲器級。一般而言，存儲器級內的存儲器器件作為組來存取，由此實現傳送NXM位寬的讀取和寫入數據字，其中N是在給定事務中向給定存儲器器件傳送或者從給定存儲器器件傳送的數據位的數目(即分片寬度)，而M是存儲器級內存儲器器件的數目(即數據路徑分片的數目)。與上述圖1的存儲器器件不同的是，存儲器模塊153內的各存儲器器件155包括兩個端接控制輸入，用以實現接收兩個獨立端接控制信號并且由此提供兩個分級端接負載 (即具有不同阻抗值的端接負載)之一到引入數據分片各數據線的開關切換式連接。在所示特定實施例中，在如下端接控制線TCl和TC2上從存儲器控制器151輸出端接控制信號， 這些端接控制線TCl和TC2分別耦合到存儲器模塊153A的端接控制輸入TCa和TCb而以相反順序分別耦合到存儲器模塊15 的端接控制輸入TCb和TCa。在各存儲器模塊153內， TCa和TCb端接控制輸入耦合到單獨存儲器器件155的對應TCa和TCb輸入。參照具體示圖156，給定模塊153內的各存儲器器件155包括如下成數據I/O電路組157fl57N，這些數據I/O電路組具有數據收發器結構159(例如，耦合用以向I/O邏輯和存儲器芯165提供傳入數據和從I/O邏輯和存儲器芯165接收傳出數據的輸出驅動器160a和信號接收器160b) 以及成對開關切換式端接結構161a和161b，所述數據收發器結構159以及所述成對開關切換式端接結構161a和161b全部并聯耦合到數據路徑162的相應數據線167fl67N，其中數據路徑162的數據線167^167,構成整個數據路徑152內數據線的子集。各開關切換式端接結構161a、161b包括經由對應開關單元X1、X2耦合到對應數據線的相應負載單元R1、R2。 如圖所示，各數據I/O電路157i-157N內的開關單元Xl共同耦合到端接控制輸入TCa，而開關單元X2共同耦合到端接控制輸入TCb。通過這一布置，當在信號線TCl上確立端接控制信號時，負載單元Rl可開關切換地耦合到模塊153A內數據路徑152的相應線，而負載單元 R2可開關切換地耦合到模塊15 內數據路徑的相應線(即得益于將線TC1/TC2交換式耦合到兩個存儲器模塊153A和15 的TCa和TCb輸入)。因此，通過在各存儲器器件155內將負載單元Rl編程(或者實施)為具有相對高的負載(即相對低的阻抗)而將負載單元R2編程(或者實施)為具有相對低的負載(即相對高的阻抗)，負載單元Rl可以可開關切換地耦合到數據路徑以實現硬端接，而負載單元R2可以可開關切換地耦合到數據路徑以實現軟端接。因而如圖在170的控制器操作所示，在導向到存儲器模塊153的寫入操作過程中，存儲器控制器151可以確立線TC2上的端接控制信號(而撤消線TCl上的端接控制信號)以將負載單元Rl可開關切換地耦合到存儲器模塊15 內的數據路徑而將負載單元 R2可開關切換地耦合到存儲器模塊153A內的數據路徑152，由此實現被選存儲器模塊和未選存儲器模塊內的分級端接；也就是被選存儲器模塊中的軟端接和未選存儲器模塊中的硬端接(注意可以通過撤消兩個端接控制信號、由此在兩個存儲器模塊內將端接負載與數據路徑102去耦合來建立第三控制狀態)。當與上文參照圖1所描述的常規通/斷端接方案比較時，多個分級端接一般產生更大信號發送裕度(即更多開放數據眼)，由此提供減少的誤碼率和附加凈空高度用于增加的信號速率。仍然參照圖2，應當注意可以代之以在輸出驅動器160a內包括端接結構161a和 161b，在該情況下輸出驅動器160a可以接通用來驅動信號線的單元的子集(例如，當實際驅動信號時使用的全集驅動單元的較弱子集)并且將上拉和/或下拉端接單元同時耦合到信號線以建立端接。另外盡管在圖2中示出并且在上文中描述了單對端接控制線(S卩，耦合到存儲器模塊153A的端接控制輸入TCa和TCb而以相反順序耦合到存儲器模塊15 的端接控制輸入)，但是在一個替代實施例中，可以向各存儲器模塊提供分離成對端接控制線。圖3圖示了用于在存儲器系統200內實現分級端接而無需在組成存儲器器件內增添附加端接結構的一個示例性方式。如圖所示，存儲器系統200包括經由多分接數據路徑 152耦合到兩個雙級存儲器模塊203A和20 的存儲器控制器201 (雖然在替代實施例中， 附加雙級存儲器模塊203可以耦合到多分接數據路徑152并且可以向每個存儲器模塊提供附加級)，但是其中為每個存儲器級提供僅一個端接控制線而不是如在圖2的實施例中那樣每個存儲器級有多個端接控制線。由于給定存儲器模塊203內的兩級(207i和2072)存儲器器件205平行耦合到數據路徑152，而在它們之間相對短路徑Q08)的阻抗與數據路徑152的模塊外部分相比相對地小，兩個不同級207i和2072內對應存儲器器件205內的端接結構(或者其負載單元)可以編程(或者實施)為具有不同阻抗值，由此提供在分級端接負載之間的選擇。具體而言，如在具體示圖216a和216b所示，在模塊203A的存儲器級 207!內的各存儲器器件205A中可以被編程為具有相對高的端接負載Rl (即低阻抗)，而存儲器模塊203A的存儲器級2內的各存儲器器件205B可以被編程為相對低的端接負載R2， 由此在同一存儲器模塊內建立軟端接的存儲器級207i和硬端接的存儲器級2072。注意這一布置即使在每個引入數據線214有單個端接結構的存儲器器件205 (即其中開關X和端接負載與I/O電路211內的信號收發器159平行耦合)內也是可能的，并且可以通過寄存器編程(例如在I/O邏輯和存儲器芯219內的寄存器211內存儲值)、生產時間配置(例如熔絲、抗熔絲、非易失性存儲單元等)或者外部接觸短接(strapping)來實現不同存儲器級的器件內對軟端接負載和硬端接負載(Rl和R2)的編程。可以用與具體示圖216c和216d 中所示相同的方式對存儲器模塊20 的兩個存儲器級207i和2072內的存儲器器件205進行編程。通過這一布置，取代了撤消向選擇用以接收寫入數據的存儲器模塊供應的端接控制信號，可以確立對所選存儲器模塊203的軟端接的存儲器級2072的開關切換式耦合進行控制的端接控制信號并且撤消對硬端接的存儲器級207i的開關切換式耦合進行控制的端接控制信號以在被選存儲器模塊203建立軟端接，而相反地確立和撤消向未選存儲器模塊供應的端接控制信號(即確立端接控制信號以參與在存儲器級207i的硬端接而撤消端接控制信號以脫離(去耦合)在存儲器級2072的軟端接)以在未選存儲器模塊建立硬端接。 相應地，如在230的控制器操作所示，在導向到存儲器模塊203A(存儲器模塊A)的寫入操作過程中，端接控制信號在端接控制線TCl和TC4上撤消(即設置為邏輯‘0’ )而在端接控制線TC2和TC3上確立(設置為邏輯‘1’)以將存儲器模塊203A的存儲器級2072內的 R2端接負載開關切換地耦合到數據路徑152 (而可開關切換地去耦合存儲器級207i內的Rl 端接負載)以實現被選存儲器模塊的軟端接并且將存儲器模塊20 的存儲器級207i內的 Rl端接負載可開關切換地耦合到數據路徑152以實現未選存儲器模塊的硬端接。在導向到存儲器模塊2(X3B的寫入操作中，端接控制線上的信號電平進行了反相以建立所選存儲器模塊20 中的軟端接(TC3 = 0、TC4 = 1)和未選存儲器模塊203A中的硬端接(TCl = 1、 TC2 = 0)。在圖3中所示方式的一個替代方式中，可以通過確立向給定存儲器模塊提供的兩個端接控制信號來實現硬端接，這在效果上可開關切換地并聯耦合兩個存儲器級207i和 2072的共同耦合端接結構內的負載單元以建立阻抗R1XR2/(R1+R2)，該阻抗當Rl和R2編程為相同值(或者利用相同值來實施Rl和R2)時變為R1/2。因此在這樣的方式中，可以同時確立兩個端接控制信號以實現未選模塊內的硬端接而確立單個端接控制信號以實現被選存儲器模塊內的軟端接(Rl或者R2或者如果利用相同值來編程，則為二者中的任一個)。圖4圖示了具有分級管芯上端接的存儲器系統250的一個替代實施例。存儲系統 250包括經由大體上如參照圖2所述的多分接數據路徑152以及端接控制線TCl和TC2耦合到存儲器模塊253A和25 的存儲器控制器251。然而與圖2不同的是，各存儲器模塊 253包括在存儲器控制器251與一級或者多級存儲器器件263^ 之間作為中介來操作的緩沖器IC 2610具體而言，緩沖器IC 261包括用以從存儲器控制器251接收信號和向存儲器控制器251輸出信號的控制器接口(即，耦合到用于傳送去往/來自存儲器控制器 251的命令、地址和定時信號的數據路徑、端接控制線以及其它信號線(未圖示))以及用以傳遞去往和來自相應存儲器級沈3的信號的多個存儲器接口(注意，就這一點而言可以通過各自與存儲器級263中的相應一個存儲器級或者存儲器級的相應子集接口進行對接的多個分離IC來實施緩沖器IC 261)。耦合于存儲器級263與緩沖器IC 261的給定存儲器接口之間的各數據路徑(和/或用于傳送命令、地址和定時信號的其它信號路徑)可以是點到點鏈路并且可以在管芯上或者在存儲器模塊253上進行單端接或者雙端接(即耦合到一端或者兩端的端接結構)。在一個實施例中，一般以針對圖2的實施例內單獨存儲器器件而描述的方式來實施緩沖器IC 261內的控制器接口。也就是說，各緩沖器IC 261包括用以實現接收兩個獨立端接控制信號并且由此提供兩個分級端接負載之一到數據路徑152 各高速信號線的開關切換式連接的兩個端接控制輸入TCa和TCb。與在圖2的實施例中一樣，在TC1/TC2與TCa/TCb之間的端接控制線連接相對于存儲器模塊25 而言在存儲器模塊253A中反向，從而當在線TCl上確立端接控制信號時，在存儲器模塊253A中經由端接控制輸入TCa接收該端接控制信號而在存儲器模塊25 中經由端接控制輸入TCb接收該端接控制信號(如上文討論的那樣，可以向存儲器模塊提供分離成對端接控制線而不是極性相反的控制線共享對)。類似地，當在線TC2上確立端接控制信號時，在存儲器模塊253A中經由端接控制輸入TCb接收該端接控制信號而在存儲器模塊25 中經由端接控制輸入TCa 接收該端接控制信號。如上文提到的那樣，可以提供多個緩沖器IC以與存儲器模塊內存儲器IC的相應級或者其它分組進行對接。參照具體示圖256，可以通過大體上如上文參照圖2的具體示圖156所述構造的數據I/O電路157組來實施各緩沖器IC 261內的控制器接口。也就是說，各I/O電路157 包括全部平行耦合到數據路徑152的相應數據線的數據收發器結構159(例如，輸出驅動器和信號接收器)以及成對開關切換式端接結構161a和161b。開關切換式端接結構161a和 161b中的每一個包括經由對應開關單元(XI，X2)耦合到數據線的相應負載單元(Rl，R2)。 數據收發器159耦合到緩沖器邏輯電路沈5，該緩沖器邏輯電路操作用以經由存儲器接口 266r266E中的對應存儲器接口將經由收發器159從存儲器控制器251接收的傳入信號多路復用(例如可開關切換地耦合)到存儲器級263^ 中的被選存儲器級，而將從存儲器級263^ 之一接收的傳出信號多路復用到數據收發器159并且由此多路復用到存儲器控制器251。與在圖2的實施例中一樣，各I/O電路157內的開關單元Xl共同耦合到端接控制輸入TCa，而開關單元X2共同耦合到端接控制輸入TCb。通過這一布置，并且得益于存儲器模塊253A和25 的TCa/TCb端接控制輸入到端接控制線TCl和TC2的反向連接，當在端接控制線TCl上確立端接控制信號時，負載單元Rl可開關切換地耦合到存儲器模塊253A 內數據路徑152的相應線，而負載單元R2可開關切換地耦合到存儲器模塊25 內數據路徑152的相應線。類似地，當在端接控制線TC2上確立端接控制信號時，負載單元R2可開關切換地耦合到存儲器模塊253A內的數據路徑152，而負載單元Rl可開關切換地耦合到存儲器模塊25 內的數據路徑152。因而，通過將負載單元Rl編程(或者實施)為具有相對低的阻抗(即相對高的負載)而將負載單元R2編程(或者實施)為具有相對高的阻抗 (即相對低的負載)，負載單元Rl可以可開關切換地耦合到數據路徑152以實現硬端接，而負載單元R2可以可開關切換地耦合到數據路徑以實現軟端接。因此，如在272的控制器操作所示，在導向到存儲器模塊253A (存儲器模塊A)的寫入操作過程中，可以在線TC2上確立端接控制信號以將負載單元Rl可開關切換地耦合到存儲器模塊25 內的數據路徑而將負載單元Rl可開關切換地耦合到存儲器模塊253A內的數據路徑，由此實現被選和未選存儲器模塊內的分級端接；被選存儲器模塊內的軟端接和未選存儲器模塊內的硬端接。圖5圖示了具有分級管芯上端接的存儲器系統300的另一實施例。存儲器系統 300包括與在上述實施例中一樣經由多分接數據路徑152并且也經由這里也可以稱為請求路徑的多分接命令/地址路徑302 (CA)(注意，也可以在圖2、圖3和圖4的實施例中提供命令/地址路徑，但是將之省略以免使那些實施例的其它特征難以理解)耦合到存儲器模塊 303A和3(X3B的存儲器控制器301。然而與圖2、圖3和圖4的實施例不同的是，為了存儲器模塊303A和30 的存儲器器件305內的偵察邏輯電路而省略(或者至少不使用)端接控制線TC1/TC2。在一個實施例中，如存儲器305的具體示圖306中所示，偵察邏輯315包含于I/O邏輯和存儲器芯電路310內并且經由信號接收器311耦合用以接收在命令/地址路徑302上傳送的信號的全部或者子集。偵察邏輯315包括用以確定被請求事務的性質(例如讀取或者寫入)并且比較在命令/地址路徑302上傳送的模塊選擇符(或者模擬塊地址)與為存儲器模塊建立的模塊標識符值以確定給定的存儲器存取事務是導向到主機存儲器器件305 (即偵察邏輯315駐留所在的存儲器器件)還是導向到耦合到同一數據分片的另一存儲器器件305而且相應地生成控制信號Cl和C2(這些控制信號供應到如上文參照圖2所述實施的數據I/O電路157內的相應開關單元)的電路。如在320的控制器操作所示，如果存儲器模塊303A的存儲器器件內的偵察邏輯315檢測到導向到存儲器模塊303A 的存儲器寫入事務(即確立寫入使能信號(WE = 1)而模塊選擇符=用于模塊303A的模塊標識符)，則偵察邏輯將撤消控制信號Cl而確立控制信號C2以將負載單元R2可開關切換地耦合(即，按照相對低的負載值來編程或者實施以建立被選模塊內的軟端接)到數據路徑152的相應線而將負載單元Rl與數據路徑152可開關切換地去耦合。在同一事務過程中，存儲器模塊30 的存儲器器件內的偵察邏輯315將確定存儲器寫入事務導向到另一存儲器模塊(即存儲器模塊A)并且作為響應而確立終端控制線C2和撤消控制信號Cl以將負載單元Rl可開關切換地耦合到數據路徑152而將負載單元R2與數據路徑152可開關切換地耦合，由此建立未選存儲器模塊30 中的硬端接。當存儲器控制器發出導向到存儲器模塊30 的存儲器寫入命令時，存儲器模塊303A和30 內的偵察邏輯電路315將檢測到存儲器模塊的反向角色，其中未選存儲器模塊303A的存儲器器件305內的偵察邏輯315將負載單元Rl可開關切換地耦合到數據路徑152以實現硬端接，而被選存儲器模塊30 的存儲器器件305內的偵察邏輯315將負載單元R2可開關切換地耦合到數據路徑152以實現軟端接。注意可以通過配置寄存器編程、生產時間編程或者配置(例如通過熔絲、抗熔絲或者其它非易失性電路單元來建立)、管腳短接等為存儲器模塊建立模塊地址。另外，就偵察邏輯315為了確定主機存儲器器件是否意欲參與給定事務而實際偵察的信號而言，該偵察邏輯可以對引入地址字段、片選信號和/或有關存儲器器件是否要對引入命令做出響應的任何其它信號中的一位或者所有位進行評價。仍然參照圖5，應當注意到偵察邏輯電路315在替代實施例中可以與明示端接控制組合。例如在一個這樣的實施例中，為每個存儲器模塊提供單個端接控制線。在端接控制線上確立端接控制信號以指示是否應當啟用端接，而偵察邏輯指示將應用的端接的級別 (例如，軟端接或者硬端接)。在另一替代實施例中，可以提供有限狀態機(FSM)以取代偵察邏輯電路315或者與偵察邏輯電路315組合用以確定端接值。例如，如果給定存儲器器件(或者存儲器器件組)或者緩沖器IC (例如在發送數據或者確立控制信號之前數量預定的時間、基于在存儲器器件或者緩沖器IC內接收的命令、地址值或者其它信息)預期在端接控制信號確立之時接收數據，則FSM可以用信號發送這樣的預期并且因此選擇應用多個端接值中的適當端接值。如果為每個模塊提供單個端接控制線并且激活通向給定模塊的端接控制線但是預期無數據，則FSM可以選擇應用不同(更高負載)的端接值。存儲器器件或者緩沖器IC可以包括用于請求/命令處理目的(和其它控制功能)的內部狀態機，在該情況下在該狀態機內應當僅需要相對少量的附加邏輯以在多個分級端接之間進行選擇。注意取代了提供專用端接控制線或者除此之外，還可以將狀態機實施與偵察邏輯組合。例如， 各存儲器模塊內的FSM可以根據偵察邏輯電路指示該存儲器模塊對于用于給定事務而言是被選存儲器模塊還是未選存儲器模塊來確定將在模塊內應用的端接定時和端接值。在所有這樣的情況下，如大體上參照圖4所述在緩沖器IC內而不是在存儲器IC內提供狀態機、 專用控制線輸入和/或偵察邏輯電路的組合。
在有限狀態機或者其它控制電路取代偵察邏輯電路315或者與偵察邏輯電路315 進行組合用以確定將在給定事務過程中應用的端接值的一個實施例中，各存儲器級內的各單獨存儲器器件可以包括有限狀態機，該有限狀態機指示存儲器器件在任何給定時間的操作狀態、包括在存儲器內當前是執行寫入操作還是讀取操作。因而，各存儲器器件可以通過根據當前器件操作狀態實現硬端接、軟端接或者無端接對端接控制信號在共享或者專用端接控制線上的確立做出響應。取而代之，各存儲器器件除了有限狀態機之外還可以包括偵察邏輯電路(例如大體上如參照圖5所述)并且可以通過根據當前操作狀態實現硬端接、軟端接或者無端接對檢測到指示需要端接控制的事務做出響應(即偵察邏輯在效果上取代了專用端接控制線)。圖6圖示了可以在存儲器內與明示或者隱式端接控制檢測電路 (即耦合到共享或者專用端接控制線的電路或者是偵察邏輯電路)合并運用從而實現多個分級端接中的所需分級端接的有限狀態機的示例性狀態圖350。如圖所示，給定級的存儲器器件(其狀態機一般可以按照鎖定步長來操作)起初可以在空閑操作狀態351中，在該狀態中成行存儲器組無一激活。雖然未具體圖示，但是存儲器器件可以在空閑狀態(或者圖 6中所示任何其它狀態)與圖6中未具體示出的各種低功率狀態、初始化狀態、校準狀態、配置狀態(即對于器件配置操作而言包括可編程寄存器的設置)、刷新狀態等之間轉變。由于在空閑狀態中之時在存儲器器件內未發生讀取或者寫入操作，所以可以將對端接命令的檢測(例如對確立專用或者共享端接控制命令的檢測或者對控制和/或地址路徑上指示存儲器讀取或者寫入事務的信息的檢測)推斷為導向到另一存儲器級，從而空閑狀態的存儲器器件將實現硬端接(“硬T”)。當在空閑存儲器級(即其中組成存儲器器件處于空閑狀態351的存儲器級)內接收激活命令時，組成存儲器器件在指定的行和組地址執行相應行激活(并且可以采用一個或者多個中間操作狀態)并且由此轉變到活躍狀態353。在向活躍狀態的轉變過程中并且在活躍狀態之時，仍然可以將端接命令推斷為導向到其它存儲器級(即，因為在目標存儲器級內未發生讀取或者寫入操作)，從而如圖所示應用硬端接。當在激活級內接收寫入命令時，組成存儲器器件轉變到寫入狀態355，在該狀態中將寫入數據遞送到寫入狀態的存儲器級并且應用軟端接(“軟T”)以如上所述地改進經過數據路徑的信號發送特征。注意其它存儲器級可以根據它們的操作狀態在寫入數據的傳送過程中應用硬端接。在完成寫入操作(或者完成多次相繼寫入操作)之后，存儲器級的存儲器器件可以轉變到預充電狀態(“ftxhg”) 359(例如在自動預充電模式中)或者回到活躍狀態353。 在預充電狀態359中，存儲器級的存儲器器件執行用以閉合開放組并且對內部信號線進行預充電以預備后續激活操作的操作。因而，可以將在預充電狀態359中之時檢測到的端接命令推斷為導向到其它存儲器級，從而如圖所示應用硬端接。再次參照活躍狀態353，如果接收到存儲器讀取命令，則存儲器組的存儲器器件將轉變到讀取狀態357，在該狀態中讀取數據從存儲器器件輸出到存儲器控制器或者其它器件。因而在讀取狀態過程中，存儲器器件可以將所有端接單元與正在其上驅動讀取數據的數據線去耦合以避免不適當的信號衰減。與在寫入狀態355中一樣，其它存儲器級可以根據它們的操作狀態在讀取數據的傳送過程中應用硬端接。應當注意，盡管已經主要在存儲器系統的背景中描述了包括或者支持分級信號端接的實施例和方式，但是這樣的實施例和方式可以容易地應用于動態選擇的分級端接可能有益的任何信號發送系統或者其部件中。另外就存儲器系統而言，芯存儲器存儲單元的性質可以根據應用需要而變化并且可以例如包括但不限于動態隨機存取存儲器(動態RAM或者DRAM)存儲單元、靜態隨機存取存儲器(SRAM)存儲單元、非易失性存儲單元(比如電可擦除可編程只讀存儲器(EEPR0M或者閃存EEPR0M)內的浮柵極晶體管)等。至于管芯上端接本身的實施，可以得益于任一類無源部件(例如電阻器)、有源部件(晶體管或者二極管)或者其任何組合來實施負載單元，并且類似地可以通過晶體管開關或者可以用來將負載單元連接到給定節點或者斷開負載單元與給定節點的連接的任何其它管芯上結構來實施開關單元。另外，盡管這里已經將多個管芯上端接單元或者電路一般地描繪為不同端接電路，但是在所有這樣的情況下可以通過包括共享部件的相應負載單元來實施兩個或者多個端接電路。例如，可以通過作為組來啟用或者禁用以實現第一端接阻抗的第一組晶體管來實施第一端接電路內的第一負載單元，而第二端接電路內的第二負載單元可以包括第一組晶體管中作為組來啟用或者禁用以實現不同端接阻抗的子集。例如但不限于在如下編號項中闡述這里公開的實施例的各種方面1.存儲器模塊，包括多個數據輸入，用以耦合到外部數據路徑的信號線；第一端接控制輸入和第二端接控制輸入，分別用以接收第一端接控制信號和第二端接控制信號；緩沖器集成電路(IC)，具有用以耦合到多個數據輸入以及第一控制輸入和第二控制輸入的第一接口并且具有包括多個輸入/輸出(I/O)節點的第一存儲器接口 ；以及第一多個存儲器IC，各存儲器IC耦合到多個I/O節點的相應子集。2.根據第1項所述的存儲器模塊，其中緩沖器IC包括分別耦合到多個數據輸入的子集的多個端接電路，各端接電路包括可開關切換地耦合到數據輸入中的對應數據輸入的第一負載單元和可開關切換地耦合到數據輸入中的該對應數據輸入的第二負載單元。3.根據第2項所述的存儲器模塊，其中所述多個端接電路的每一個包括第一開關單元，用以根據經由第一端接控制輸入接收的信號的狀態將第一負載單元可開關切換地耦合到數據輸入中的對應數據輸入或者將第一負載單元與該對應數據輸入可開關切換地去耦合；以及第二開關單元，用以根據經由第二端接控制輸入接收的信號的狀態將第二負載單元可開關切換地耦合到數據輸入中的對應數據輸入或者將第二負載與該對應數據輸入可開關切換地去耦合。4.根據第1項所述的存儲器模塊，其中第一多個存儲器IC中的各存儲器IC包括動態隨機存取存儲器(DRAM)存儲單元陣列。5.根據第1項所述的存儲器模塊，其中緩沖器IC包括第二存儲器接口，以及其中存儲器模塊包括耦合到第二存儲器接口的第二多個存儲器IC。也應當注意這里公開的各種電路可以使用計算機輔助設計工具來描述并且按照它們的行為、寄存器傳送、邏輯部件、晶體管、布局幾何形狀和/或其它特征表達(或者表示)為實施于各種計算機可讀介質中的數據和/或指令。可以實施此類電路表達的文件和其它對象的格式可以包括但不限于支持行為語言如C、Veril0g和VHDL的格式、支持寄存器級描述語言如RTL的格式和支持幾何形狀描述語言如⑶SII、⑶SIII、OTSIV、CIF、MEBES的格式以及任何其它適當格式和語言。可以實施此類格式化數據和/或指令的計算機可讀介質包括但不限于各種形式的非易失性存儲介質(例如光、磁或者半導體存儲介質)以及可以用來經過無線、光或者有線信號發送介質或者其任何組合來傳遞此類格式化數據和/或指令的載波。通過載波來傳遞此類格式化數據和/或指令的例子包括但不限于經由一個或者多個數據傳遞協議(例如HTTP、FTP、SMTP等)通過因特網和/或其它計算機網的傳遞 (上傳、下載、電子郵件等)。上述電路的此類基于數據和/或指令的表達當經由一個或者多個計算機可讀介質在計算機系統內接收時可以結合包括但不限于網列表生成程序、位置和路由程序等的其它計算機程序的執行、由計算機系統內的處理實體(例如一個或者多個處理器)處理以生成此類電路物理表現的一種表示或者圖像。隨后可以例如通過實現生成一個或者多個如下掩模在器件制作中使用這樣的表示或者圖像，這些掩模用來在器件制作工藝中形成電路的各種部件。在以上描述中和在附圖中，已經闡述具體術語和附圖符號以提供對本發明的透徹理解。在一些實例中，術語和符號可以意味著并非實施本發明所必需的具體細節。例如，在電路單元或者電路塊之間的互連可以圖示或者描述為多導體或者單導體信號線。各多導體信號線可以代之以是單導體信號線，而各單導體信號線可以代之以是多導體信號線。圖示或者描述為單端的信號或者信號發送路徑也可以是差分式并且反之亦然。類似地，描述或者描繪為具有活躍高或者活躍低邏輯電平的信號在替代實施例中可以具有相反邏輯電平。 作為另一例子，可以代之以使用雙極技術或者可以實施邏輯單元的任何其它技術來實施描述或者描繪為包括金屬氧化物半導體(M0Q晶體管的電路。就術語而言，當信號驅動成低或者高邏輯狀態(或者充電成高邏輯狀態或者放電成低邏輯狀態)以表示特定條件時，該信號稱為“確立”。反言之，信號稱為“撤消”以表示該信號驅動(或者充電或者放電)成確立的狀態之外的狀態(包括高或者低邏輯狀態或者是當信號驅動電路轉變到高阻抗條件如開路漏極或者開路集極條件時可能出現的懸浮狀態)。當信號驅動電路在信號驅動電路與信號接收電路之間耦合的信號線上確立(或者如果上下文有明示或指示，則為撤消)信號時，該信號驅動電路被稱為將信號“輸出”到信號接收電路。當信號在信號線上確立時， 該信號線被稱為“激活”，而在信號撤消時則被稱為“去激活”。此外，附于信號名稱的前綴符號“/”指示該信號是活躍低信號(即確立的狀態是邏輯低狀態)。在信號名稱之上的線 (例如' < 信號名 > ’)也用來表示活躍低信號。術語“耦合”在這里用來表達直接連接以及經過一個或者多個中介電路或者結構的連接。集成電路器件“編程”可以例如包括但不限于響應于主機指令將控制值加載到器件內的寄存器或者其它存儲電路中并且由此對器件的操作方面進行控制、通過一次性的編程操作(例如在器件生產過程中燒斷配置電路內的熔絲)來建立器件配置或者控制器件的操作方面和/或將器件的一個或者多個被選管腳或者其它接觸結構連接到參考電壓線(也稱為短接)以建立器件的特定器件配置或者操作方面。術語“示例”用來表達一個例子而不是偏好或者要求。盡管已經參照本發明的具體實施例描述了本發明，但是不言而喻的是可以對其進行各種修改和變化而不脫離本發明的更廣義的實質和范圍。例如，任何實施例的特征或者方面可以至少在可行的情況下與任何其它實施例進行組合應用或者取代任何其它實施例的對等特征或者方面來加以應用。因而，說明書和附圖將視為具有舉例說明而不是進行限制的意義。
權利要求
1.一種集成電路器件，包括一組數據輸入；一組端接電路，分別與所述數據輸入耦合，每個端接電路具有多個可控端接阻抗配置；端接控制信號輸入，用于接收對所述集成電路器件將在每個所述數據輸入處應用所述可控端接阻抗配置之一的指示；以及邏輯，用于基于在所述端接控制信號輸入處接收到的所述指示以及所述集成電路器件的內部狀態，在所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一，使得在對應于在所述數據輸入處接收寫數據的第一內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置，并且在所述第一內部狀態之后的第二內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第二可控端接阻抗配置。
2.一種集成電路器件，包括用于接收對所述集成電路器件將在多個數據輸入的每一個數據輸入處應用多個可控端接阻抗配置之一的指示的裝置；以及用于基于所述指示和所述集成電路器件的內部狀態來在所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一的裝置，所述應用包括在對應于在所述數據輸入上接收寫數據的第一內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置，以及在所述第一內部狀態之后的第二內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第二可控端接阻抗配置。
3.根據權利要求1或權利要求2所述的集成電路器件，還包括寄存器電路，用于存儲設置所述多個可控端接阻抗配置的值。
4.根據權利要求3所述的集成電路器件，還包括命令接口，用于接收指明接收所述值的命令，其中響應于所述命令利用所述值對所述寄存器電路進行編程。
5.根據權利要求1或權利要求2所述的集成電路器件，其中在所述可控端接阻抗配置的第一可控端接阻抗配置中，相應的多個第一端接負載單元耦合到每個所述數據輸入，并且在所述可控端接阻抗配置的第二可控端接阻抗配置中，相應的多個第二端接負載單元耦合到每個所述數據輸入。
6.根據權利要求5所述的集成電路器件，其中所述多個第一端接負載單元與所述多個第二端接負載單元隔離。
7.根據權利要求5所述的集成電路器件，其中所述多個第一端接負載單元和所述多個第二端接負載單元構成輸出驅動器電路內上拉單元和下拉單元的相應子集。
8.根據權利要求1或權利要求2所述的集成電路器件，其中對所述集成電路器件將在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一的所述指示的撤銷使得所述集成電路器件從所述數據輸入去耦合，無論在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置中的哪一個。
9.根據權利要求1或權利要求2所述的集成電路器件，還包括存儲器陣列，用于存儲所述寫數據。
10.根據權利要求1或權利要求2所述的集成電路器件，還包括一組數據輸出，用于將所述寫數據輸出給另一集成電路器件以存儲在其中。
11.一種在集成電路器件內操作的方法，所述方法包括接收對所述集成電路器件將在多個數據輸入的每一個數據輸入處應用多個可控端接阻抗配置之一的指示；以及基于所述指示和所述集成電路器件的內部狀態，在所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一，包括在對應于在所述數據輸入處接收寫數據的第一內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置，以及在所述第一內部狀態之后的第二內部狀態期間，在每個所述數據輸入處應用所述可控端接阻抗配置的第二可控端接阻抗配置。
12.根據權利要求11所述的方法，還包括在所述集成電路器件的一個或多個寄存器內存儲設置所述多個可控端接阻抗配置的值。
13.根據權利要求12所述的方法，還包括接收指明接收所述值的一個或多個命令，并響應于所述一個或多個命令對所述一個或多個寄存器進行編程。
14.根據權利要求11所述的方法，其中應用所述可控端接阻抗配置的第一可控端接阻抗配置包括將相應的多個第一端接負載單元耦合到每個所述數據輸入，并且其中應用所述可控端接阻抗配置的第二可控端接阻抗配置包括將相應的多個第二端接負載單元耦合到每個所述數據輸入。
15.根據權利要求14所述的方法，其中所述多個第一端接負載單元與所述多個第二端接負載單元隔離。
16.根據權利要求14所述的方法，其中所述多個第一端接負載單元和所述多個第二端接負載單元構成所述集成電路器件的輸出驅動器電路內上拉單元和下拉單元的相應子集。
17.根據權利要求11所述的方法，還包括檢測對所述集成電路器件將在每個所述數據輸入處應用所述可控端接阻抗配置的第一可控端接阻抗配置和第二可控端接阻抗配置之一的所述指示的撤銷，并且響應于檢測到所述指示的撤銷而從每個所述數據輸入去耦合， 無論在所述數據輸入處應用所述第一可控端接阻抗配置和所述第二可控端接阻抗配置中的哪一個。
18.根據權利要求11所述的方法，還包括在所述集成電路器件的存儲器陣列內存儲所述寫數據。
19.根據權利要求11所述的方法，其中所述集成電路器件為緩沖器器件，并且其中所述方法還包括從所述緩沖器器件將所述寫數據輸出給存儲器器件以存儲在其中。
20.一種控制集成電路器件的方法，所述方法包括向所述集成電路器件輸出指明設置多個可控端接阻抗配置的多個值在所述集成電路器件的寄存器中的存儲的信息，所述多個值包括指明第一可控端接阻抗配置的第一值和指明第二可控端接阻抗配置的第二值；將寫數據輸出到與所述集成電路器件的數據輸入耦合的數據路徑上；以及向所述集成電路器件輸出對所述集成電路器件將在每個所述數據輸入處應用所述多個可控端接阻抗配置之一的指示，基于所述指示和所述集成電路器件的內部狀態，所述指示使所述集成電路器件在對應于經由所述數據輸入接收所述寫數據的所述集成電路器件的第一內部狀態期間，在每個所述數據輸入處應用所述第一可控端接阻抗配置，并且在所述第一內部狀態之后的所述集成電路器件的第二內部狀態期間，在每個所述數據輸入處應用所述第二可控端接阻抗配置。
21.根據權利要求20所述的方法，其中輸出指明設置所述多個可控端接阻抗配置的所述多個值的存儲的信息包括向所述集成電路器件輸出命令，所述命令指示所述集成電路器件將接收所述值并將所述值存儲在所述寄存器內。
22.根據權利要求21所述的方法，還包括向所述集成電路器件輸出設置所述多個可控端接阻抗的所述多個值。
23.根據權利要求20所述的方法，其中輸出所述指示使得所述集成電路器件在所述第一內部狀態期間在每個所述數據輸入處應用所述第一可控端接阻抗配置以及在所述第二內部狀態期間在每個所述數據輸入處應用所述第二可控端接阻抗配置包括輸出指示使得所述集成電路器件在所述第一內部狀態期間將相應的多個第一端接負載單元耦合到每個所述數據輸入并且在所述第二內部狀態期間將相應的多個第二端接負載單元耦合到每個所述數據輸入。
24.根據權利要求23所述的方法，其中所述多個第一端接負載單元與所述多個第二端接負載單元隔離。
25.根據權利要求23所述的方法，其中所述多個第一端接負載單元和所述多個第二端接負載單元構成所述集成電路器件的輸出驅動器電路內上拉單元和下拉單元的相應子集。
26.根據權利要求20所述的方法，其中向所述集成電路器件輸出所述指示包括在所述集成電路器件的控制輸入處確立控制信號，所述方法還包括撤銷所述控制信號以使得所述集成電路器件從每個所述數據輸入去耦合，無論在所述數據輸入處應用所述第一端接阻抗配置和所述第二端接阻抗配置中的哪一個。
27.根據權利要求20所述的方法，其中所述集成電路器件是具有存儲器陣列的存儲器器件，并且其中輸出所述寫數據包括將所述寫數據輸出給所述存儲器器件以存儲在所述存儲器陣列內。
28.根據權利要求20所述的方法，其中所述集成電路器件為緩沖器器件，并且其中輸出所述寫數據包括將所述寫數據輸出給所述緩沖器器件以使得所述緩沖器器件能夠將所述寫數據輸出給存儲器器件以存儲在其中。
全文摘要
一種具有分級管芯上端接的集成電路器件。該集成電路器件包括用以接收數據信號的輸入以及第一端接電路和第二端接電路。第一端接電路包括第一負載單元和用以將第一負載單元可開關切換地耦合到數據信號輸入的第一開關單元。第二端接電路包括第二負載單元和用以將第二負載單元可開關切換地耦合到數據信號輸入的第二開關單元。
文檔編號G06F13/40GK102279833SQ20111020764
公開日2011年12月14日 申請日期2007年5月22日 優先權日2006年6月2日
發明者I·P·謝弗, K·S·奧 申請人:拉姆伯斯公司