專利名稱:一種基于宏設計集成電路版圖的方法
技術領域:
本發明涉及集成電路設計領域,特別是涉及ー種基于宏設計集成電路版圖的方法。
背景技術:
集成電路的設計流程,可以分為前端設計和后端設計。其中,版圖設計屬于后端設計。版圖是集成電路物理設計結果,是集成電路設計與制造之間唯一橋梁。無論數字集成電路設計還是模擬/混合集成電路設計,版圖設計都是必不可少的環節。通過集成電路版圖設計,可以將立體的電路系統變為一個ニ維的平面圖形,再經過エ藝加工還原為基于例如硅基或GaAs基等材料的立體結構。因此,版圖設計是ー個上承電路系統,下接集成電路·芯片制造的中間橋梁,其重要性可見一斑。隨著芯片規模的不斷増大,エ藝尺度向更小的尺度發展,設計復雜度也不斷提高,版圖設計方法學越來越突顯出它的重要性并逐漸成為IC設計的ー個新興領域,它直接影響著芯片流片是否成功,芯片性能的好壞,芯片的成本以及面市時間等。集成電路版圖設包含了集成電路的尺寸、各層拓撲定義等與器件相關的物理信息數據。IC版圖設計者的任務就是創建芯片各個部分的版圖掩模,這個版圖掩模要符合工程制圖要求、網表或者仿真結果以及エ藝設計規則的要求。近年來迅速發展的計算機、通信、嵌入式或便攜式設備中集成電路的高性能低功耗運行都離不開集成電路版圖的精心設計,現代集成電路設計中發展起來的全定制與ASIC設計、単元庫和IP庫的建立,以及系統芯片(SoC)設計的新概念和方法學也無ー不與集成電路版圖設計方法密切相關。全定制繪制集成電路版圖設計方法,主要手段為手工繪制,由版圖工程師按照規定的功能與性能要求,對電路的結構布局、布線均進行專門的最優化設計,以達到芯片的最佳利用。這樣制作的集成電路稱為全定制電路。全定制繪制版圖的缺點可總結為(I)大量重復單元繪制時容易引起偏差,一致性不好保證,這是精度的問題;(2)大量重復單元繪制的繪制也浪費時間,這是效率問題;(3)不能人機交互處理版圖,這是便捷的問題。應用集成了設計經驗思維的參數化単元(Pcells)已經被廣泛地接受。Pcell器件是被參數化標識了的設計單元器件。Pcell具有相當大的靈活性,Pcell器件的版圖尺寸、器件形狀甚至單元器件的實體內容都可以通過參數的設置進行改變。這樣版圖設計工程師就可以從繁瑣、沉重而且重復性高的版圖設計工作中解脫出來了。不但使電路設計周期大大縮短,而且在版圖設計過程中設計規則違例也大大減少。然而缺點主要是不同エ藝之間轉化遷移不便利。設計的參數化単元的版圖在不同エ藝之間不可復用;エ廠制程的變化造成的設計規則的變化與結構差異要求修改之前工作的版圖。
發明內容
為了解決上述問題,本發明提供一種基于宏設計集成電路版圖的方法,特征在于包括以下步驟(1)針對設計要求,拆分目標版圖到多個最簡圖形單元;(2)與庫對比,查看是否能由所述庫中現有宏實現分解出的所述最簡圖形單元,如果是,則進行到步驟(3),否則轉到步驟(4) ;(3)調用相應的宏,設定參數,進行拼接,形成器件版圖;(4)制作新宏,歸入添加到所述庫中,接下來按照步驟(3)形成器件版圖。在根據本發明的方法的實施例中,所述拼接的步驟包括根據圖形產生順序確定所述多個最簡圖形単元中的基準參考單元,按照所述最簡圖形單元的依賴關系以及所述目標版圖的設計規則,排列其他最簡圖形単元。在根據本發明的方法的實施例中,所述制作新宏的步驟由設計參數和設計圖形程序組成。在根據本發明的方法的實施例中,所述設計參數的步驟包括設計標識單元圖層的宏參數、設計標識用戶控制變量的正式參數、設計標識設計規則的エ藝參數。在根據本發明的方法的實施例中,所述設計圖形程序的步驟包括(a)在所述圖形 程序的控制塊中參考已有圖形的對齊點確定待生成圖形的位置并定義所述待生成圖形的形狀;(b)如果存在其他控制塊,則重復步驟(a)設計所述其他控制塊。在根據本發明的方法的實施例中,所述目標版圖為絕緣體上硅(SOI)多晶硅電阻版圖。在根據本發明的方法的實施例中,所述最簡圖形單元包括電阻主體単元、注入層單元、識別層單元、阻娃化層單元、連接孔單元、連接單元。在根據本發明的方法的實施例中,由矩形包含宏來實現所述注入層單元、識別層単元、阻硅化層単元;由主體框架宏實現所述電阻主體単元;由打孔宏實現所述連接孔單元;以及由串并連接宏實現所述連接単元。通過本發明,可以實現版圖的復用,使得不同エ藝之間轉化遷移更便利,同時避免大量重復單元繪制時引起偏差與設計エ時的浪費,提高精度與工作效率。利用制作宏的方法,可以定制化的制作新的宏,并添加到宏庫中,使宏庫的規模、適用性及實用性不斷提高。
通過參考以下描述和用于示出各個實施例的附圖可以最好地理解實施例。在附圖中
圖I是基于宏設計集成電路版圖的方法流程示意圖 圖2示出主體框架宏的參數部分 圖3示出主體框架宏的圖形程序部分 圖4示出矩形包含宏的圖形程序部分 圖5是打孔宏的圖形程序部分示意圖 圖6是串并連接宏的圖形程序部分示意圖 圖7是宏參數賦值示意圖 圖8是器件版圖示意圖 圖9是Drnnmy宏的圖形程序部分示意圖。
具體實施例方式下面,參考附圖描述本發明的實施例的ー個或多個方面,其中在整個附圖中一般用相同的參考標記來指代相同的元件。在下面的描述中,為了解釋的目的,闡述了許多特定的細節以提供對本發明實施例的ー個或多個方面的徹底理解。然而,對本領域技術人員來說可以說顯而易見的是,可以利用較少程度的這些特定細節來實行本發明實施例的ー個或多個方面。在下面的實施例中,結合絕緣體上硅(SOI)多晶硅電阻實例進一歩詳細說明基于宏設計集成電路版圖的方法。通過エ藝設計工具包自動化系統(pas)生成描述版圖的skill代碼(skill是cadence公司的virtuoso軟件支持的腳本語言),在virtuoso平臺上運行skill代碼產生版圖。工作原理是把目標版圖拆分成可由宏實現的圖形單元,對比和制作宏,最后依據設計要求拼接圖形単元完成電路版圖,如圖I所示。步驟(I):針對設計要求,拆分目標版圖到多個最簡圖形單元。圖8為實現后的電路版圖,根據SOI多晶硅電阻版圖的特點,考慮圖層順序與畫法,該電路版圖可拆分為以下最簡圖形単元電阻主體単元I、注入層單元4、識別層単元2、阻硅化層単元3、連接孔單元5、連接單元6。
步驟(2):與庫對比,應用現有宏實現分解出的最簡圖形単元。經過分析,注入層單元4、識別層単元2、阻硅化層単元3在畫法上屬于矩形包含類,可用矩形包含宏來實現;電阻主體単元I、連接孔単元5、連接單元6依次采用宏庫中的主體框架宏、打孔宏、串并連接宏。步驟(3):調用宏,設定參數,按照圖形単元的依賴關系以及目標版圖的設計規則進行拼接,形成器件版圖。 其中,①主體框架宏分為參數部分(如圖2所示)和圖形程序部分(如圖3所示)。
圖2為主體框架宏的參數部分,包括宏參數、正式參數和エ藝參數。$cell標識宏名,$res標識主體電阻圖層,它們作為宏入口參數;正式參數segL、segff與segN等標識用戶控制的長度寬度與個數等參數;諸如mePiPo的其他參數為エ藝相關的參數,例如mePiPo、meIdPo與meMlPo標識pimp (注入層)、resister (電阻識別層)、metall (金屬I層)包含poly (多晶層)的最小內距。按照圖7中的8所指地設置參數,其中reSMain_poly為宏名,生成電阻主體単元(圖8中I所指),該宏實現了電阻主體架構的繪制,為其他模塊的繪制提供位置參考。②矩形包含宏實現繪制包含關系的圖形。圖4為矩形包含宏的圖形程序部分,
$res與$enc代表包含關系的圖層,$bi與$ei標識body的索引,$res層為$enc層提供參考點,$xEnc與$yEnc控制圖層的包含關系,調整相關參數,圖形程序可生成內包含、外包含、交疊關系的各種圖形,按照圖7中的9所指地為參數賦值,其中res_sb、res_id與res_pimp為宏名,生成注入層單元4、識別層単元2、阻硅化層単元3。③打孔宏功能是在任意矩形圖層上打孔,圖5為打孔宏的圖形程序部分,功能是
在 $enc 層上繪制 $metal 金屬與 cont 接觸 ロ,SconnMetal 與 $connName 標識 $enc 與 $metal的索引,按照圖7中的10所指地修改相關參數,其中resMl_cont_top與resMl_cont_bot為宏名,topMetal與botMetal為索引的值,產生兩端的連接孔單元(圖8中5所指)。
④串并連接宏實現電阻互聯層的連接。圖6為串并連接宏的圖形程序部分,其圖
形程序部分分為兩步,首先配合參數$COrmMetal識別互聯部分的金屬,接著繪制以alMl為長awMl為寬$metal為圖層的連接圖形。參數設置按照圖7中的11所指地修改,其中resConn_ml為宏名,產生連接孔單元。下一步進行圖形單元的拼接,其拼接方法是根據圖形產生順序確定基準參考單元,考慮最簡圖形単元的依賴關系,接著排列其他単元。參考目標版圖,注入層單元4、識別層單元2、阻娃化層單元3依賴電阻主體單元I,連接單元6依賴連接孔單元5,連接孔單元5依賴電阻主體単元1,因此確定電阻主體単元I作為基準參考單元,根據圖形単元的依賴關系,注入層單元4、識別層単元2、阻硅化層単元3作為一組,連接孔単元5在連接單元6之前排列。形成的器件版圖如圖8所示。步驟(4):在步驟(2)中與庫對比時,如不能由庫中現有宏實現分解出的最簡圖形単元,這時制作新宏,歸入添加到庫中,再按照步驟(3)實現器件版圖。·在本發明的一個實施例中,例如電阻需要具有可選添加du_y cell結構,按照制作宏的方法定制化的制作Du_y宏,并添加到宏庫中。圖9為Du_y宏的圖形程序部分,包括ー個控制塊,其中body[l]以虛線的形式出現,此時body [O]以body[l]作為標尺,確定了位置,并通過alBody、awBody定義了自身的長度以及寬度。該控制塊受器件IeftDmnmy參數的控制,只有當IeftDummy參數(if IeftDummy)有效時,這時才會產生body [O]。下面以主體框架宏為例更詳細地說明制作宏的方法。主體框架宏的制作分為設計參數部分和設計圖形程序部分。圖2為主體框架宏的參數部分,包括宏參數、正式參數和エ藝參數。$cell標識宏名,$res標識主體電阻圖層,它們作為宏入口參數;正式參數segL與segW等標識用戶控制的變量;其他參數為標識設計規則的エ藝相關的參數,采用了エ藝最小設計規則,保證版圖最小面積。圖3為主體框架宏的圖形程序部分,不同于圖9中的示例,其包括三個控制塊,每個控制塊由參考已有部分圖形的對齊點確定待生成部分圖形的位置并且設計該部分圖形形狀兩步完成。控制塊15中body[l]以O點為對齊點確定位置,通過alBody、awBody與$res控制長度寬度以及エ藝層次來繪制圖形形狀。類似地,重復上述過程形成控制塊17和控制塊18。控制塊17的功能是定義當body的索引參數大于I時的其他body。姆個body [i]的位置是由body[i_l]的右下腳對齊點確定,其圖形形狀由$res等參數控制產生。其中當初始條件i=2時,body [2]參考由控制塊15繪制的body [I]的右下腳對齊點確定位置,進而繪制圖形形狀。控制塊18的功能是定義電阻的body連接位置,采用topHead與botHead標記。topHead[i]參考已繪制的body [i]左上對齊點確定位置,alHeacUawHead與$res控制長度寬度以及エ藝層次繪制圖形形狀;botHead[i]參考body[i]左下對齊點確定位置,進而繪制圖形形狀。圖8的I為主體框架宏生成圖形單元的效果圖,該宏實現了電阻主體架構的繪制,為其他模塊的繪制提供位置參考。通過本發明可以看到,宏是與畫法相關的功能模塊,不直接應用具體的エ藝值,其值用通用的エ藝參數表示。在宏的層次上實現エ藝的遷移,比直接在版圖層次上修改更便捷。具體來說,通過①對于設計規則的變化,在步驟(3)設定參數時更改相關エ藝參數;②對于結構的差異,在步驟(2)重新選擇相關宏,在步驟(3)調用相關宏,從而實現了エ藝遷移。通過復用宏實現版圖復用。具體而言,版圖拆分成圖形單元,圖形單元由庫中現有宏實現,因此通過復用宏實現之前版圖的復用。若不存在現有宏,通過步驟(4)制作宏產生一個圖形単元,在步驟(3)中調用該宏,設置不同的參數產生畫法相同的多個圖形単元。エ藝遷移與版圖復用的實現避免了大量重復單元的設計,節省了設計エ時,提高了工作效率。利用制作宏的方法,可以定制化的制作新的宏,并添加到宏庫中,使宏庫的規模、適用性及實用性不斷提高。 雖然僅用SOI多晶硅電阻實例來公開了本發明,但是所公開的實施例并非對本發明作任何限制。通過上述教導,本領域技術人員可以容易地將本發明的基于宏設計集成電路版圖的方法應用于其他器件的版圖設計中。因此,在不脫離本發明技術方法的原理和隨附權利要求書所保護范圍的情況下,可以對本發明做出各種修改、變化。
權利要求
1.一種基于宏設計集成電路版圖的方法,特征在于包括以下步驟 (1)針對設計要求,拆分目標版圖到多個最簡圖形單元; (2)與庫對比,查看是否能由所述庫中現有宏實現分解出的所述最簡圖形單元,如果是,則進行到步驟(3),否則轉到步驟(4); (3)調用相應的宏,設定參數,進行拼接,形成器件版圖; (4 )制作新宏,添加到所述庫中,接下來按照步驟(3 )形成器件版圖。
2.如權利要求I所述的基于宏設計集成電路版圖的方法,其中所述拼接的步驟包括根據圖形產生順序確定所述多個最簡圖形単元中的基準參考單元,按照所述最簡圖形單元的依賴關系以及所述目標版圖的設計規則,排列其他最簡圖形単元。
3.如權利要求I所述的基于宏設計集成電路版圖的方法,其中所述制作新宏的步驟由設計參數和設計圖形程序組成。
4.如權利要求3所述的基于宏設計集成電路版圖的方法,其中所述設計參數的步驟包括設計標識單元圖層的宏參數、設計標識用戶控制變量的正式參數、設計標識設計規則的エ藝參數。
5.如權利要求3所述的基于宏設計集成電路版圖的方法,其中所述設計圖形程序的步驟包括 (a)在所述圖形程序的控制塊中參考已有圖形的對齊點確定待生成圖形的位置并定義所述待生成圖形的形狀; (b)如果存在其他控制塊,則重復步驟(a)設計所述其他控制塊。
6.如權利要求1-5中任一項所述的基于宏設計集成電路版圖的方法,其中所述目標版圖為絕緣體上硅(SOI)多晶硅電阻版圖。
7.如權利要求6所述的基于宏設計集成電路版圖的方法,其中所述最簡圖形單元包括電阻主體單元、注入層單元、識別層單元、阻娃化層單元、連接孔單元、連接單元。
8.如權利要求7所述的基于宏設計集成電路版圖的方法,其中由矩形包含宏來實現所述注入層單元、識別層単元、阻硅化層単元;由主體框架宏實現所述電阻主體単元;由打孔宏實現所述連接孔単元;以及由串并連接宏實現所述連接単元。
全文摘要
本發明提供一種基于宏設計集成電路版圖的方法,特征在于包括以下步驟(1)針對設計要求,拆分目標版圖到多個最簡圖形單元;(2)與庫對比,查看是否能由所述庫中現有宏實現分解出的所述最簡圖形單元,如果是,則進行到步驟(3),否則轉到步驟(4);(3)調用相應的宏,設定參數,進行拼接,形成器件版圖;(4)制作新宏,添加到所述庫中,接下來按照步驟(3)形成器件版圖。通過本發明,可以實現版圖的復用,使得不同工藝之間轉化遷移更便利,同時避免大量重復單元繪制時引起偏差與設計工時的浪費,提高精度與工作效率。利用制作宏的方法,可以定制化的制作新的宏,并添加到宏庫中,使宏庫的規模、適用性及實用性不斷提高。
文檔編號G06F17/50GK102841953SQ20111017122
公開日2012年12月26日 申請日期2011年6月23日 優先權日2011年6月23日
發明者高立博, 劉夢新, 盧劍, 羅家俊 申請人:中國科學院微電子研究所