專利名稱：提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置及其方法
技術領域：
本發(fā)明屬于存儲器與計算機體系結(jié)構(gòu)技術領域，具體涉及一種提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置及其方法。
背景技術：
作為唯一主流的固態(tài)非揮發(fā)數(shù)據(jù)儲存技術，閃存已經(jīng)成為了全球半導體產(chǎn)業(yè)體系中發(fā)展最為迅速的一環(huán)。2010年市場研究報告顯示，閃存產(chǎn)品的市場已突破200億美元。 使用閃存作為存儲介質(zhì)的固態(tài)存儲系統(tǒng)比傳統(tǒng)硬盤的速度可提高10至100倍。除了速度上的優(yōu)勢，由于完全沒有機械結(jié)構(gòu)，固態(tài)存儲系統(tǒng)在抗震性能、發(fā)熱功耗、使用噪音和體積重量方面都有著顯著的優(yōu)勢。在固態(tài)數(shù)據(jù)存儲系統(tǒng)內(nèi)，一定數(shù)量的閃存芯片通過一條共享信道(channel)與固態(tài)數(shù)據(jù)存儲系統(tǒng)控制器相連接。這樣增加固態(tài)數(shù)據(jù)存儲系統(tǒng)容量只能通過兩種方式(1) 增加固態(tài)數(shù)據(jù)存儲系統(tǒng)內(nèi)信道的數(shù)目，( 增加每一條信道上閃存芯片的數(shù)目。第一種方式會直接增加固態(tài)硬盤控制器芯片的設計復雜度和制造成本，并且會降低固態(tài)數(shù)據(jù)存儲系統(tǒng)控制器芯片對于數(shù)據(jù)讀寫命令的響應速度。第二種方式也會導致固態(tài)數(shù)據(jù)存儲系統(tǒng)數(shù)據(jù)讀寫響應速度下降，其原因是作為標準件，閃存芯片必須支持某種通用數(shù)據(jù)傳輸接口標準， 如ONFI (Open NAND Flash hterface)接口標準和iToggle DDR接口標準，每一條信道上閃存芯片數(shù)目直接決定此信道負載電容，而信道負載電容直接決定其所能夠支持的最高數(shù)據(jù)傳輸速率。所以，為了要增加每一條信道上閃存芯片的數(shù)目，必須使用速率相對較低的接口標準，這樣會直接導致系統(tǒng)響應速度的下降。綜上所述，在現(xiàn)行設計架構(gòu)中，存儲容量和數(shù)據(jù)讀寫響應速度之間存在著較大的相互制約，使得大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)難以達到非常理想的運行速度。
發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術存在的不足，本發(fā)明的目的在于提供一種提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置及其方法，避免了存儲容量和數(shù)據(jù)讀寫響應速度之間存在著較大的相互制約使得大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)難以達到非常理想的運行速度的缺陷，最終達到提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的目的。為了達到上述目的，本發(fā)明所采用的技術方案是一種提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置，包括固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片，該固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片通過一條以上的信道同一個以上的協(xié)數(shù)據(jù)處理控制芯片相通信連接，而每一個協(xié)數(shù)據(jù)處理控制芯片通過一條以上的信道連接一定數(shù)量的閃存芯片。所述的協(xié)數(shù)據(jù)處理控制芯片包括主控制器芯片通訊接口模塊，該主控制器芯片通訊接口模塊通過信道與固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片相通信連接，該協(xié)數(shù)據(jù)處理控制芯片還包括閃存芯片接口模塊，該閃存芯片接口模塊通過信道與對應的閃存芯片相通信連接，另外協(xié)數(shù)據(jù)處理控制芯片還包括負責解釋并執(zhí)行固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片所發(fā)來指令的控制器模塊，該控制器模塊同協(xié)數(shù)據(jù)處理控制芯片內(nèi)的包括數(shù)據(jù)糾錯編解碼功能的數(shù)據(jù)處理模塊和用來暫存所要傳輸數(shù)據(jù)的數(shù)據(jù)緩存模塊相通信連接。所述的提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置的方法為當固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片并行發(fā)送訪問閃存芯片的指令到與對應的閃存芯片相通信連接的協(xié)數(shù)據(jù)處理控制芯片，其控制器模塊對此指令進行分析后，對協(xié)數(shù)據(jù)處理控制芯片內(nèi)其他模塊進行相應的控制以完成此指令，由于多個該協(xié)數(shù)據(jù)處理控制芯片共享同一信道、連于同一協(xié)數(shù)據(jù)處理控制芯片的多個閃存芯片共享同一信道，協(xié)數(shù)據(jù)處理控制芯片內(nèi)的數(shù)據(jù)緩存模塊用于暫存所要傳輸數(shù)據(jù)以優(yōu)化共享信道的利用率和提高不同芯片的并行度。本發(fā)明由于協(xié)數(shù)據(jù)處理控制芯片數(shù)目小于閃存芯片數(shù)目，導致固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片與協(xié)數(shù)據(jù)處理控制芯片之間的數(shù)據(jù)傳輸信道的負載電容相對來說非常小，所以，固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片與協(xié)數(shù)據(jù)處理控制芯片之間信道的速率可以遠高于協(xié)數(shù)據(jù)處理控制芯片與閃存芯片之間信道的速率；此分布式系統(tǒng)架構(gòu)明顯具有更高的數(shù)據(jù)傳輸與處理的并行度，這可直接提高系統(tǒng)運行速度。由于用戶數(shù)據(jù)糾錯編解碼操作由分布式的協(xié)數(shù)據(jù)處理控制芯片完成，主控制器芯片與協(xié)數(shù)據(jù)處理控制芯片之間只需傳輸用戶數(shù)據(jù)，而不用傳輸糾錯編冗余，這可直接提高信道的有效利用率、進而提高系統(tǒng)運行速度。
圖1是本發(fā)明的提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置的結(jié)構(gòu)示意圖。圖2是本發(fā)明的提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置的方法原理示意圖。圖3是本發(fā)明的協(xié)數(shù)據(jù)處理控制芯片的內(nèi)部結(jié)構(gòu)示意圖
具體實施例方式下面結(jié)合附圖對本發(fā)明作更詳細的說明。如圖1所示，提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置，包括固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片，該固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片通過一條以上的信道同一個以上的協(xié)數(shù)據(jù)處理控制芯片相通信連接，而每一個協(xié)數(shù)據(jù)處理控制芯片通過一條以上的信道連接一定數(shù)量的閃存芯片。如圖3所示，所述的協(xié)數(shù)據(jù)處理控制芯片包括主控制器芯片通訊接口模塊，該主控制器芯片通訊接口模塊通過信道與固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片相通信連接，該協(xié)數(shù)據(jù)處理控制芯片還包括閃存芯片接口模塊，該閃存芯片接口模塊通過信道與對應的閃存芯片相通信連接，另外協(xié)數(shù)據(jù)處理控制芯片還包括負責解釋并執(zhí)行固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片所發(fā)來指令的控制器模塊，該控制器模塊同協(xié)數(shù)據(jù)處理控制芯片內(nèi)的包括數(shù)據(jù)糾錯編解碼功能的數(shù)據(jù)處理模塊和用來暫存所要傳輸數(shù)據(jù)的數(shù)據(jù)緩存模塊相通信連接。如圖2所示，提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置的方法為當固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片并行發(fā)送訪問閃存芯片指令到與對應的閃存芯片相通信連接的協(xié)數(shù)據(jù)處理控制芯片，其控制器模塊對此指令進行分析后，對協(xié)數(shù)據(jù)處理控制芯片內(nèi)其他模塊進行相應的控制以完成此指令，由于多個該協(xié)數(shù)據(jù)處理控制芯片共享同一信道、連于同一協(xié)數(shù)據(jù)處理控制芯片的多個閃存芯片共享同一信道，協(xié)數(shù)據(jù)處理控制芯片內(nèi)的數(shù)據(jù)緩存模塊用于暫存所要傳輸數(shù)據(jù)以優(yōu)化共享信道的利用率和提高不同芯片的并行度。
權利要求
1.一種提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置，包括固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片，其特征在于該固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片通過一條以上的信道同一個以上的協(xié)數(shù)據(jù)處理控制芯片相通信連接，而每一個協(xié)數(shù)據(jù)處理控制芯片通過一條以上的信道連接一定數(shù)量的閃存芯片。
2.根據(jù)權利要求1所述的提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置，其特征在于協(xié)數(shù)據(jù)處理控制芯片包括主控制器芯片通訊接口模塊，該主控制器芯片通訊接口模塊通過信道與固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片相通信連接，該協(xié)數(shù)據(jù)處理控制芯片還包括閃存芯片接口模塊，該閃存芯片接口模塊通過信道與對應的閃存芯片相通信連接，另外協(xié)數(shù)據(jù)處理控制芯片還包括負責解釋并執(zhí)行固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片所發(fā)來指令的控制器模塊，該控制器模塊同協(xié)數(shù)據(jù)處理控制芯片內(nèi)的包括數(shù)據(jù)糾錯編解碼功能的數(shù)據(jù)處理模塊和用來暫存所要傳輸數(shù)據(jù)的數(shù)據(jù)緩存模塊相通信連接。
3.根據(jù)權利要求1所述的提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置的方法，其特征為當固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片并行發(fā)送訪問閃存芯片指令到與對應的閃存芯片相通信連接的協(xié)數(shù)據(jù)處理控制芯片，其控制器模塊對此指令進行分析后，對協(xié)數(shù)據(jù)處理控制芯片內(nèi)其他模塊進行相應的控制以完成此指令，同時協(xié)數(shù)據(jù)處理控制芯片內(nèi)的數(shù)據(jù)緩存模塊用于暫存所要傳輸數(shù)據(jù)以優(yōu)化共享信道的利用率和提高不同芯片的并行度。
全文摘要
一種提高大容量固態(tài)數(shù)據(jù)存儲系統(tǒng)運行速度的裝置，包括固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片，該固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片通過一條以上的信道同一個以上的協(xié)數(shù)據(jù)處理控制芯片相通信連接，而每一個協(xié)數(shù)據(jù)處理控制芯片通過一條以上的信道連接一定數(shù)量的閃存芯片，所以固態(tài)數(shù)據(jù)存儲系統(tǒng)主控制器芯片與協(xié)數(shù)據(jù)處理控制芯片之間信道的速率可以遠高于協(xié)數(shù)據(jù)處理控制芯片與閃存芯片之間信道的速率；還可直接提高系統(tǒng)運行速度，加上用戶數(shù)據(jù)糾錯編解碼操作由分布式的協(xié)數(shù)據(jù)處理控制芯片完成，可直接提高信道的有效利用率、進而提高系統(tǒng)運行速度。
文檔編號G06F13/16GK102222055SQ201110148048
公開日2011年10月19日 申請日期2011年6月2日 優(yōu)先權日2011年6月2日
發(fā)明者張彤, 鐘浩 申請人:鐘浩