專利名稱：參數化單元的實現方法及由該參數化單元構成的系統的制作方法
技術領域：
本發明涉及集成電路設計技術領域，尤其涉及一種參數化單元的實現方法及由該參數化單元構成的系統。
背景技術：
一套成熟完善的工藝數據包(Process Design Kit, PDK)是保證集成電路設計快速高效完成的強有力工具。PDK是基于成熟和穩定的工藝而開發的一整套包括器件信息、工藝信息和驗證文件的設計數據包。隨著工藝的改進和設計工具版本的升級，不斷改進和完善PDK能夠有效地提高設計效率，縮短生產周期。參數化單元(Parameterized Cell，PCell)是PDK的核心部分，參數化單元所指的參數是指組件描述格式(Component Description R)rmat，CDF)參數，CDF參數的組合能夠實現用戶定制的功能。但是隨著集成電路特征尺寸的日益縮小，PDK的開發面臨著新的挑戰，隨著PDK中參數化單元的增多，使工藝數據包變得越來越繁瑣，這將影響集成電路的設計效率，而作為 PDK的核心部分，如何有效地開發參數化單元，是一個值得深入研究的問題，具有重要的意義。
發明內容
(一)要解決的技術問題本發明旨在提供一種參數化單元的實現方法及由該參數化單元構成的系統，以降低參數化單元實現的復雜度。( 二 )技術方案為達到上述目的，本發明提供了一種參數化單元的實現方法，包括對多個器件模型進行共性分析，提取多個器件模型的共同特征，形成特征集；分別根據每個器件模型的特征，調用所述特征集中的子單元，對所述每個器件模型進行參數化實現，得到每個器件模型的參數；將所述每個器件模型的參數進行組合，并對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。與所述方法相對應地，本發明還提供一種由該參數化單元構成的系統，包括共性分析模塊、參數實現模塊和驗證模塊；其中，所述共性分析模塊，用于對器件模型進行共性分析，提取器件模型的共同特征形成特征集；所述參數實現模塊，用于分別根據每個器件模型的特征，調用特征集中的子單元，對所述每個器件模型進行參數化實現；所述驗證模塊， 用于將各器件模型的參數進行組合，對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。(三)有益效果從上述技術方案可以看出，本發明具有以下有益效果通過對器件模型的共性分析形成特征集，參數化單元的各器件模型調用特征集中的子單元來實現CDF參數設置，降低了參數化單元實現的復雜度。
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1是依照本發明實施例的參數化單元的實現方法流程圖；圖2是依照本發明實施例的MOS管器件模型參數化實現流程圖；圖3是依照本發明實施例的參數化單元構成的系統框圖；圖4是依照本發明另一實施例參數化單元構成的系統框圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。本發明實施例所示參數化單元包括多個MOS管器件模型和多個電阻器件模型，如圖1所示，本發明實施例提供的參數化單元的實現方法包括如下步驟Si、對多個器件模型進行共性分析，提取多個器件模型的共同特征，形成特征集。所述器件模型包括MOS管器件模型和電阻器件模型，分別提取MOS管和電阻的特征集，所述特征集中的每個子單元描述一種特征，而對于不同的器件模型，通過調用特征集中的一個或多個子單元，子單元的參數向器件模型進行傳遞，器件模型對子單元的參數進行設置，從而完成器件模型描述。具體地，對于MOS管器件模型來說，所述特征集包括源漏連接類型、柵極連接類型、襯底連接、參數精度取值范圍、繪制圖層和接觸孔陣列等子單元。而對于電阻器件模型， 電阻模型的特征集可包括電阻器件連接方式、電阻頭區接觸孔行數和列數、襯底連接等子單元。S2、分別根據每個器件模型的特征，調用所述特征集中的子單元，對所述每個器件模型進行參數化實現，得到每個器件模型的參數，即實現該器件模型的CDF參數設置。S3、將所述每個器件模型的參數進行組合，并對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。對每個組合方式進行驗證時，是可以采用工藝設計規則進行驗證。本發明實施例參數化單元的實現方法，通過對器件模型的共性分析形成特征集， 參數化單元的各器件模型調用特征集中的子單元來實現CDF參數設置，降低參數化單元的實現復雜度。具體地，如圖2所示，本發明實施例以一個MOS管器件模型作為舉例說明，來詳細闡述步驟S2中的一個器件模型CDF參數設置方法S21、定義并初始化MOS管的器件參數，器件參數為集成電路設計和工藝步驟中所需的相關參數，所述相關參數包括但是不限于器件模型名稱、MOS器件溝道長度和總寬度、 溝道數量、柵極連接類型、漏源連接類型、漏源連接金屬寬度、漏源交換類型和襯底連接等。
S22、調用MOS管特征集中的參數精度取值范圍子單元，并對所述參數精度取值范圍子單元外的器件參數進行定義。S23、依據設計規則和MOS管示意圖，確定擴散層坐標，選取所述擴散層坐標中的一點或多點作為基準以定位其他圖形，包括柵、漏、源、接觸孔等。所述設計規則由工藝廠給出，一般包含層與層之間的距離。S24、定義柵坐標，以確定柵的坐標。步驟S23中確定擴散層，而依據擴散層和柵之間的參數規則，可確定柵的位置，所述參數規則可以包括諸如柵寬、長以及柵與其他參數的位置關系。S25、選取已知坐標點并依據設計規則確定源漏端金屬位置。所述已知坐標點來源于根據柵或擴散層能夠確定的位置，根據所述已知坐標點的位置和源漏端金屬的形狀、距離規則可確定源漏端金屬位置。S26、調用MOS管特征集中的接觸孔陣列子單元，確定源漏端的接觸孔陣列的位置以及接觸孔排列方式。S27、調用MOS管特征集中的漏源連接類型子單元，確定源漏端連接類型。所述源漏連接類型包括都不連接、只連接漏端、只連接源端，源漏同時連接類型。S28、調用MOS管特征集中的繪制圖層子單元，繪制MOS管的柵。S29、調用MOS管特征集中的柵極連接類型子單元，確定柵的連接方式。所述柵的連接方式包括如下類型所有柵都不連接，只連接頂部、只連接底部、頂部和底部都連接。S210、調用MOS管特征集中的襯底連接子單元，確定集成型和分離型襯底連接，集成型包括左右兩種選項但是只連接到器件的源端，分離型包括上下左右四種選項。S211、調用MOS管特征集中的繪制圖層子單元，繪制所述MOS管的各圖層，包括擴
散層、注入層等。本發明實施例以一個MOS管器件模型作為舉例說明，來具體講述該器件模型的參數化實現，其他MOS管器件模型可參考步驟S21至步驟S212實現。對于一種電阻器件模型進行參數化實現時，根據電阻器件模型的CDF參數，調用電阻器件特征集中的子單元對于子單元中沒有的參數進行單獨定義與設置，來進行電阻器件模型參數化實現，所述電阻模型的CDF參數包括但是不限于器件模型名稱、電阻器件總段數、電阻器件連接方式、電阻值計算方式、電阻段電阻的長度和寬度、電阻頭區接觸孔行數和列數、襯底連接、器件上襯底接觸向外伸展的距離、方塊電阻值、段寬和長誤差以及擴散電阻值等。本發明實施例以具體一種MOS管器件模型參數化實現進行舉例說明，通過調用 MOS管參數相應的子單元，本發明實施例提高了器件功能模塊的利用率，使參數化單元的實現更為高效。基于上述實施例提供的參數化單元的實現方法，本發明實施例還提供了一種由所述參數化單元構成的系統，如圖3所示，該參數化單元構成的系統1包括共性分析模塊 11、參數實現模塊12和驗證模塊13 ；其中，所述共性分析模塊11，用于對器件模型進行共性分析，提取器件模型的共同特征形成特征集；所述參數實現模塊12，用于分別根據每個器件模型的特征，調用特征集中的子單元，對所述每個器件模型進行參數化實現；所述驗證模塊13，用于將各器件模型的參數進行組合，對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。本發明實施例所述由參數化單元構成的系統，通過對器件模型的共性分析形成特征集，參數化單元的各器件模型調用特征集中的子單元來實現CDF參數設置，降低參數化單元的實現復雜度。參見圖4，在本發明的另一個實施例中，所述共性分析模塊11包括M0S管共性分析子模塊111和電阻共性分析子模塊112 ；其中，所述MOS管共性分析子模塊111，用于對 MOS管模型進行共性分析，提取MOS管模型的共同特征，形成MOS管特征集；所述電阻共性分析子模塊112，用于對電阻模型進行共性分析，提取電阻模型的共同特征，形成電阻特征集；所述參數實現模塊12包括電阻參數實現子模塊122和MOS管參數實現子模塊121 ；其中，所述MOS管參數實現子模塊121，用于根據MOS管器件模型的特征，調用MOS管特征集中的子單元，對所述MOS管器件模型進行參數化實現；所述電阻參數實現子模塊122，用于根據電阻器件模型的特征，調用電阻特征集中的子單元，對所述MOS管器件模型進行參數化實現。在本發明的所述另一個實施例中，所述MOS管特征集包括源漏連接類型子單元、 柵極連接類型子單元、襯底連接子單元、參數精度取值范圍子單元、繪制圖層子單元和接觸孔陣列子單元中的至少一種；所述電阻特征集包括電阻器件連接方式子單元、電阻頭區接觸孔行數和列數子單元，以及襯底連接子單元中的至少一種。在本發明的所述另一個實施例中，所述MOS管的器件參數包括器件模型名稱、MOS 器件溝道長度和總寬度、溝道數量、柵極連接類型、漏源連接類型、漏源連接金屬寬度、漏源交換類型和襯底連接中的多種；所述電阻模型的參數包括器件模型名稱、電阻器件總段數、 電阻器件連接方式電阻值計算方式、電阻段電阻的長度和寬度，電阻頭區接觸孔行數和列數、襯底連接、器件上襯底接觸向外伸展的距離、方塊電阻值、段寬和長誤差和擴散電阻值中的多種。在本發明的所述另一個實施例中，所述MOS管參數實現子模塊122，具體用于定義并初始化MOS管的器件參數；調用MOS管特征集中的參數精度取值范圍子單元，并對所述參數精度取值范圍子單元外的器件參數進行定義；依據設計規則和MOS管示意圖，確定擴散層坐標，選取所述擴散層坐標中的一點或多點作為基準以進行定位；根據所述擴散層坐標，確定柵位置；選取已知坐標點并依據設計規則確定源漏端金屬位置；調用MOS管特征集中的接觸孔陣列子單元，確定源漏端的接觸孔陣列的位置以及接觸孔排列方式；調用MOS 管特征集中的漏源連接類型子單元，確定源漏端連接類型；調用MOS管特征集中的繪制圖層子單元，繪制MOS管的所述柵；調用MOS管特征集中的柵極連接類型子單元，確定柵的連接方式；調用MOS管特征集中的襯底連接子單元，確定集成型和分離型襯底連接；以及調用 MOS管特征集中的繪制圖層子單元，繪制所述MOS管的各圖層。本發明實施例以具體MOS管器件模型和電阻器件模型參數化實現進行舉例說明， 通過調用MOS管參數相應的子單元，本發明實施例提高了器件功能模塊的利用率，使參數化單元的實現更為高效。以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡
8在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種參數化單元的實現方法，其特征在于，該方法包括對多個器件模型進行共性分析，提取多個器件模型的共同特征，形成特征集； 分別根據每個器件模型的特征，調用所述特征集中的子單元，對所述每個器件模型進行參數化實現，得到每個器件模型的參數；將所述每個器件模型的參數進行組合，并對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。
2.根據權利要求1所述的參數化單元的實現方法，其特征在于，所述對多個器件模型進行共性分析，提取多個器件模型的共同特征，形成特征集，是對多個MOS管模型進行共性分析，提取多個MOS管模型的共同特征，形成MOS管的特征集；所述分別根據每個器件模型的特征，調用所述特征集中的子單元，對所述每個器件模型進行參數化實現，得到每個器件模型的參數，是根據MOS管器件模型的特征，調用MOS管特征集中的子單元，對所述MOS管器件模型進行參數化實現，具體為 定義并初始化MOS管的器件參數；調用MOS管特征集中的參數精度取值范圍子單元，并對所述參數精度取值范圍子單元外的器件參數進行定義；依據設計規則和MOS管示意圖，確定擴散層坐標，選取所述擴散層坐標中的一點或多點作為基準以進行定位；根據所述擴散層坐標，確定柵位置；選取已知坐標點并依據設計規則確定源漏端金屬位置；調用MOS管特征集中的接觸孔陣列子單元，確定源漏端的接觸孔陣列的位置以及接觸孔排列方式；調用MOS管特征集中的漏源連接類型子單元，確定源漏端連接類型； 調用MOS管特征集中的繪制圖層子單元，繪制MOS管的所述柵； 調用MOS管特征集中的柵極連接類型子單元，確定柵的連接方式； 調用MOS管特征集中的襯底連接子單元，確定集成型和分離型襯底連接；以及調用MOS管特征集中的繪制圖層子單元，繪制所述MOS管的各圖層。
3.根據權利要求2所述的參數化單元的實現方法，其特征在于所述MOS管特征集包括源漏連接類型子單元、柵極連接類型子單元、襯底連接子單元、 參數精度取值范圍子單元、繪制圖層子單元和接觸孔陣列子單元中的至少一種；所述MOS管的器件參數包括器件模型名稱、MOS器件溝道長度和總寬度、溝道數量、柵極連接類型、漏源連接類型、漏源連接金屬寬度、漏源交換類型和襯底連接中的多種。
4.根據權利要求2所述的參數化單元的實現方法，其特征在于所述源漏連接類型包括都不連接、只連接漏端、只連接源端和源漏同時連接；所述柵的連接方式包括所有柵都不連接、只連接頂部、只連接底部以及頂部和底部都連接。
5.根據權利要求1所述的參數化單元實現方法，其特征在于，所述對多個器件模型進行共性分析，提取多個器件模型的共同特征，形成特征集，是對多個電阻模型進行共性分析，提取多個電阻模型的共同特征，形成電阻的特征集；所述分別根據每個器件模型的特征，調用所述特征集中的子單元，對所述每個器件模型進行參數化實現，得到每個器件模型的參數，是根據電阻器件模型的特征，調用電阻特征集中的子單元，對所述電阻模型進行參數化實現；其中所述電阻特征集包括電阻器件連接方式子單元、電阻頭區接觸孔行數和列數子單元， 以及襯底連接子單元中的至少一種；所述電阻模型的參數包括器件模型名稱、電阻器件總段數、電阻器件連接方式、電阻值計算方式、電阻段電阻的長度和寬度、電阻頭區接觸孔行數和列數、襯底連接、器件上襯底接觸向外伸展的距離、方塊電阻值、段寬和長誤差和擴散電阻值中的多種。
6.一種由權利要求1所述參數化單元構成的系統，其特征在于，包括共性分析模塊、 參數實現模塊和驗證模塊；其中，所述共性分析模塊，用于對器件模型進行共性分析，提取器件模型的共同特征形成特征集；所述參數實現模塊，用于分別根據每個器件模型的特征，調用特征集中的子單元，對所述每個器件模型進行參數化實現；所述驗證模塊，用于將各器件模型的參數進行組合，對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。
7.根據權利要求6所述的參數化單元構成的系統，其特征在于，所述共性分析模塊包括:M0S管共性分析子模塊和電阻共性分析子模塊；其中，所述 MOS管共性分析子模塊，用于對MOS管模型進行共性分析，提取MOS管模型的共同特征，形成MOS管特征集；所述電阻共性分析子模塊，用于對電阻模型進行共性分析，提取電阻模型的共同特征，形成電阻特征集；所述參數實現模塊包括電阻參數實現子模塊和MOS管參數實現子模塊；其中，所述MOS 管參數實現子模塊，用于根據MOS管器件模型的特征，調用MOS管特征集中的子單元，對所述MOS管器件模型進行參數化實現；所述電阻參數實現子模塊，用于根據電阻器件模型的特征，調用電阻特征集中的子單元，對所述MOS管器件模型進行參數化實現。
8.根據權利要求7所述的參數化單元構成的系統，其特征在于，所述MOS管特征集包括源漏連接類型子單元、柵極連接類型子單元、襯底連接子單元、參數精度取值范圍子單元、 繪制圖層子單元和接觸孔陣列子單元中的至少一種；所述電阻特征集包括電阻器件連接方式子單元、電阻頭區接觸孔行數和列數子單元， 以及襯底連接子單元中的至少一種。
9.根據權利要求7所述的參數化單元構成的系統，其特征在于，所述MOS管的器件參數包括器件模型名稱、MOS器件溝道長度和總寬度、溝道數量、柵極連接類型、漏源連接類型、 漏源連接金屬寬度、漏源交換類型和襯底連接中的多種；所述電阻模型的參數包括器件模型名稱、電阻器件總段數、電阻器件連接方式、電阻值計算方式、電阻段電阻的長度和寬度、電阻頭區接觸孔行數和列數、襯底連接、器件上襯底接觸向外伸展的距離、方塊電阻值、段寬和長誤差和擴散電阻值中的多種。
10.根據權利要求7所述的參數化單元構成的系統，其特征在于，所述MOS管參數實現子模塊，具體用于定義并初始化MOS管的器件參數；調用MOS管特征集中的參數精度取值范圍子單元，并對所述參數精度取值范圍子單元外的器件參數進行定義；依據設計規則和MOS管示意圖，確定擴散層坐標，選取所述擴散層坐標中的一點或多點作為基準以進行定位；根據所述擴散層坐標，確定柵位置；選取已知坐標點并依據設計規則確定源漏端金屬位置；調用MOS管特征集中的接觸孔陣列子單元，確定源漏端的接觸孔陣列的位置以及接觸孔排列方式；調用MOS管特征集中的漏源連接類型子單元，確定源漏端連接類型；調用 MOS管特征集中的繪制圖層子單元，繪制MOS管的所述柵；調用MOS管特征集中的柵極連接類型子單元，確定柵的連接方式；調用MOS管特征集中的襯底連接子單元，確定集成型和分離型襯底連接；以及調用MOS管特征集中的繪制圖層子單元，繪制所述MOS管的各圖層。
全文摘要
本發明涉及集成電路設計技術領域，公開了一種參數化單元的實現方法，包括對多個器件模型進行共性分析，提取多個器件模型的共同特征，形成特征集；分別根據每個器件模型的特征，調用所述特征集中的子單元，對所述每個器件模型進行參數化實現，得到每個器件模型的參數；將所述每個器件模型的參數進行組合，并對每個組合方式進行驗證，驗證通過的組合方式所對應的器件模型形成參數化單元。本發明還公開了一種由該參數化單元構成的系統。利用本發明，通過對器件模型的共性分析形成特征集，參數化單元的各器件模型調用特征集中的子單元來實現CDF參數設置，降低了參數化單元實現的復雜度。
文檔編號G06F17/50GK102156794SQ20111013767
公開日2011年8月17日 申請日期2011年5月26日 優先權日2011年5月26日
發明者尹明會, 羅海燕, 趙劼, 陳嵐 申請人:中國科學院微電子研究所