專利名稱：仿真設備和仿真方法以及半導體器件制造方法
技術領域：
本發明涉及用于設計半導體器件的特性和電路的仿真設備和仿真方法以及利用該仿真方法的半導體器件制造方法。更具體而言，本發明涉及用于形成在含有缺陷態的襯底中的晶體管的仿真技術以及利用該仿真技術的半導體器件制造技術。晶體管的例子有 薄膜晶體管(TFT)，其中在絕緣襯底上的多晶硅薄膜中形成彼此分開的源極區和漏極區，并且在源極區和漏極區之間的溝道區上的柵極絕緣膜上形成柵電極；以及這樣的晶體管，其中在形成于絕緣襯底上的多晶硅島區(絕緣體上硅[S0I])中形成彼此分開的源極區和漏極區，并且在源極區和漏極區之間的溝道區上的柵極絕緣膜上形成柵電極。
背景技術：
在半導體器件電路設計中，通常利用電路分析仿真器預測電路特性。由 University of California,Berkeley (UCB)開發的Simulation Program with Integrated Circuit Emphasis(SPICE)最常用作在電路仿真中使用的軟件工具。在該仿真器中使用的器件模型通常被稱為緊湊模型，對該模型進行簡化以便在相對短的時間內獲得計算結果。在這種環境中，對于金屬氧化物半導體(M0Q晶體管而言，其通過利用柵極電壓改變半導體層表面電勢來控制該半導體層的表面電荷密度，從而改變源極區和漏極區之間的阻抗，一般的方法是在弱反型區(亞閾值-弱反型區)和強反型區中使用不同的電壓-電流表達式，在所述弱反型區中柵極電壓相對較低且漏極電流開始流動，在所述強反型區中柵極電壓足夠高且漏極電流大。從該技術方法導出的代表性晶體管是被稱為伯克利短溝道IGFET模型(BSIM) 的系列(例如，BSIM 4. 3. 0M0SFET Model, User' s Manual, Department of Electrical Engineering and Computer Science, University of California, Berkeley, Calif. [2003])。對于作為擴散電流和漂移電流之和的漏極電流，這些模型在弱反型區(其中擴散電流分量占主要部分)中僅使用擴散電流，在強反型區(其中漂移電流占主要部分)中僅使用漂移電流。S卩，如下式所示，在弱反型區中進行擴散電流近似
權利要求
1. 一種半導體器件制造方法，其特征在于包括 確定要制造的半導體器件的性能； 進行用于實現所述性能的設計； 設計個體元件；通過利用器件模型方程進行電路設計仿真；以及基于所述電路設計仿真獲得的預測結果改變電路的各種參數，由此制造所述半導體器件以便獲得所述性能，其中所述要制造的半導體器件包括晶體管，在所述晶體管中，源極區和漏極區彼此分開地形成在絕緣襯底上的多晶硅層中，并且柵電極經由柵極絕緣膜形成在所述源極區和所述漏極區之間的溝道區上，其中通過利用所述器件模型方程進行所述電路設計仿真包括 在存儲單元中存儲描述用于控制控制器的指令的程序；從輸入單元輸入所述晶體管的所述器件模型方程并將所輸入的器件模型方程存儲在所述存儲單元中；從所述輸入單元輸入所述晶體管的器件參數的初始值并將所輸入的所述器件參數的所述初始值存儲在所述存儲單元中；從所述輸入單元輸入所述晶體管的希望的電壓-電流特性并將所輸入的希望的電壓-電流特性存儲在所述存儲單元中；從所述輸入單元輸入器件參數、電路圖和電路驅動條件，并在所述存儲單元中存儲所輸入的器件參數、電路圖和電路驅動條件；由算術單元基于存儲在所述存儲單元中的所述器件參數的所述初始值進行算術運算， 由此計算在所述晶體管的所述多晶硅層的面對所述柵電極的表面上的與所述柵電極端鄰近的源極區端處的第一電勢、在所述多晶硅層的面對所述絕緣襯底的表面上的所述源極區端處的第二電勢ΦΜ、在所述晶體管的所述多晶硅層的面對所述柵電極的表面上的與所述柵電極端鄰近的漏極區端處的第三電勢Φ”以及在所述多晶硅層的面對所述絕緣襯底的表面上的所述漏極區端處的第四電勢由所述算術單元通過將所計算的第一電勢、第二電勢ΦΜ、第三電勢φ…以及第四電勢代入到存儲在所述存儲單元中的所述器件模型方程中來進行算術運算，由此計算漏極電流Ids;對所述晶體管的所希望的電壓-電流特性與基于通過所述算術運算獲得的所述漏極電流的電壓-電流特性進行比較；通過控制器控制所述輸入單元、所述存儲單元、以及所述算術單元，并由所述算術單元通過改變所述器件參數直到所述電壓-電流特性之間的比較結果變得不超過容許誤差為止來進行算術運算，由此獲得模型參數；以及根據存儲在所述存儲單元中的所述程序，在所述控制器的控制下，由所述算術單元基于所述模型參數、所述電路圖和所述電路驅動條件進行算術運算，由此對電路特性進行仿真，其中所述器件模型方程被表示為Γ W IDD1HIDD = Cox(βν； + \、SL —fe 一φ250)-1 k (0) + qt (LMl 一么。)-k (0) - qt(Ζ)}其中所述源極區端處的電荷量Cli(O)通過下式獲得q, (0) 二嚴廣[exp(- βφ30) — exp(- Mo) + β、<^ — )+ [左》){eXp“。)—eXp(^、Y Nsub J并且所述漏極區端處的電荷量Cii(L)通過下式獲得 qi (L) = hs"b [exp(- ) _ exp(- Μ, ) + β‘ - Φ ι)IY Nsub J其中W為所述晶體管的溝道寬度，L為所述晶體管的溝道長度，μ為載流子遷移率，IDD 為總的表面電荷量，β為熱電壓的倒數，Cra為柵極氧化物膜電容，Vg’為通過從柵源電壓中減去平帶電壓所獲得的電壓，q為基本電荷，ε si為硅的介電常數，Nsub為襯底雜質濃度，Ntstl 為在所述源極區端處俘獲的載流子的密度，Ntlltl為在所述漏極區端處俘獲的載流子的密度， Y為襯底偏置效應系數，以及通過將其中形成所述晶體管的所述多晶硅層中的缺陷態包括在內來形成模型，其中所述缺陷態的受主態的分布Nta(E)被表示為Nta(E) = gcl exp {(E-Ec) /Ej并且所述缺陷態的施主態的分布Ntd (E)被表示為Ntd (E) = gc2 exp {(Ev-E) /E2I其中 Ntso = / Nta(E) · f(E) dE 或 Ntso = / Ntd(E) · f(E) dE其中^為受主型缺陷濃度分布峰值，E為能量，Ec為導帶能量，E1為受主型缺陷濃度分布斜率，gc2為施主型缺陷濃度分布峰值，Ev為價帶能量，E2為施主型缺陷濃度分布斜率， 且f(E)為費密分布函數。
2.根據權利要求1所述的方法，其特征在于通過從所述輸入單元輸入原型晶體管的測得的電壓-電流特性并在所述存儲單元中存儲所輸入的測得的電壓-電流特性來獲得所希望的電壓-電流特性。
3.根據權利要求1所述的方法，其特征在于通過所述控制器基于從所述輸入單元輸入的所述器件參數的所述初始值從預先存儲在所述存儲單元中的多個電壓-電流特性中選擇所希望的電壓-電流特性。
全文摘要
公開了一種仿真設備，其包括輸入單元(11)、存儲單元(12)、算術單元(16)、控制器(15)、以及輸出單元(17)。輸入單元輸入面對柵極的薄多晶硅膜表面上的對應于TFT的柵極端的源極端出的第一電勢(φS0)、其上形成柵極的薄多晶硅膜的背表面上的源極端處的第二電勢(φb0)、面對柵極的薄多晶硅膜表面上的對應于TFT的柵極端的漏極端處的第三電勢(φSL)、以及薄多晶硅膜的背表面上的漏極端處的第四電勢(φbL)。通過基于第一到第四電勢進行算術運算計算漏極電流(Ids)，并且通過將缺陷態包括在內而形成模型。
文檔編號G06F17/50GK102176216SQ20111009270
公開日2011年9月7日 申請日期2007年7月24日 優先權日2006年7月25日
發明者清水喜輝, 辻博史 申請人:株式會社液晶先端技術開發中心