專利名稱：串行外圍設備接口總線測試系統及方法
技術領域：
本發明涉及一種信號測試系統及方法，特別是關于一種串行外圍設備接口總線測試系統及方法。
背景技術：
串行外圍設備接口(Serial Pe ripheral Interface, SPI)總線是一種串行同步通訊總線。利用該總線，SPI主設備可以與一個或多個SPI從設備以串行方式進行數據傳輸。為了保證數據傳輸的正確性，需要對SPI總線進行測試。目前，對SPI總線的測試需要依靠作業員的手工操作，測試時需要逐一測量SPI總線的各個參數，判斷各個參數是否符合相關規范。手工操作的測試方法不僅速度慢、效率低，而且容易出錯，已不能滿足快速高質量生產的競爭需求。
發明內容
鑒于以上內容，有必要提供一種串行外圍設備接口(SerialPeripheralInterface, SPI)總線測試系統，能夠快速準確地測試串行外圍設備接口總線。此外，還有必要提供一種SPI總線測試方法，能夠快速準確地測試串行外圍設備接口總線。一種SPI總線測試系統，所述SPI總線包括數據信號、時鐘信號及選擇信號，該系統包括獲取模塊，用于獲取SPI總線的數據信號、時鐘信號及選擇信號的波形；截取模塊，用于根據選擇信號的波形從數據信號與時鐘信號的波形中截取數據信號與時鐘信號的有效波形；疊加模塊，用于以時鐘信號的各個上升沿為基準，向前及向后各推移指定時間，從數據信號與時鐘信號的有效波形中截取各段數據信號與時鐘信號的有效波形，將截取的各段數據信號與時鐘信號的有效波形各自疊加，得到數據信號與時鐘信號的眼圖；繪制模塊，用于根據SPI總線的技術規范和時鐘信號的眼圖，在數據信號的眼圖中繪制數據信號的規范眼圖；判斷模塊，用于判斷疊加得到的數據信號的眼圖與繪制的數據信號的規范眼圖是否相交，以確定SPI總線的數據傳輸是否正常；及輸出模塊，用于輸出所述SPI總線的測試結果。—種SPI總線測試方法，所述SPI總線包括數據信號、時鐘信號及選擇信號，該方法包括步驟獲取SPI總線的數據信號、時鐘信號及選擇信號的波形；根據選擇信號的波形從數據信號與時鐘信號的波形中截取數據信號與時鐘信號的有效波形；以時鐘信號的各個上升沿為基準，向前及向后各推移指定時間，從數據信號與時鐘信號的有效波形中截取各段數據信號與時鐘信號的有效波形，將截取的各段數據信號與時鐘信號的有效波形各自疊力口，得到數據信號與時鐘信號的眼圖；根據SPI總線的技術規范和時鐘信號的眼圖，在數據信號的眼圖中繪制數據信號的規范眼圖；判斷疊加得到的數據信號的眼圖與繪制的數據信號的規范眼圖是否相交，以確定SPI總線的數據傳輸是否正常；及輸出所述SPI總線的測試結果。
本發明串行外圍設備接口總線測試系統及方法，可以快速準確地對串行外圍設備
接口總線實施測試。
圖I為本發明串行外圍設備接口(Serial Peripheral Interface, SPI)總線測試
系統較佳實施例的應用環境示意圖。圖2為圖I中SPI總線測試系統的功能模塊圖。圖3為本發明SPI總線測試方法較佳實施例的流程圖。圖4為SPI總線的數據信號、時鐘信號及選擇信號的波形圖。
圖5為疊加得到的數據信號與時鐘信號的眼圖，以及繪制的數據信號的規范眼圖。主要元件符號說明
權利要求
1.一種串行外圍設備接ロ(Serial Peripheral Interface, SPI)總線測試系統，所述SPI總線包括數據信號、時鐘信號及選擇信號，其特征在干，該系統包括 獲取模塊，用于獲取SPI總線的數據信號、時鐘信號及選擇信號的波形； 截取模塊，用于根據選擇信號的波形從數據信號與時鐘信號的波形中截取數據信號與時鐘信號的有效波形； 疊加模塊，用于以時鐘信號的各個上升沿為基準，向前及向后各推移指定時間，從數據信號與時鐘信號的有效波形中截取各段數據信號與時鐘信號的有效波形，將截取的各段數據信號與時鐘信號的有效波形各自疊加，得到數據信號與時鐘信號的眼圖； 繪制模塊，用于根據SPI總線的技術規范和時鐘信號的眼圖，在數據信號的眼圖中繪制數據信號的規范眼圖； 判斷模塊，用于判斷疊加得到的數據信號的眼圖與繪制的數據信號的規范眼圖是否相交，以確定SPI總線的數據傳輸是否正常 '及 輸出模塊，用于輸出所述SPI總線的測試結果。
2.如權利要求I所述的SPI總線測試系統，其特征在于，所述獲取模塊利用示波器來獲取所述數據信號、時鐘信號及選擇信號的波形。
3.如權利要求I所述的SPI總線測試系統，其特征在于，所述截取模塊根據選擇信號保持有效的起始時間及終止時間來截取數據信號與時鐘信號的有效波形。
4.如權利要求I所述的SPI總線測試系統，其特征在于，所述指定時間為二分之ー時鐘周期。
5.如權利要求I所述的SPI總線測試系統，其特征在于，所述數據信號的規范眼圖以時鐘信號的眼圖的上升沿為基準，由SPI總線的數據信號的建立時間規范值、保持時間規范值、高電壓規范值、低電壓規范值、上升時間規范值及下降時間規范值而確定。
6.一種串行外圍設備接ロ(Serial Peripheral Interface, SPI)總線測試方法，所述SPI總線包括數據信號、時鐘信號及選擇信號，其特征在于，該方法包括步驟 獲取SPI總線的數據信號、時鐘信號及選擇信號的波形； 根據選擇信號的波形從數據信號與時鐘信號的波形中截取數據信號與時鐘信號的有效波形； 以時鐘信號的各個上升沿為基準，向前及向后各推移指定時間，從數據信號與時鐘信號的有效波形中截取各段數據信號與時鐘信號的有效波形，將截取的各段數據信號與時鐘信號的有效波形各自疊加，得到數據信號與時鐘信號的眼圖； 根據SPI總線的技術規范和時鐘信號的眼圖，在數據信號的眼圖中繪制數據信號的規范眼圖； 判斷疊加得到的數據信號的眼圖與繪制的數據信號的規范眼圖是否相交，以確定SPI總線的數據傳輸是否正常；及 輸出所述SPI總線的測試結果。
7.如權利要求6所述的SPI總線測試方法，其特征在于，所述數據信號、時鐘信號及選擇信號的波形利用示波器而獲得。
8.如權利要求6所述的SPI總線測試方法，其特征在于，所述數據信號與時鐘信號的有效波形根據選擇信號保持有效的起始時間及終止時間截取得到。
9.如權利要求6所述的SPI總線測試方法，其特征在于，所述指定時間為二分之ー時鐘周期。
10.如權利要求6所述的SPI總線測試方法，其特征在于，所述數據信號的規范眼圖以時鐘信號的眼圖的上升沿為基準，由SPI總線的數據信號的建立時間規范值、保持時間規范值、高電壓規范值、低電壓規范值、上升時間規范值及下降時間規范值而確定。
全文摘要
一種SPI總線測試系統及方法，該系統包括獲取模塊，用于獲取SPI總線的數據信號、時鐘信號及選擇信號的波形；截取模塊，用于根據選擇信號的波形從數據信號與時鐘信號的波形中截取數據信號與時鐘信號的有效波形；疊加模塊，用于以時鐘信號的各個上升沿為基準，向前及向后各推移指定時間，從數據信號與時鐘信號的有效波形中截取各段數據信號與時鐘信號的有效波形，并疊加得到數據信號與時鐘信號的眼圖；繪制模塊，用于繪制數據信號的規范眼圖；判斷模塊，用于判斷數據信號的眼圖與規范眼圖是否相交，以確定SPI總線的數據傳輸是否正常；及輸出模塊，用于輸出測試結果。本發明能夠快速準確地對串行外圍設備接口總線實施測試。
文檔編號G06F11/267GK102681925SQ201110057669
公開日2012年9月19日 申請日期2011年3月10日 優先權日2011年3月10日
發明者何瑞雄 申請人:鴻富錦精密工業(深圳)有限公司, 鴻海精密工業股份有限公司