專利名稱：一種基于腳本的驗證芯片性能的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及大規(guī)模集成電路的驗證技術(shù)，特別是涉及一種基于腳本的驗證芯片性 能的方法和裝置。
背景技術(shù)：
大規(guī)模集成電路在設(shè)計階段，就會對還在設(shè)計階段的芯片進(jìn)行功能驗證和性能驗 證，功能驗證是指通過軟件仿真模擬該芯片，看看其是否能夠?qū)崿F(xiàn)預(yù)期的功能，所以功能驗 證主要是看模擬結(jié)果是否正確；性能驗證則是統(tǒng)計芯片運行過程中的各項性能指標(biāo)，看其 是否達(dá)到要求，所以性能驗證主要是看過程表現(xiàn)。相對而言，性能驗證比較難以實現(xiàn)，這是 因為性能驗證涉及的不是某個單一功能的模塊，而是整個芯片，要考察各個模塊間的配合 是否合理，協(xié)同是否高效，整個系統(tǒng)是否能滿足性能指標(biāo)。所以如何獲取跟性能有關(guān)的數(shù) 據(jù)，以及怎么處理的得到原始數(shù)據(jù)是性能驗證的一個難點。其中，性能驗證又稱為性能評估，能夠直接指導(dǎo)芯片設(shè)計，因此其對項目的成敗起 著至關(guān)重要的作用。為了完成性能評估，很多工程師都試圖用自動化的方法來提高工作效 率。用C/systemC語言來簡單的實現(xiàn)設(shè)計目標(biāo)并用C語言進(jìn)行總線指標(biāo)統(tǒng)計，可以在項目 初期就開始性能評估，但并不能像仿真一樣得到精確的結(jié)果。目前的基于仿真的做法通常是用verilog(—種硬件描述語言，可以用來進(jìn)行各 種層次的邏輯設(shè)計，也可以進(jìn)行數(shù)字系統(tǒng)的邏輯綜合，仿真驗證和時序分析等)監(jiān)視總線 訪問過程，用計數(shù)器統(tǒng)計一些比較重要的指標(biāo)，然后由工程師寫成文檔。這樣做會有很多的 計數(shù)器，每次修改或增加統(tǒng)計指標(biāo)都需要重新仿真，導(dǎo)致繼承性不佳，使調(diào)試(debug)產(chǎn)生 一定的難度。因此，現(xiàn)有技術(shù)的性能驗證存在著繼承性不佳的技術(shù)問題。此外，為了使驗證結(jié)果更加直觀，圖表是比較常見的表現(xiàn)形式。目前MATLAB(矩陣 實驗室，一種商業(yè)數(shù)學(xué)軟件，用于算法開發(fā)、數(shù)據(jù)可視化、數(shù)據(jù)分析以及數(shù)值計算等等)是 處理數(shù)據(jù)生成圖表的常用工具，但是該工具需要矩陣格式的數(shù)據(jù)，并且不便于在工作站上 使用。因此，現(xiàn)有技術(shù)的性能驗證還存在難以直觀顯示驗證結(jié)果的技術(shù)問題。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于腳本的驗證芯片性能的方法和裝置，通過采用腳本 模塊外部的監(jiān)視器模塊，使得監(jiān)視器模塊不影響驗證芯片的腳本模塊本身的模擬進(jìn)程，使 得驗證過程運算量小并且繼承性好。為了實現(xiàn)上述目的，一方面，提供了一種基于腳本的驗證芯片性能的方法，包括在用于驗證芯片的腳本模塊的外部，設(shè)置監(jiān)視器模塊；在所述腳本模塊運行過程中，所述監(jiān)視器模塊獲得并記錄運行參數(shù)；每隔預(yù)定的時間段，由統(tǒng)計模塊對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間相關(guān)的統(tǒng) 計結(jié)果；由顯示模塊根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。
優(yōu)選地，上述的方法中，所述統(tǒng)計結(jié)果顯示圖像為所述運行參數(shù)隨時間變化的曲 線圖。優(yōu)選地，上述的方法中，還包括將所述統(tǒng)計結(jié)果與閾值進(jìn)行比較，獲得比較結(jié)果。優(yōu)選地，上述的方法中，所述顯示模塊還根據(jù)所述比較結(jié)果生成比較結(jié)果顯示圖像。優(yōu)選地，上述的方法中，所述運行參數(shù)為帶寬、數(shù)據(jù)量、延時和/或幀率。為了實現(xiàn)上述目的，本發(fā)明實施例還提供了一種基于腳本的驗證芯片性能的裝 置，包括腳本模塊，用于驗證芯片；監(jiān)視器模塊，設(shè)置在所述腳本模塊的外部，用于在所述腳本模塊運行過程中，獲 得并記錄運行參數(shù)；統(tǒng)計模塊，用于每隔預(yù)定的時間段，對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間相關(guān) 的統(tǒng)計結(jié)果；顯示模塊，用于根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。優(yōu)選地，上述的裝置中，所述統(tǒng)計結(jié)果顯示圖像為所述運行參數(shù)隨時間變化的曲 線圖。優(yōu)選地，上述的裝置中，還包括比較模塊，用于將所述統(tǒng)計結(jié)果與閾值進(jìn)行比 較，獲得比較結(jié)果。優(yōu)選地，上述的裝置中，所述運行參數(shù)為帶寬、數(shù)據(jù)量、延時和/或幀率。優(yōu)選地，上述的裝置中，所述顯示模塊為命令行的交互式繪圖工具。本發(fā)明至少存在以下技術(shù)效果1)本發(fā)明通過采用腳本模塊外部的監(jiān)視器模塊，使得監(jiān)視器模塊不影響驗證芯片 的腳本模塊本身的模擬進(jìn)程，并且外部監(jiān)視器模塊運算量小，基本不影響仿真時間和仿真 進(jìn)程，并且外部監(jiān)視器容易修改，繼承性好。2)統(tǒng)計模塊根據(jù)監(jiān)視器模塊的記錄自動生成統(tǒng)計結(jié)果，完全實現(xiàn)了自動化的性能 評估驗證，省去了人工統(tǒng)計的巨大工作量。3)顯示模塊采用GNUPL0T工具，不需要矩陣數(shù)據(jù)就可以方便的在工作站中使用。4)將所述統(tǒng)計結(jié)果與閾值進(jìn)行比較，使人可以一目了然的知道性能指標(biāo)符合要求 的時間段和不符合要求的時間段，使人對驗證過程中的芯片性能有更為直觀的了解。
圖1為本發(fā)明實施例提供的方法的步驟流程圖；圖2為本發(fā)明實施例提供的裝置的結(jié)構(gòu)圖。圖3為本發(fā)明實施例提供的比較結(jié)果顯示圖。
具體實施例方式為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對具體實 施例進(jìn)行詳細(xì)描述。圖1為本發(fā)明實施例提供的方法的步驟流程圖，如圖1所示，本發(fā)明實施例提供一種基于腳本的驗證芯片性能的方法，包括步驟101，在用于驗證芯片的腳本模塊的外部，設(shè)置監(jiān)視器模塊；步驟102，在所述腳本模塊運行過程中，所述監(jiān)視器模塊獲得并記錄運行參數(shù)；步驟103，每隔預(yù)定的時間段，由統(tǒng)計模塊對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間 相關(guān)的統(tǒng)計結(jié)果；步驟104，由顯示模塊根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。可見，本發(fā)明通過采用腳本模塊外部的監(jiān)視器模塊，使得監(jiān)視器模塊不影響驗證 芯片的腳本模塊本身的模擬進(jìn)程，并且外部監(jiān)視器模塊運算量小，基本不影響仿真時間和 仿真進(jìn)程。并且，統(tǒng)計模塊根據(jù)監(jiān)視器模塊的記錄自動生成統(tǒng)計結(jié)果，完全實現(xiàn)了自動化的 性能評估驗證，省去了人工統(tǒng)計的巨大工作量。其中，所述統(tǒng)計結(jié)果顯示圖像為所述運行參數(shù)隨時間變化的曲線圖。因此，顯 示模塊是根據(jù)時間軸生成二維圖像，不需要采用矩陣格式的數(shù)據(jù)，所以顯示模塊可以由 GNUPLOT (command-driven interactive function plotting program，命令對于白勺交互式繪 圖工具)工具實現(xiàn)，相對于現(xiàn)有的MATLAB工具來說，可以方便的在工作站中使用。其中，還包括將所述統(tǒng)計結(jié)果與閾值進(jìn)行比較，獲得比較結(jié)果，所述顯示模塊還 根據(jù)所述比較結(jié)果生成比較結(jié)果顯示圖像。使人可以一目了然的知道性能指標(biāo)符合要求的 時間段和不符合要求的時間段，使人對驗證過程中的芯片性能有更為直觀的了解。其中，所 述運行參數(shù)為帶寬、數(shù)據(jù)量、延時和/或幀率等等。對應(yīng)以上方法，為本發(fā)明實施例還提供一種基于腳本的驗證芯片性能的裝置，圖2 為該裝置的結(jié)構(gòu)圖。如圖2所示，該裝置包括腳本模塊201，用于驗證芯片；監(jiān)視器模塊202，設(shè)置在所述腳本模塊的外部，用于在所述腳本模塊運行過程 中，獲得并記錄運行參數(shù)；統(tǒng)計模塊203，用于每隔預(yù)定的時間段，對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間 相關(guān)的統(tǒng)計結(jié)果；顯示模塊204，用于根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。還可以包括比較模塊205，用于將所述統(tǒng)計結(jié)果與閾值進(jìn)行比較，獲得比較結(jié)
果 ο所述統(tǒng)計結(jié)果顯示圖像為所述運行參數(shù)隨時間變化的曲線圖。所述運行參數(shù)為帶 寬、數(shù)據(jù)量、延時和/或幀率。圖3為本發(fā)明實施例提供的比較結(jié)果顯示圖。如圖3所示，其中，橫軸X代表時間， 縱軸Y代表性能參數(shù)統(tǒng)計，曲線S為性能參數(shù)統(tǒng)計結(jié)果隨時間變化的曲線，K為閾值。圖3 中可以一目了然的知道性能指標(biāo)符合要求的時間段和不符合要求的時間段，使人對驗證過 程中的芯片性能有更為直觀的了解。本發(fā)明實施例中，腳本模塊可以通過腳本(script)來實現(xiàn)，腳本是使用一種特定 的描述性語言，依據(jù)一定的格式編寫的可執(zhí)行文件，又稱作宏或批處理文件。 統(tǒng)計模塊203和比較模塊205可以通過SV (System Veri log，是一種硬件設(shè)計和驗 證的語言，建立在Verilog語言的基礎(chǔ)上，是IEEE 1364 Verilog-2001標(biāo)準(zhǔn)的擴(kuò)展增強) 實現(xiàn)。因此，本發(fā)明通過SV和腳本的配合實現(xiàn)自動化統(tǒng)計性能的各項指標(biāo)同時生成直觀的曲線圖表。本發(fā)明實施例中，監(jiān)視器模塊(monitor)得到驗證過程的所有信息并記錄，由SV 得到一些每個循環(huán)(cycle)都要統(tǒng)計的結(jié)果，在每個時間段(timescale)打印結(jié)果，由SV 得到vdec/lcdc (視頻解碼/IXD控制)中斷并打印時間供腳本分析楨率，這些信息都記錄 在同一個日志(LOG)文件中，用腳本解析得到芯片性能的最終統(tǒng)計結(jié)果，由腳本生成一些 重要統(tǒng)計目標(biāo)的數(shù)據(jù)文件(每個時間段統(tǒng)計一次)，并調(diào)用GNUPL0T工具生成按時間變化的 曲線圖，最后還可以email到本地郵箱。由上可知，本發(fā)明實施例具有以下優(yōu)勢1)本發(fā)明通過采用腳本模塊外部的監(jiān)視器模塊，使得監(jiān)視器模塊不影響驗證芯片 的腳本模塊本身的模擬進(jìn)程，并且外部監(jiān)視器模塊運算量小，基本不影響仿真時間和仿真 進(jìn)程，并且外部監(jiān)視器容易修改，繼承性好。2)統(tǒng)計模塊根據(jù)監(jiān)視器模塊的記錄自動生成統(tǒng)計結(jié)果，完全實現(xiàn)了自動化的性能 評估驗證，省去了人工統(tǒng)計的巨大工作量。3)顯示模塊采用GNUPL0T工具，不需要矩陣數(shù)據(jù)就可以方便的在工作站中使用。4)將所述統(tǒng)計結(jié)果與閾值進(jìn)行比較，使人可以一目了然的知道性能指標(biāo)符合要求 的時間段和不符合要求的時間段，使人對驗證過程中的芯片性能有更為直觀的了解。5)數(shù)據(jù)存儲使用迭代的哈希結(jié)構(gòu)，腳本的分析結(jié)果非常詳細(xì)，可以任意組合各種 統(tǒng)計項。6)監(jiān)視器(monitor)可以直接打印探測器的信息，比較好實現(xiàn)，便于其他項目的 移植7)腳本只有幾百行，方便維護(hù)和其他項目的繼承。以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種基于腳本的驗證芯片性能的方法，其特征在于，包括 在用于驗證芯片的腳本模塊的外部，設(shè)置監(jiān)視器模塊；在所述腳本模塊運行過程中，所述監(jiān)視器模塊獲得并記錄運行參數(shù)； 每隔預(yù)定的時間段，由統(tǒng)計模塊對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間相關(guān)的統(tǒng)計結(jié)果；由顯示模塊根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述統(tǒng)計結(jié)果顯示圖像為所述運行參數(shù) 隨時間變化的曲線圖。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括將所述統(tǒng)計結(jié)果與閾值進(jìn)行比 較，獲得比較結(jié)果。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述顯示模塊還根據(jù)所述比較結(jié)果生成 比較結(jié)果顯示圖像。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述運行參數(shù)為帶寬、數(shù)據(jù)量、延時和/或幀率。
6.一種基于腳本的驗證芯片性能的裝置，其特征在于，包括 腳本模塊，用于驗證芯片；監(jiān)視器模塊，設(shè)置在所述腳本模塊的外部，用于在所述腳本模塊運行過程中，獲得并 記錄運行參數(shù)；統(tǒng)計模塊，用于每隔預(yù)定的時間段，對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間相關(guān)的統(tǒng) 計結(jié)果；顯示模塊，用于根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述統(tǒng)計結(jié)果顯示圖像為所述運行參數(shù) 隨時間變化的曲線圖。
8.根據(jù)權(quán)利要求6所述的裝置，其特征在于，還包括比較模塊，用于將所述統(tǒng)計結(jié)果 與閾值進(jìn)行比較，獲得比較結(jié)果。
9.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述運行參數(shù)為帶寬、數(shù)據(jù)量、延時和/或 幀率。
10.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述顯示模塊為命令行的交互式繪圖工
全文摘要
本發(fā)明提供一種基于腳本的驗證芯片性能的方法和裝置，方法包括在用于驗證芯片的腳本模塊的外部，設(shè)置監(jiān)視器模塊；在所述腳本模塊運行過程中，所述監(jiān)視器模塊獲得并記錄運行參數(shù)；每隔預(yù)定的時間段，由統(tǒng)計模塊對所述運行參數(shù)進(jìn)行統(tǒng)計，獲得與時間相關(guān)的統(tǒng)計結(jié)果；由顯示模塊根據(jù)所述統(tǒng)計結(jié)果生成統(tǒng)計結(jié)果顯示圖像。本發(fā)明通過采用腳本模塊外部的監(jiān)視器模塊，使得監(jiān)視器模塊不影響驗證芯片的腳本模塊本身的模擬進(jìn)程，使得驗證過程運算量小并且繼承性好。
文檔編號G06F17/50GK102073777SQ201110028319
公開日2011年5月25日 申請日期2011年1月26日 優(yōu)先權(quán)日2011年1月26日
發(fā)明者楊磊, 祝丹 申請人:北京中星微電子有限公司