專利名稱：上電復位電路的制作方法
技術領域：
本發明涉及上電復位電路。
背景技術：
上電復位電路被用來在各種電子設備中確保開始供給電源電壓后的穩定動作。 即，供給至電子設備的電源電壓的值從開始供給時的接地電位電平逐漸上升，不久達到固定的電平。如果這樣逐漸上升的電源電壓值被直接提供給電子設備內的各個電路，則存在電子設備不能正常動作的情況。因此，在電源電壓值上升的過程中，在電源電壓值小于閾值時，上電復位電路向電子設備內的各個電路提供復位電平的電壓值，如果電源電壓值達到該閾值以上，則向電子設備內的各個電路提供該電源電壓電平的電壓值，由此確保電子設備的穩定動作。這種上電復位電路如專利文獻1、2公開的那樣，通常具有帶隙基準電路、電壓分割電路和電壓比較電路。即使在所供給的電源電壓的值變動或溫度變動時，帶隙基準電路也能夠輸出值的變動較小的電壓值(下面稱為“第1電壓值”)。另一方面，電壓分割電路具有串聯連接在被供給電源電壓的電源電壓端子與接地端子之間的第1電阻器和第2電阻器，從第1電阻器與第2電阻器的連接點輸出根據第1 電阻器和第2電阻器各自的電阻值之比將電源電壓值進行分壓得到的電壓值。S卩，電壓分割電路輸出與電源電壓值成比例的電壓值(下面稱為“第2電壓值”)。并且，電壓比較電路輸入從帶隙基準電路輸出的第1電壓值和從電壓分割電路輸出的第2電壓值，在第2電壓值小于第1電壓值時輸出復位電平的電壓值，如果第2電壓值達到第1電壓值以上，則輸出電源電壓電平的電壓值。現有技術文獻專利文獻專利文獻1 美國專利第5867047號說明書專利文獻2 美國專利第6847240號說明書
發明內容
發明要解決的課題上電復位電路在開始供給電源電壓后的電源電壓值的上升過程中，最初第2電壓值大于第1電壓值，在之后的一定期間中第2電壓值小于第1電壓值，然后第2電壓值達到第1電壓值以上。上電復位電路在第2電壓值小于第1電壓值的期間(下面稱為“復位期間”)中輸出復位電平的電壓值，將電子設備內的各個電路復位，確保此后的電子設備的穩定動作。但是，在包括專利文獻1、2公開的內容在內的現有的上電復位電路中，上述的復位期間的長短不穩定。如果不能獲得足夠長的復位期間，則存在不能實現電子設備的穩定動作的情況。
本發明就是為了解除上述問題而提出的，其目的在于，提供一種能夠穩定地獲得足夠長的復位期間的上電復位電路。用于解決課題的手段本發明的上電復位電路的特征在于，具有⑴帶隙基準電路，其被供給電源電壓，并輸出預定的第ι電壓值；(2)第1起動電路，其在電源電壓的值達到第1閾值以上時， 開始帶隙基準電路的穩定動作；(3)電壓分割電路，其具有串聯地設于電源電壓端子和輸出端子之間的開關和第1電阻器、以及設于輸出端子和接地端子之間的第2電阻器，從輸出端子輸出第2電壓值，所述電源電壓端子被供給電源電壓；(4)第2起動電路，其在電源電壓的值達到大于第1閾值的第2閾值以上時，使電壓分割電路的開關閉合；(5)電壓比較電路，其輸入從帶隙基準電路輸出的第1電壓值和從電壓分割電路輸出的第2電壓值，在第2 電壓值小于第1電壓值時輸出復位電平的電壓值，在第2電壓值達到第1電壓值以上時輸出電源電壓電平的電壓值。在本發明的上電復位電路中，在電源電壓的值達到第1閾值以上時，通過第1起動電路開始帶隙基準電路的穩定動作，從帶隙基準電路輸出預定的第1電壓值。另一方面，在電源電壓的值達到大于第1閾值的第2閾值以上時，通過第2起動電路使電壓分割電路的開關閉合，從電壓分割電路輸出的第2電壓值成為根據第1電阻器和第2電阻器各自的電阻值之比將電源電壓值進行分壓而得到的值。從帶隙基準電路輸出的第1電壓值和從電壓分割電路輸出的第2電壓值，被輸入到電壓比較電路。并且，在第2電壓值小于第1電壓值時，從電壓比較電路輸出復位電平的電壓值，在第2電壓值達到第1電壓值以上時，從電壓比較電路輸出電源電壓電平的電壓值。發明效果根據本發明，能夠穩定地獲得足夠長的復位期間。
圖1是本實施方式的上電復位電路1的電路圖。圖2是本實施方式的上電復位電路1的各個電壓值隨時間變化的狀態的圖。圖3是示意地示出本實施方式的上電復位電路1的PMOS晶體管Mh2的閾值電壓 Vthp、NM0S晶體管MN22的閾值電壓Vthn、以及電壓分割電路30起動的第2閾值Vth2各自的工藝條件依賴性的曲線圖。
具體實施例方式下面，參照附圖詳細說明用于實施本發明的方式。另外，在附圖的說明中對相同的要素標注相同的標號，并省略重復說明。圖1是本實施方式的上電復位電路1的電路圖。該圖所示的上電復位電路1具有帶隙基準電路10、第1起動電路20、電壓分割電路30、第2起動電路40和電壓比較電路50。 這些電路被供給共同的電源電壓VDD。帶隙基準電路10被供給電源電壓VDD，并輸出預定的第1電壓值Va，帶隙基準電路10具有PMOS晶體管MP11 MP13>電阻器R11 R17、二極管D10 Din以及放大器A1。PMOS晶體管MP11 MP13各自的源極端子與被供給電源電壓VDD的電源電壓端子連接。PMOS晶體管MP11 MP13各自的柵極端子與放大器A1的輸出端子連接。PMOS晶體管MP11的漏極端子通過電阻器R11與放大器A1的反轉輸入端子連接，并通過被串聯連接的電阻器R11和電阻器R12與接地端子連接，并且通過二極管Dltl與接地端子連接。PMOS晶體管MP12的漏極端子通過電阻器R13與放大器A1的非反轉輸入端子連接， 并通過被串聯連接的電阻器R13和電阻器R14與接地端子連接，并且與電阻器R15的一端連接。電阻器I^15的另一端通過被并聯連接的N個(N為2以上的整數)二極管D11 Din與接地端子連接。電阻器R11和電阻器R13各自的電阻值相互相同。電阻器R12和電阻器R14各自的電阻值相互相同。各個二極管Dltl Din的正向電壓因電流的大小而不同。PMOS晶體管MP13的漏極端子通過被串聯連接的電阻器R16和電阻器R17與接地端子連接。帶隙基準電路10將PMOS晶體管MP13的漏極端子的電壓值作為第1電壓值乂4進行輸出。第1起動電路20在電源電壓VDD的值達到第1閾值Vthl以上時，使開始帶隙基準電路10的穩定動作。第1起動電路20具有PMOS晶體管MP21和MP22、NMOS晶體管MR1和 MN22以及反相器INV21和INV22。 PMOS晶體管MP21和Mh2各自的源極端子與被供給電源電壓VDD的電源電壓端子連接。PMOS晶體管MP21的漏極端子與帶隙基準電路10的放大器A1的反轉輸入端子連接。 PMOS晶體管Mh2的漏極端子與NMOS晶體管MN22的漏極端子連接。NMOS晶體管MR1的漏極端子與帶隙基準電路10的放大器A1的非反轉輸入端子連接。NMOS晶體管MR1和MN22各自的源極端子與接地端子連接。PMOS晶體管Mh2的漏極端子通過反相器INV21與NMOS晶體管MR1的柵極端子連接，并且通過被串聯連接的反相器INV21和INV22與PMOS晶體管MP21的柵極端子連接。PMOS 晶體管的柵極端子與帶隙基準電路10的放大器A1的輸出端子連接。NMOS晶體管MN22 的柵極端子與電源電壓端子連接。NMOS晶體管MN22的導通電阻值大于PMOS晶體管M^2的導通電阻值。NMOS晶體管 MN22為了增大導通電阻值，使柵極長度L比柵極寬度W長，例如柵極長度L是柵極寬度W的 100 倍。電壓分割電路30具有串聯地設于被供給電源電壓VDD的電源電壓端子和輸出端子之間的PMOS晶體管MP3和第1電阻器R31、以及設于輸出端子和接地端子之間的第2電阻器R32，從輸出端子輸出第2電壓值VB。PMOS晶體管MP3的源極端子與被供給電源電壓VDD的電源電壓端子連接，PMOS晶體管MP3的漏極端子與電阻器R31的一端連接。電阻器R31的另一端通過電阻器I^32與接地端子連接。電阻器R31與電阻器&的連接點成為電壓分割電路30的輸出端子。PMOS晶體管MP3作為開關發揮作用。即，在PMOS晶體管MP3為截止狀態時，開關斷開，從輸出端子輸出的第2電壓值Vb成為接地電平。在PMOS晶體管MP3*導通狀態時， 開關閉合，從輸出端子輸出的第2電壓值Vb成為根據電阻器R31和電阻器R32各自的電阻值之比將電源電壓VDD的值進行分壓而得到的值。第2起動電路40在電源電壓VDD的值達到大于第1閾值Vthl的第2閾值Vth2以上時，使電壓分割電路30的開關閉合，第2起動電路40具有PMOS晶體管MP4、電阻器R41 R43以及反相器INV4。PMOS晶體管MP4的源極端子與被供給電源電壓VDD的電源電壓端子連接。PMOS晶體管MP4的柵極端子通過電阻器R41與電源電壓端子連接，并且通過電阻器R42與接地端子連接。PMOS晶體管MP4的漏極端子通過電阻器R43與接地端子連接，并且通過反相器INV4與電壓分割電路30的PMOS晶體管MP3的柵極端子連接。電壓比較電路50輸入從帶隙基準電路10輸出的第1電壓值Va和從電壓分割電路 30輸出的第2電壓值Vb，在第2電壓值Vb小于第1電壓值Va時輸出復位電平的電壓值，在第2電壓值Vb達到第1電壓值Va以上時輸出電源電壓電平的電壓值，電壓比較電路50具有放大器A5和反相器INV5。放大器A5的非反轉輸入端子被輸入從帶隙基準電路10輸出的第1電壓值VA。放大器A5的反轉輸入端子被輸入從電壓分割電路30輸出的第2電壓值VB。電壓比較電路50 將從放大器A5的輸出端子經由反相器INV5的信號作為上電復位信號POR進行輸出。下面，對本實施方式的上電復位電路1的動作進行說明。圖2是本實施方式的上電復位電路1的各個電壓值隨時間變化的狀態的圖。在該圖中，示出供給至上電復位電路 1的電源電壓VDD、從帶隙基準電路10輸出的第1電壓值Va、從電壓分割電路30輸出的第 2電壓值VB、以及從電壓比較電路50輸出的上電復位信號POR各自隨時間變化的狀態。供給至上電復位電路1的電源電壓VDD的值在開始供給電源電壓時是接地電位電平，然后逐漸上升。在帶隙基準電路10中，在剛剛開始供給電源電壓后的某個期間，動作不穩定，輸出的電壓值Va取接地電位電平與電源電壓電平之間的不固定的值。在電源電壓VDD的值達到第1閾值Vthl時，在第1起動電路20中，NMOS晶體管MN22 成為導通狀態，PMOS晶體管Mh2與NMOS晶體管MN22的連接點P2達到接地電位電平。第1 閾值Vthl與NMOS晶體管MN22的閾值電壓Vthn相同。在連接點P2達到接地電位電平時，反相器INV21的輸出端子達到電源電壓電平，反相器INV22的輸出端子達到接地電位電平。由此，PMOS晶體管MP21成為導通狀態，帶隙基準電路10的放大器~的反轉輸入端子被輸入電源電壓電平。并且，NMOS晶體管MN21成為導通狀態，帶隙基準電路10的放大器 A1的非反轉輸入端子被輸入接地電位電平。在放大器A1中，在反轉輸入端子上被輸入電源電壓電平、非反轉輸入端子上被輸入接地電位電平時，從輸出端子輸出接地電位電平。從放大器A1的輸出端子輸出的接地電位電平被施加給各個PMOS晶體管MP11 MP13、MP22的柵極端子。由此，各個PMOS晶體管 MP11 MP13、MP22成為導通狀態。在PMOS晶體管MP11成為導通狀態時，電流I11從電源電壓端子經由PMOS晶體管 MP11的源極端子和漏極端子流過。該電流I11分支成兩路，一路的電流流過電阻器R11和電阻器R12，另一路的電流流過二極管D1Q。在PMOS晶體管MP12成為導通狀態時，電流I12從電源電壓端子經由PMOS晶體管 MP12的源極端子和漏極端子流過。該電流I12分支成兩路，一路的電流流過電阻器R13和電阻器R14,另一路的電流流過電阻器R15和N個二極管D11 D1N。在PMOS晶體管MP13成為導通狀態時，電流I13從電源電壓端子經由PMOS晶體管MP13的源極端子和漏極端子流過。該電流I13還流過電阻器R16和電阻器R170并且，第1起動電路20的PMOS晶體管M^2成為導通狀態。匪OS晶體管MN22的導通電阻值大于PMOS晶體管Mh2的導通電阻值，因而連接點P2成為電源電壓電平。結果， PMOS晶體管MP21和NMOS晶體管MR1都成為截止狀態。根據如上所述的第1起動電路20的作用，帶隙基準電路10能夠開始穩定動作。在穩定動作時的帶隙基準電路10中，設定從放大器A1施加給各個PMOS晶體管MP11 MP13的柵極端子的電位，使得電阻器R11與電阻器R12的連接點Pu、和電阻器R13與電阻器R14的連接點P12成為相互相同的電位。由此，即使電源電壓VDD的值變動時，也能夠從輸出端子輸出穩定的第1電壓值VA。并且，由于具有電阻器和二極管各自的電阻值的溫度依賴性相互抵消的關系，因而即使溫度變動時，也能夠從輸出端子輸出穩定的第1電壓值VA。因此，從帶隙基準電路10輸出的第1電壓值Va在電源電壓VDD的值達到第1閾值Vthl之前，取接地電位電平與電源電壓電平之間的不固定的值，而在電源電壓VDD的值達到第1閾值Vthl時取穩定的固定值。另一方面，在電壓分割電路30和第2起動電路40中，在剛剛開始供給電源電壓后的某個期間，電阻器R41與電阻器R42的連接點P41接近接地電位電平，PMOS晶體管MP4成為截止狀態。并且，PMOS晶體管MP4與電阻器R43的連接點P42也接近接地電位電平，PMOS晶體管MP3也成為截止狀態。因此，從電阻器Ii31與電阻器Ii32的連接點P31輸出的第2電壓值 Vb是接地電位電平。在電源電壓VDD的值達到第2閾值Vth2時，在第2起動電路40中，PMOS晶體管MP4 的源極端子與柵極端子的電位差達到閾值電壓Vthp以上，PMOS晶體管MP4成為導通狀態。第 2閾值Vth2利用算式"Vth2 = Vthp (R41+R42) /R42"表示。在PMOS晶體管MP4成為導通狀態時， PMOS晶體管MP3的源極端子與柵極端子的電位差達到閾值以上，PMOS晶體管MP3成為導通狀態。并且，在PMOS晶體管MP3成為導通狀態時，從電壓分割電路30輸出的第2電壓值 Vb成為根據電阻器I^31和電阻器R32各自的電阻值之比將電源電壓VDD的值進行分壓而得到的值，并且與電源電壓VDD成比例地逐漸增加。如果忽視PMOS晶體管MP3的導通電阻值， 則第2電壓值Vb利用算式"VB = VDD · R32/ (R31+R32) ”表不。如圖2所示，在電源電壓VDD的值達到第1閾值Vthl時，從帶隙基準電路10輸出的第1電壓值Va成為穩定的固定值。另一方面，在電源電壓VDD的值達到第2閾值Vth2之前，從電壓分割電路30輸出的第2電壓值Vb是接地電位電平，在電源電壓VDD的值為第2 閾值Vth2以上時，第2電壓值Vb是與電源電壓VDD成比例的值。其中，第2閾值Vth2大于第 1閾值Vthl。因此，將從開始供給電源電壓VDD到變穩定的期間中的某一個時刻、作為分界， 第1電壓值\與第2電壓值Vb的大小關系逆轉。即，在時刻、之前，第2電壓值Vb小于第 1電壓值Va，從電壓比較電路50輸出的上電復位信號POR是接地電位電平。在時刻、之后，第2電壓值Vb大于第1電壓值從電壓比較電路50輸出的上電復位信號POR是電源電壓電平。這樣，本實施方式的上電復位電路1能夠穩定地獲得足夠長的復位期間。另外，將構成各個電路的電阻器、二極管、PMOS晶體管以及NMOS晶體管都設計并制造成為能夠得到上述的預期特性比較重要。尤其是PMOS晶體管和NMOS晶體管，其特性在制造條件變動時而變動，因此具有即使在制造條件變動時也能夠獲得預期特性的設計余
量比較重要。圖3是示意地示出本實施方式的上電復位電路1的PMOS晶體管Mh2的閾值電壓 Vthp、NM0S晶體管MN22的閾值電壓Vthn、以及電壓分割電路30起動的第2閾值Vth2各自的工藝條件依賴性的曲線圖。為了即使在制造條件變動時也能夠在帶隙基準電路10之后起動電壓分割電路30，按照該圖所示，使在工藝條件變動的全部范圍內都為“Vth2 > Vthn”這樣來設計PMOS晶體管和NMOS晶體管比較重要。本發明不限于上述實施方式，能夠進行各種變形。例如，構成上電復位電路1的各個電路可以是各種結構的電路。產業上的可利用性本發明能夠應用于在上電復位電路中穩定獲得足夠長的復位期間的用途。標號說明1上電復位電路；10帶隙基準電路；20第1起動電路；30電壓分割電路；40第2起動電路；50電壓比較電路。
8
權利要求
1. 一種上電復位電路，其特征在于，該上電復位電路具有 帶隙基準電路，其被供給電源電壓，并輸出預定的第1電壓值； 第1起動電路，其在所述電源電壓的值達到第1閾值以上時，開始所述帶隙基準電路的穩定動作；電壓分割電路，其具有串聯地設于電源電壓端子和輸出端子之間的開關和第1電阻器、以及設于所述輸出端子和接地端子之間的第2電阻器，從所述輸出端子輸出第2電壓值，所述電源電壓端子被供給所述電源電壓；第2起動電路，其在所述電源電壓的值達到大于所述第1閾值的第2閾值以上時，使所述電壓分割電路的所述開關閉合；以及電壓比較電路，其輸入從所述帶隙基準電路輸出的第1電壓值和從所述電壓分割電路輸出的第2電壓值，在所述第2電壓值小于所述第1電壓值時輸出復位電平的電壓值，在所述第2電壓值達到所述第1電壓值以上時輸出電源電壓電平的電壓值。
全文摘要
在電源電壓VDD的值達到第1閾值以上時，通過第1起動電路(20)開始帶隙基準電路(10)的穩定動作，從帶隙基準電路(10)輸出第1電壓值VA。在電源電壓的值達到大于第1閾值的第2閾值以上時，通過第2起動電路(40)使電壓分割電路(30)的PMOS晶體管(MP3)成為導通狀態，從電壓分割電路(30)輸出的第2電壓值VB成為根據電阻器(R31、R32)的電阻比將電源電壓的值進行分壓而得到的值。在第2電壓值VB小于第1電壓值VA時，從電壓比較電路(50)輸出復位電平的電壓值，在第2電壓值VB達到第1電壓值VA以上時，從電壓比較電路(50)輸出電源電壓電平的電壓值。
文檔編號G06F1/24GK102342022SQ20108001093
公開日2012年2月1日 申請日期2010年2月25日 優先權日2009年3月11日
發明者三浦賢, 鈴木肇 申請人:哉英電子股份有限公司