專利名稱：一種多協議uhf rfid讀寫器基帶信號處理soc芯片的制作方法
技術領域：
本實用新型涉及一種超高頻RFID讀寫器數字基帶信號處理芯片，屬于數字基帶 信號處理芯片技術領域。
背景技術：
被動式超高頻射頻識別UHF RFID系統(工作頻段為86OMHz-96OMHz)采用反向散 射調制模式，工作于遠場輻射區，具有讀寫距離遠(可以達到3-10米)、非可視、讀寫速度 快、標簽無源等特點，使其廣泛應用于倉儲物流、停車場管理、資產管理、貴重物品防盜等領 域。被動式超高頻射頻識別RFID系統由讀寫器、電子標簽和后臺應用系統構成，其中讀寫 器和電子標簽是整個系統的關鍵。電子標簽內部無源而采用無源遠端射頻供電，內部資源 有限，無法完成復雜的信號處理，因此，在RFID系統中讀寫器的設計性能便是整個系統性 能的關鍵所在。超高頻RFID讀寫器從結構上分為射頻模塊和基帶控制模塊兩部分，如圖1所示， 圖中虛線框所圍的部分即讀寫器，其中射頻模塊主要由調制解調電路和天線組成，主要完 成高頻信號的調制和解調，發射與接收，是標簽和讀寫器之間的空中無線接口。基帶控制模 塊主要由協議控制模塊、編解碼模塊、數據校驗模塊、接口模塊等組成。其主要功能是控制 射頻系統，實現對高頻信號的編解碼功能，并實現類似于IS018000-6B/6C的UHF RFID標準 協議。同時，實現與外部設備或主機之間的應用接口，完成與上位機之間的數據通信。由此 可見，基帶控制模塊是整個RFID讀寫器的核心，支撐著整個系統的工作。具體來講，射頻模 塊的主要任務是(1)發射915MHz高頻信號，激活電子標簽，并且為電子標簽提供能量；(2) 調制發射信號，將數據信號通過天線發送給電子標簽；C3)接受并解調來自電子標簽的信 號。基帶控制模塊的主要任務是(1)與應用系統軟件進行通信，并執行系統軟件發過來的 動作指令；(2)實現射頻識別協議的編碼和解碼；(3)控制與射頻標簽的通信過程；(4)實 現多卡的防碰撞沖突算法；( 對讀寫器和電子標簽之間傳送的數據進行加密或解密；(6) 實現CRC編碼和解碼。對于手持式RFID讀寫器，其基帶控制模塊除了完成上面的功能以外，往往還需要 人機接口功能(如LCD顯示、鍵盤、觸摸屏等)和豐富的通信接口(如RS232、以太網、USB、 WiFi 等)。目前，超高頻手持式RFID讀寫器，一般采CPU+FPGA或CPU+RFID專用芯片(如 AS3990)的方式來實現。這兩種方法都有一定的缺陷。其中CPU+FPGA方案中，FPGA完成了 基帶處理功能，但用戶接口和通信接口由CPU實現。讀寫器設計者需要將二者集成在一塊 電路板上，二者之間的通信速度往往成為提高讀寫器性能、降低讀寫器成本和功耗的制約 條件。而CPU+RFID專用芯片(如AS3990)方案的優點是RFID專用芯片實現了 RFID讀寫 器基帶處理、射頻模擬前端處理、低量級的功率放大及增益控制等諸多功能，但是關于用戶 應用接口的功能仍然需要單獨的CPU來實現，同樣，CPU與RFID專用芯片之間也需要高速 通信，讀寫器的制作成本也很高。[0006]SOC(System on Chip)稱為系統級芯片，是將系統所需要的各種CPU、片內外設、存 儲器、通信接口甚至A/D和D/A轉換等功能模塊集成在一塊芯片上，即片上系統。SOC提高 了系統集成度，降低了設備成本，提高了可靠性，同時也便于實現低功耗。發明內容本實用新型針對現有RFID基帶信號處理方式存在的不足，提供一種可靠性高、功 耗低的多協議UHF RFID讀寫器基帶信號處理SOC芯片。本實用新型的多協議UHF RFID讀寫器基帶信號處理SOC芯片采用以下技術解決 方案該基帶信號處理SOC芯片包括CPU模塊、片內總線、存儲器接口、DAC輸出通道、 ADC輸入通道、UHF RFID硬件多協議處理單元、人機接口、高速通信接口、低速通信接口、定 時器模塊、JTAG接口模塊和主時鐘模塊；片內總線包括高速系統總線和低速外設總線，兩 條總線之間通過DMA控制器和總線橋連接在一起，每條總線都設有地址譯碼器和總線仲裁 器；CPU模塊、存儲器接口、人機接口、UHF RFID硬件多協議處理單元、JTAG接口模塊以及高 速通信接口均與高速系統總線連接；低速通信接口、定時器模塊和主時鐘模塊與低速外設 總線連接；高速通信接口、DAC輸出通道和ADC輸入通道與DMA控制器連接；在CPU模塊中 包含有用來控制電源管理的低功耗控制模塊。DAC輸出通道包括3路8位DAC輸出通道。ADC輸入通道包括2路8位ADC輸入通道。UHF RFID硬件多協議處理單元包括編碼模塊、解碼模塊、CRC校驗模塊以及時鐘 分頻模塊四部分。人機接口包括IXD控制器和觸摸屏控制器；高速通信接口配置有32位GPIO接口、PCI總線接口和USB1. 1接口控制器。低速通信接口配置有UART接口、SPI接口模塊和IIS音頻控制器。定時器模塊配置有2個16位定時計數器計時器和實時時鐘。本實用新型將UHF RFID讀寫器所需的各種基帶信號處理功能、協議實現功能、應 用開發有關的CPU及片內總線功能、片外接口功能、射頻電路的增益控制功能、低功耗控 制功能集成在了一起。芯片內具有CPU(基于開源的0penRISC1200即0R1200來實現)， 可以嵌入操作系統(如Windows CE、Linux等)，可擴展4G Bytes容量的存儲器，集成了 IS018000-6B/6C協議，并提供一種開放式軟件接口以實現除IS018000-6B/6C以外的其它 UHF RFID協議、防碰撞算法、定位算法、甚至分布式數據庫和中間件。可以非常方便地實現 高集成度、低成本、低功耗、高通用性的手持式UHF RFID讀寫器。
圖1是現有RFID讀寫器的結構框圖。圖2是本實用新型超高頻RFID基帶處理SOC芯片的結構原理框圖。圖3是利用本實用新型的SOC芯片實現的手持式UHF RFID讀寫器的結構原理框 圖。圖4是多協議處理單元的內部結構示意圖。4[0022]圖5是本實用新型超高頻RFID基帶處理SOC芯片的啟動流程圖。
具體實施方式
如圖2所示，本實用新型的超高頻RFID基帶處理SOC芯片包括CPU模塊、片內總 線、存儲器接口、DAC輸出通道、ADC輸入通道、UHF RFID硬件多協議處理單元、人機接口、高 速通信接口、低速通信接口、定時器模塊、低功耗控制模塊和其他模塊。CPU模塊S0C芯片內置了 32位CPU內核(基于0R1200)，該CPU內核利用指令可 以完成對整個芯片內各組成模塊的協調、配置和工作狀態檢測等功能。可以嵌入各種嵌入 式操作系統(如Windows CE或者Linux等)，以便實現更加靈活的功能，并為用戶提供良好 的程序接口。另外，還可以通過CPU執行軟件對基帶信號進行數字濾波、加密、解碼、編碼、 解碼等處理。片內總線SC0芯片內部配置了兩條Wishbone總線，分別是高速的系統總線和低 速的外設總線。CPU、存儲控制器、LCD控制器、觸摸屏控制器和多協議控制單元以及高速 的通信接口 USB和PCI和GPIO接口控制器都是掛在高速系統總線上的。而低速通信接口 (如SPI、PS/2、RS232、IIS和PWM等)和實時時鐘RTC控制器是掛在低速外設總線上的。 系統總線和外設總線之間通過DMA和總線橋連接在一起。每條總線都有自己的地址譯碼 器，便于獨立工作。高速通信接口(如USB和PCI和GPIO接口)和各AD/DA通道也可以在 DMA控制器的控制之下完成數據通信。另外，Wishbone總線采用Master和Slaver控制模 式，允許多Master，因此需要由總線仲裁器完成總線仲裁。存儲器接口 S0C芯片可以擴展多種存儲器設備，包括EPROM、SRAM、DRAM、Flash 等，利用PCI接口還可以擴展SD卡存儲設備，擴展空間最大可以達到4GBytes。DAC輸出通道S0C芯片提供了 3路8位DAC輸出通道，其中2路用于輸出正交調 制需要的I通道和Q通道基帶數字信號，另外1路8位P通道DAC通道作為功率放大器PA 的增益調整輸出。ADC輸入通道S0C芯片提供了 2路8位ADC輸入通道，用于輸入正交解調后的I 通道和Q通道的基帶數字信號。UHF RFID硬件多協議處理單元S0C芯片配置有硬件多協議處理單元，可以在 IS018000-6B、IS018000-6C、EPC Global C1G2 等多種 UHF RFID 協議標準之間的任意切換。 通過該單元，可以完成基帶信號的PIE編碼，FMO編碼、Miller解碼、CRC校驗、各通道信號 強度的檢測、防碰撞算法的執行，產生幀同步序列，執行協議要求的狀態控制等功能。另外， 本協議處理單元預留了開放式的軟件協議接口，可利用CPU執行軟件的方式使本SOC支持 除 IS018000-6B、IS018000-6C.EPC Global C1G2 等協議之外的其它 UHF RFID 協議。人機接口 S0C芯片配置了 IXD控制器和觸摸屏控制器，可以實現友好的人機界面 功能。高速通信接口 S0C芯片配置了 32位GPIO接口，便于擴展其它高速并行設備。配 置了 PCI總線接口，可以方便地擴展以太網，Wi-Fi、USB2.0等高速的通信設備和SD卡等 大容量外部存儲設備。配置了 USB1. 1接口控制器，可以提供USB主(Host)接口和USB從 (Device)接口。低速通信接口 S0C芯片配置了 UART接口和SPI接口模塊，可以實現一些近距離通信。配置了 IIS音頻控制器，可實現精彩音頻播放和采集。定時器模塊S0C芯片配置了 2個16位定時計數器計時器，可以提供看門狗定時 器和PWM輸出功能。配置了實時時鐘，可為用戶提供精確的時間和日歷顯示。低功耗控制模塊本芯片支持掉電、待機、工作、喚醒等多工作模式，并可以單獨地 對每個接口模塊的供電電源進行控制，便于實現靈活的低功耗控制能力。另外還配置了 JTAG接口，支持在線調試和程序下載。主時鐘模塊的外部晶振頻率 為27MHz，可以通過內部PLL使CPU工作主頻率達到150MHz。整個芯片采用單5V供電。利用本實用新型SOC芯片可以非常方便地實現高集成度、低成本、低功耗、高通用 性的手持式UHF RFID讀寫器，其結構如下圖3所示，由圖3可見，本實用新型的SOC芯片輸 出了正交調制所必須的I通道和Q通道的基帶信號(該信號已根據協議要求完成了編碼)， 用于功率放大器增益調整P通道數字信號，這三路信號都需要外接8位DAC將輸出的數字 信號轉換成模擬信號。I通道和Q通道的基帶模擬信號經正交調制(如LT5568)，過帶通 濾波(BPF)和功率放大器之后，再經環形器送入天線，構成發射通道。對于接收通道，本芯 片配置了輸入I通道和Q通道接口，用于接收經過正交解調(如LT5516)并經低噪聲放大 (LNA)和低通濾波(LPF)，然后再經ADC后的基帶輸入信號。UHF RFID硬件多協議處理單元的功能結構如圖4所示，包含了編碼模塊，解碼模 塊，CRC校驗模塊以及時鐘分頻模塊四部分。該多協議處理單元模塊的工作過程為時鐘分 頻信號輸入后(1)編碼過程計算機主機(HOST)給0R1200處理器指令和信息數據后，0R1200 處理器發送給編碼模塊和CRC校驗模塊啟動指令，編碼模塊接收到啟動指令后會返還給 0R1200處理器一個應答信號，隨后，0R1200處理器會把數據信息傳入編碼模塊和CRC校驗 模塊。當編碼數據完成后，將產生的CRC校驗值發送給編碼器，然后通過輸出通道發送出 去。(2)解碼過程0R1200處理器檢測到電子標簽發送過來的信息后，會分別發送給 解碼模塊和CRC校驗模塊啟動指令，解碼模塊接收到啟動指令后會返還給0R1200處理器一 個應答信號，隨之，解碼數據信息完成后，會將數據信息及校驗值發送給0R1200處理器，數 據信息經過0R1200處理器一定處理后，會將結果送往計算機主機(HOST)，IXD顯示器或存 儲器。本實用新型的超高頻RFID讀寫器基帶處理SOC芯片的工作過程分為啟動過程和 正常工作過程。其中啟動過程的流程如圖5所示上電之后，首先完成CPU 0R1200和各功能模塊的復位功能，然后從固定地址開始 讀取并執行系統初始化(Bootloader)程序，完成對各功能模塊(包括時鐘模塊、中斷和 電源管理模塊、存儲器控制模塊、LCD控制模塊和觸摸屏控制模塊、多協議處理單元模塊和 AD/DA控制模塊、DMA控制模塊、各種通信接口模塊等)的參數配置，并在IXD上輸出初始 化界面。從指定位置程序存儲器讀取用戶程序，顯示用戶界面。加載本地數據庫管理程序。 從I/Q通道DAC輸出載波輸出信號，并使輸出信號強度最大(即P通道ADC輸出最大)，打 開I/Q通道ADC，啟動多協議處理模塊，檢查是否有標簽存在。如果有標簽則顯示標簽數據， 并將其信息計入數據庫。如果沒有標簽，則連續發射載波并讀取ADC通道數據，如果連續k 鐘都沒有標簽響應數據則轉入低功耗模式，至此，啟動過程完畢。[0042] 在正常工作過程中，由應用程序調用讀寫器操作程序完成標簽數據的讀寫，和上 位機的數據交互和數據庫同步、多媒體播放以及其它的用戶指定功能，具體操作內容與用 戶應用程序有關。
權利要求1.一種多協議UHF RFID讀寫器基帶信號處理SOC芯片，包括CPU模塊、片內總線、存儲 器接口、DAC輸出通道、ADC輸入通道、UHF RFID硬件多協議處理單元、人機接口、高速通信 接口、低速通信接口、定時器模塊、JTAG接口模塊和主時鐘模塊；其特征是片內總線包括 高速系統總線和低速外設總線，兩條總線之間通過DMA控制器和總線橋連接在一起，每條 總線都設有地址譯碼器和總線仲裁器；CPU模塊、存儲器接口、人機接口、UHF RFID硬件多 協議處理單元、JTAG接口模塊以及高速通信接口均與高速系統總線連接；低速通信接口、 定時器模塊和主時鐘模塊與低速外設總線連接；高速通信接口、DAC輸出通道和ADC輸入通 道與DMA控制器連接；在CPU模塊中包含有低功耗控制模塊。
2.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述DAC輸出通道包括3路8位DAC輸出通道。
3.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述ADC輸入通道包括2路8位ADC輸入通道。
4.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述UHF RFID硬件多協議處理單元包括編碼模塊、解碼模塊、CRC校驗模塊以及時鐘分頻 模塊四部分。
5.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述人機接口包括LCD控制器和觸摸屏控制器。
6.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述高速通信接口配置有32位GPIO接口、PCI總線接口和USB1. 1接口控制器。
7.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述低速通信接口配置有UART接口、SPI接口模塊和IIS音頻控制器。
8.根據權利要求1所述的多協議UHFRFID讀寫器基帶信號處理SOC芯片，其特征是， 所述定時器模塊配置有2個16位定時計數器計時器和實時時鐘。
專利摘要本實用新型公開了一種多協議UHF RFID讀寫器基帶信號處理SOC芯片，包括CPU模塊、片內總線、存儲器接口、DAC輸出通道、ADC輸入通道、UHF RFID硬件多協議處理單元、人機接口、高速通信接口、低速通信接口、定時器模塊、JTAG接口模塊和主時鐘模塊；高速系統總線和低速外設總線之間通過DMA控制器和總線橋連接在一起，每條總線都設有地址譯碼器和總線仲裁器；CPU模塊、存儲器接口、人機接口、多協議處理單元、JTAG接口模塊以及高速通信接口均與高速系統總線連接；低速通信接口、定時器模塊和主時鐘模塊與低速外設總線連接。本實用新型可以非常方便地實現高集成度、低成本、低功耗、高通用性的手持式UHF RFID讀寫器。
文檔編號G06K17/00GK201828938SQ20102022809
公開日2011年5月11日 申請日期2010年6月18日 優先權日2010年6月18日
發明者張琳, 李言飛, 楊新濤, 栗華, 潘勇, 王洪君, 趙斌 申請人:山東大學