專利名稱：一種片上系統的制作方法
技術領域：
本發明涉及集成電路領域，特別涉及一種片上系統。
背景技術：
SOC (System on Chip)，稱為片上系統，是指一個有專用目標的集成電路，其中包含完整系統，并且嵌入軟件的全部內容。SOC可以包括系統級芯片控制邏輯模塊、CPU內核模塊、DSP模塊、存儲模塊(memory)，和外部進行通訊的接口模塊、ADC(模數轉換)/DAC(數模轉換)的模擬前端模塊、電源模塊、功耗管理模塊和為其它模塊提供基準電壓的基準電壓源(V0ItageReference)，對于無線SOC還有射頻模塊、用戶定義邏輯模塊以及微電子機械模塊，SOC芯片還需要內嵌有基本軟件模塊或可載入的用戶軟件等。例如在申請號為 200610031082. 1的中國專利文獻中，公開了一種內嵌存儲模塊的S0C。在SOC中基準電壓源是用作產生基準電壓的高穩定度的電壓源，隨著集成電路規模的不斷增大，尤其是SOC的發展，基準電壓源也成為大規模、超大規模集成電路和幾乎所有數字模擬系統中不可缺少的基本電路模塊。在許多集成電路中，如數模轉換器(DAC)、模數轉換器(ADC)、線性穩壓器和開關穩壓器，都需要電壓基準。在數模轉換器中，DAC根據呈現在其輸入端上的數字輸入信號，利用DC基準電壓產生模擬輸出；在模數轉換器中，DC電壓基準又與模擬輸入信號一起用于產生數字化的輸出信號。目前較常用的一種基準電壓源為帶隙基準參考源(BGR，bandgap reference)。在現有的SOC中通常不為存儲模塊單獨設置基準電壓源，從而存儲模塊需要和其它模塊例如射頻模塊或者邏輯模塊共用基準電壓源，但是這樣存在的問題是使得存儲模塊的工作性能較差。
發明內容
本發明解決的問題是提供一種片上系統，從而提高片上系統中存儲模塊的工作性能。為了解決上述問題，本發明提供了一種片上系統，包括邏輯模塊、存儲模塊和第一基準電壓源，所述邏輯模塊用于對所述存儲模塊進行操作，所述第一基準電壓源用于為邏輯模塊提供基準電壓，還包括第二基準電壓源，第二基準電壓源用于為存儲模塊提供基準電壓。優選的，所述第一基準電壓源、第二基準電壓源為帶隙基準參考源。優選的，還包括射頻模塊和第三基準電壓源，所述射頻模塊用于收發射頻信號并與所述邏輯模塊連接，所述第三基準電壓源用于為射頻模塊提供基準電壓。優選的，所述第三基準電壓源為帶隙基準參考源。優選的，所述第二基準電壓源的精確度高于第三基準電壓源的精確度。優選的，所述第二基準電壓源的精確度高于第三基準電壓源的精確度和第一基準電壓源的精確度。
優選的，所述存儲模塊至少為兩個，所述第二基準電壓源至少為兩個，所述存儲模塊和所述第二基準電壓源一一對應連接。優選的，所述第二基準電壓源的精確度高于第一基準電壓源的精確度。與現有技術相比，本發明主要具有以下優點本發明在SOC中除了設置為邏輯模塊提供基準電壓的基準電壓源之外還另外為存儲模塊設置了基準電壓源，從而可以根據存儲模塊對于基準電壓的精確度要求、對于溫度系數的要求以及對于基準電壓值的要求來設置基準電壓源，從而使得存儲模塊不需要和其他模塊共用基準電壓源，這樣提高了存儲模塊的精確度，提高了 SOC的工作性能。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。圖1是本發明的一種SOC的結構示意圖；圖2是圖1所示的SOC中第一基準電壓源一實施例的電路圖；圖3是圖1所示的SOC中第二基準電壓源一實施例的電路圖；圖4是圖1所示的SOC中第二基準電壓源另一實施例的電路圖。
具體實施例方式由背景技術可知，在現有的SOC中通常不為存儲模塊單獨設置基準電壓源，從而存儲模塊需要和其它模塊例如射頻模塊或者邏輯模塊共用基準電壓源，但是，本發明的發明人經過大量的研究認為soc中的邏輯模塊、射頻模塊、存儲模塊等等對基準電壓精確度的需求不同，例如邏輯模塊對于基準電壓源精確度的要求較低，而射頻對于基準電壓源的精確度要求較高，存儲模塊則對基準電壓源的要求更高，然而在現有的SOC中為了節省面積，不為存儲模塊單獨設置基準電壓源，因此存儲模塊只能共用其它模塊的基準電壓源，發明人在研究中發現存儲器件對基準電壓源的精確度要求很高，這樣根據其他模塊的需求設計的基準電壓源往往不能滿足存儲模塊的需求，并且存儲模塊和其他模塊所需要的基準電壓值具有差別，溫度系數的要求也不同，因此這樣就造成存儲模塊的工作的性能較差，以至于整個SOC的工作性能較差。因此發明人研究得到了一種S0C，包括邏輯模塊、存儲模塊和第一基準電壓源和第二基準電壓源，所述邏輯模塊用于對所述存儲模塊進行操作，所述第一基準電壓源用于為邏輯模塊提供基準電壓，第二基準電壓源用于為存儲模塊提供基準電壓。為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實現方式做詳細的說明。本發明利用示意圖進行詳細描述，在詳述本發明實施例時， 為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。圖1為本發明的SOC結構示意圖，為了便于清楚說明，在圖1中省略了與本發明關系不大的模塊。如圖1所示，該S0C100，包括邏輯模塊101、存儲模塊103和第一基準電壓源105和第二基準電壓源107，所述第一基準電壓源105用于為邏輯模塊101提供基準電壓，第二基準電壓源107用于為存儲模塊103提供基準電壓。其中第一基準電壓源105可以為本領域技術人員熟知的提供給射頻模塊或者邏輯模塊等基準電壓的基準電壓源。所述邏輯模塊101可以為控制邏輯模塊、CPU模塊或DSP模塊等。優選的，所述S0C100還可以包括射頻模塊109和第三基準電壓源111，所述射頻模塊109用于收發射頻信號并與所述邏輯模塊101連接，具體地，所述射頻模塊109由所述邏輯模塊101控制向其他設備發送射頻信號，以及，所述射頻模塊109從其他設備接收射頻信號并傳送所述邏輯模塊101進行處理，所述第三基準電壓源111用于為射頻模塊109提供基準電壓。對于射頻模塊109、邏輯模塊101和存儲模塊103對于基準電壓源的精確度以及參考電壓值的需求都不同，發明人在研究中發現為不同的模塊提供不同的基準電壓源可以使得SOC的精確度更高。優選的，所述第一基準電壓源105、第二基準電壓源107和第三基準電壓源111可以為帶隙基準參考源，由于帶隙基準參考源穩定性好，因此可以使得SOC的性能更加穩定。優選的，所述S0C100可以包括至少兩個存儲模塊103和分別與存儲模塊103電連接的至少兩個第二基準電壓源107，所述第二基準電壓源107可以根據與其電連接的存儲模塊103的具體需求進行設計，從而不同的存儲模塊103可以使用不同的第二基準電壓源 107，這樣進一步提高了 SOC的性能。當然，在其他實施例，多個存儲模塊也可以共用一個第二基準電壓源。除此之外，上述S0C100還可以包括其它的模塊，例如外部進行通訊的接口模塊、 ADC (模數轉換)/DAC (數模轉換)的模擬前端模塊、電源模塊、功耗管理模塊、用戶定義邏輯模塊以及微電子機械模塊等等，另外SOC芯片還需要內嵌有基本軟件模塊或可載入的用戶軟件等，對于需要基準電壓的模塊也可以單獨為其提供基準電壓源，對于基準電壓精確度要求不高模塊可以共用基準電壓源。對于上述的SOC包括的模塊由于與本發明關系不大， 因此在本發明的實施例中不進行詳細說明。優選的，由于邏輯模塊、射頻模塊和存儲模塊對于基準電壓的精確度要求不同，通常存儲模塊對于基準電壓的精確度要求最高，因此可以設置第二基準電壓源的精確度高于第三基準電壓源的精確度；或第二基準電壓源的精確度高于第一基準電壓源的精確度；或第二基準電壓源的精確度高于第三基準電壓源的精確度和第三基準電壓源的精確度；或第二基準電壓源的精確度高于第三基準電壓源的精確度，第三基準電壓源的精確度高于第一基準電壓源的精確度。這樣可以根據不同的精確度提供不同的基準電壓源，對于精確度要求不高的模塊可以共用基準電壓源或者提供精確度較低的基準電壓源，這樣節約了資源， 降低了成本。在一具體實現中，所述第一基準電壓源可以為如圖2所示的帶隙基準參考源，包括誤差放大器A、PM0S控制管Ml、PMOS輸出管M2、控制電阻R4和R5、輸出電阻R6以及帶隙電流產生電路。其中，控制管Ml的柵極與輸出管M2的柵極連接，并與誤差放大器A的輸出端連接，控制管Ml與輸出管M2的源極和襯底都接在電源上，電源電壓為VDD，輸出管M2的漏極接在輸出電阻R6的一端；控制電阻R4和R5的一端與控制管Ml漏極連接，電阻R4和 R5的另一端分別接在誤差放大器A的正、負輸入端VB和VA ；控制管Ml的電流通過兩個控制電阻R4和R5輸送給帶隙電流產生電路所述帶隙電流產生電路由3個電阻Rl、R2，R3以及2個三極管Ql和Q2構成。其中，電阻Rl和R2有一公共端接地；另一端分別連接誤差放大器A的負輸入端VA和正輸入端VB ；電阻R3 —端連接在誤差放大器A的正輸入端VB，另一端連接在三極管Q2的發射極上；三極管Ql和Q2都可以連接作為二極管使用，具體的連接方法為本領域技術人員熟知的。輸出管M2的漏極為輸出端，輸出提供給邏輯模塊101的基準電壓VBG。所述第二基準電壓源107可以為根據存儲模塊103的需求設計的電壓源，例如所述第二基準電壓源可以為如圖3所示的帶隙基準參考源。如圖3所示，帶隙基準參考源包括偏置電壓產生電路120和運算放大電路130，其中偏置電壓產生電路120用于向運算放大電路130提供偏置電壓，運算放大電路130用于輸出參考電壓Vref，參考電壓Vref作為基準電壓提供給存儲模塊103。偏置電壓產生電路120包括差分輸入電路140，差分輸入電路140包括第三PMOS管P3和第四PMOS管P4組成的電流源，差分輸入電路140還包括第一差分MOS單元140a和第二差分MOS單元140b。其中，第三PMOS管P3的襯底接高電平 (Vdd)，第三PMOS管P3的源極接高電平(Vdd)，第三PMOS管P3的漏極和柵極接差分輸入電路140的第一差分MOS單元140a的漏極，第一差分MOS單元140a的襯底接低電平(&id)， 第一差分MOS單元140a的柵極接差分輸入電路的輸入端，第一差分MOS單元140a的源極接負載NMOS管m的漏極，負載NMOS管m的襯底接低電平(&id)，負載NMOS管m的源極接低電平(&id)，負載NMOS管m的柵極輸入電壓。第四PMOS管P4的襯底接高電平(Vdd)，第四PMOS管P4的柵極接第三PMOS管P3 的柵極，第四PMOS管P4的源極接高電平(Vdd)，第四PMOS管P4的漏極和差分輸入電路140 的第二差分MOS單元140b的漏極接偏置電壓電路的輸出端，第二差分MOS單元140b的襯底接低電平(&id)，第二差分MOS單元140b的柵極接差分輸入電路的輸入端，第二差分MOS 單元140b的源極接負載NMOS管m的漏極。其中，所述第一差分MOS單元140a和第二差分MOS單元140b可以為裂柵結構。 從而可以對第一差分MOS單元140a和第二差分MOS單元140b中的浮柵晶體管進行編程， 調整其閾值電壓，從而使得參數不完全相同的第一差分MOS單元140a和第二差分MOS單元 140b在受到外界擾動時發生的漂移相同，從而可以抵消，使得偏置電壓產生電路120輸出的電壓漂移減小，從而電壓基準電路的輸出受外界擾動小，精確度高。偏置電壓產生電路120還可以包括啟動電路110。在另一實施例中，所述第二基準電壓源也可以為本領域技術人員熟知的提供給存儲模塊基準電壓的基準電壓源。例如所述第二基準電壓源可以為如圖4所示的帶隙基準參考源。如圖4所示，帶隙基準參考源600包括分別以多個PMOS晶體管602和603、多個NMOS 晶體管611和612、多個pnp雙極結型晶體管621和622、以及電阻器631。帶隙基準發生器600還包括連接到PMOS晶體管603的偏置控制電路640。偏置控制電路640包括緩沖器 641和多個電阻器642和643。緩沖器641從PMOS晶體管603的漏極提供高阻抗輸入。電阻器642和643串聯接在緩沖器641的輸出和地之間，以提供電阻器642和643之間的分壓器，用于偏置PMOS晶體管602和603形成的電流鏡的柵極，PMOS晶體管603的漏極輸出參考電壓Vref。第三基準電壓源的電路結構可以和第一基準電壓源的電路結構相同，上述的第一基準電壓源的精確性要低于第二基準電壓源，由于存儲模塊對基準電壓的精確性要求高于其它模塊，因此上述的電路結構使得SOC中存儲模塊的工作性能更好，從而使得SOC的工作性能更好。 以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種片上系統，包括邏輯模塊、存儲模塊和第一基準電壓源，所述邏輯模塊用于對所述存儲模塊進行操作，所述第一基準電壓源用于為邏輯模塊提供基準電壓，其特征在于，還包括第二基準電壓源，第二基準電壓源用于為存儲模塊提供基準電壓。
2.根據權利要求1所述的片上系統，其特征在于，所述第一基準電壓源、第二基準電壓源為帶隙基準參考源。
3.根據權利要求1或2所述的片上系統，其特征在于，還包括射頻模塊和第三基準電壓源，所述射頻模塊用于收發射頻信號并與所述邏輯模塊連接，所述第三基準電壓源用于為射頻模塊提供基準電壓。
4.根據權利要求3所述的片上系統，其特征在于，所述第三基準電壓源為帶隙基準參考源。
5.根據權利要求4所述的片上系統，其特征在于，所述第二基準電壓源的精確度高于第三基準電壓源的精確度。
6.根據權利要求4所述的片上系統，其特征在于，所述第二基準電壓源的精確度高于第三基準電壓源的精確度和第一基準電壓源的精確度。
7.根據權利要求1所述的片上系統，其特征在于，所述存儲模塊至少為兩個，所述第二基準電壓源至少為兩個，所述存儲模塊和所述第二基準電壓源一一對應連接。
8.根據權利要求1所述的片上系統，其特征在于，所述第二基準電壓源的精確度高于第一基準電壓源的精確度。
全文摘要
本發明提供了一種片上系統，包括邏輯模塊、存儲模塊和第一基準電壓源，所述邏輯模塊用于對所述存儲模塊進行操作，所述第一基準電壓源用于為邏輯模塊提供基準電壓，其特征在于，還包括第二基準電壓源，第二基準電壓源用于為存儲模塊提供基準電壓，從而提高片上系統中存儲模塊的工作性能。
文檔編號G06F1/26GK102298434SQ20101021787
公開日2011年12月28日 申請日期2010年6月23日 優先權日2010年6月23日
發明者許丹 申請人:上海宏力半導體制造有限公司