專利名稱：記錄芯片版本編號的方法
技術領域：
本發明涉及芯片設計，特別涉及可記錄版本編號的芯片架構及其記錄方法。
背景技術：
在電路設計流程中，在電路布局繞線完成后，便經由代工廠制作光罩以制作芯片， 并據以驗證是否滿足所設計的規格，例如是否可達到所需要的功能或是否可達到一定的可 靠性。然而，盡管在芯片設計過程中已通過大量的電腦或硬件的模擬驗證芯片的規格，實體 芯片仍有可能因各種因素出現錯誤。若該錯誤為電路上的錯誤，例如電路元件連接錯誤，則 需要更新該芯片的布局繞線以依此制作更新版本的芯片。由于大部分的芯片都無法在初版 時即完全達到所需要的要求，故目前電路設計多半會增加一芯片版本記錄的機制以作為芯 片版本控管的基準。另一方面，由于芯片在制作之前已進行了大量的模擬，故僅會有少數的錯誤存在 于實體芯片。因此，在進行更正該芯片的布局繞線時，為避免重新合成電路、重新模擬驗 證及重新布局繞線所耗費的時間，設計人員多半會以工程修改命令(Engineering Change Order,ECO)方式修改這些錯誤，亦即以人工方式修改電路布局繞線。由于光罩的制作費用 相當可觀，以ECO方式修改錯誤既可避免重新制作整體光罩的費用，又僅需要重新制作所 修改的部位的光罩，故可達到節省成本的目的。同理，設計人員也可通過ECO方式進行芯片版本記錄的更新。圖1顯示現有的可 記錄版本編號的芯片架構的示意圖。如圖1所示，該芯片100包含第一金屬層102、第二金 屬層104、通孔層106、第一暫存器108和第二暫存器110。該第一暫存器108和該第二暫存 器110用以記錄該芯片100的版本。在該芯片100的初版時，該第一暫存器108經由該第 一金屬層102的金屬導線連接至該通孔層106的通孔150，并再通過該第二金屬層104的金 屬導線連接至一低邏輯電平(level)，例如接地電壓。該第二暫存器110亦經由該第一金屬 層102的金屬導線連接至該通孔150。因此，該第二暫存器110同樣連接至一低邏輯電平。 設計人員可通過讀取該第一暫存器108和該第二暫存器110所存的值來檢視該芯片100的 版本。例如，當該芯片100為初版時，該第一暫存器108和該第二暫存器110所存的值即為 00。當欲更新該芯片100的版本時，設計人員即可手動更新該第一暫存器108和該第 二暫存器110的連接方式。圖2顯示該芯片100的另一示意圖。如圖2所示，設計人員以 ECO方式修改該第一金屬層102的金屬導線連接方式，以使該第二暫存器110經由該通孔層 106的通孔152連接至一高邏輯電平，例如供應電壓。因此，該第一暫存器108和該第二暫 存器110所存的值即改變為10。待下次改版時，設計人員可再次更新該第一金屬層102的 金屬導線連接方式，以使該第一暫存器108和該第二暫存器110皆連接至一高邏輯電平，并 使該第一暫存器108和該第二暫存器110所存的值改變為11。然而，該芯片100的版本記錄機制存在下列缺點。設計人員在每次改版時除了修 改電路的錯誤外，還需要額外修改該第一金屬層102的金屬導線連接方式。由于底層的光罩制作費用相對較高，故該芯片100的改版費用也相當昂貴。據此，業界所需要的是一種可 記錄版本編號的芯片架構及其記錄方法，其可根據芯片的更動部位相應的更動其版本記錄 機制的連接方式，以達到節省成本的目的。
發明內容
本發明的目的在于提供一種可節省成本的記錄版本編號的芯片架構及其記錄方 法，其可根據芯片的更動部位相應地更動其版本記錄機制的連接方式。本發明揭示了一種可記錄版本編號的芯片架構，包含多組導線、多個通孔以及至 少一個記錄單元。這些導線分別布置于多個導線層上。這些通孔分別布置于多個通孔層中， 用以填入導體以電性連接這些導線，這些通孔層設置于這些導線層間。該至少一個記錄單 元經由這些導線電性連接至至少一個邏輯電平以記錄一芯片的版本編號。這些導線可更改 以形成不同的繞線方式，而更改其中一層導線層的導線可使該至少一個記錄單元電性連接 至不同的邏輯電平。這些通孔層可更改其通孔布置位置，而更改其中一層通孔層的通孔布 置位置可使該至少一個記錄單元電性連接至不同的邏輯電平。本發明揭示了一種記錄芯片版本編號的方法，其應用于一欲更動光罩圖案的芯 片，其中該芯片包含多組導線及多個通孔層，這些導線經由這些通孔層電性連接以將至少 一個記錄單元電性連接至至少一個邏輯電平，該方法包含下列步驟若需要更動該芯片的 其中一層導線層的光罩圖案，則更動布置于該層導線層的導線，以使該至少一個記錄單元 電性連接至不同的邏輯電平；以及若需要更動該芯片的其中一層通孔層的光罩圖案，則更 動該層通孔層的通孔布置位置，以使該至少一個記錄單元電性連接至不同的邏輯電平。上文已經概略地敘述本發明的技術特征，從而使下文的詳細描述得以獲得較佳了 解。構成本發明的申請專利范圍標的的其它技術特征將描述于下文。本發明所屬技術領域 中的普通技術人員應可了解，下文揭示的概念與特定實施例可作為基礎而相當輕易地予以 修改或設計其它結構或制程而實現與本發明相同的目的。本發明所屬技術領域中的普通技 術人員亦應可了解，這類等效的建構并無法脫離所附的權利要求書所提出的本發明的精神 和范圍。
圖1顯示一現有的可記錄版本編號的芯片架構的示意圖；圖2顯示一現有的可記錄版本編號的芯片架構的另一示意圖；圖3顯示根據本發明的一個實施例的可記錄版本編號的芯片架構的示意圖；圖4顯示根據本發明的一個實施例的可記錄版本編號的芯片架構的另一示意圖；圖5顯示根據本發明的一個實施例的可記錄版本編號的芯片架構的又一示意圖；圖6顯示根據本發明的一個實施例的可記錄版本編號的芯片架構的再一示意圖；圖7顯示根據本發明的一個實施例的可記錄芯片版本編號的方法的流程圖；圖8顯示根據本發明的另一實施例的可記錄版本編號的芯片架構的示意圖；圖9顯示根據本發明的一個實施例的導線層的導線可具有的繞線方式；圖10顯示根據本發明的一個實施例的通孔層可具有的通孔布置位置；圖11顯示根據本發明的另一實施例的可記錄版本編號的芯片架構的另一示意
圖12顯示根據本發明的另一實施例的可記錄版本編號的芯片架構的又一示意 圖；圖13顯示根據本發明的另一實施例的可記錄版本編號的芯片架構的再一示意 圖；以及圖14顯示根據本發明的另一實施例的可記錄版本編號的芯片架構的又一示意 圖。主要元件符號說明100-H-* LL 心片
102第一導線層
104第二導線層
106通孔層
108第一暫存器
110第二暫存器
150通孔
152通孔
300-H-* LL 心片
302第一導線層
304第二導線層
306第三導線層
308第一通孔層
310第二通孔層
312記錄單元
350通孔
352通孔
360通孔
362通孔
702 --712 步驟
800-H-* LL 心片
802第一導線層
804第二導線層
806第三導線層
808第一通孔層
810第二通孔層
812記錄單元
850通孔
852通孔
860通孔
862通孔
具體實施例方式本發明在此所探討的方向為一種可記錄版本編號的芯片架構及其記錄方法。為了 能徹底地了解本發明，將在下列的描述中提出詳盡的步驟及組成。顯然地，本發明的施行并 未限定于本發明技術領域的技術人員所熟悉的特殊細節。另一方面，眾所周知的組成或步 驟并未描述于細節中，以避免造成本發明不必要的限制。本發明的較佳實施例會詳細描述 如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明 的范圍不受限定，其以權利要求為準。圖3顯示根據本發明的一個實施例的可記錄版本編號的芯片架構的示意圖。如圖 3所示，該芯片300包含第一導線層302、第二導線層304、第三導線層306、第一通孔層308、 第二通孔層310和記錄單元312，其中該第一通孔層308布置于該第一導線層302和該第二 導線層304間以電性連接該第一導線層302和該第二導線層304的導線，而該第二通孔層 310布置于該第二導線層304和該第三導線層306間以電性連接該第二導線層304和該第 三導線層306的導線。在本發明的部分實施例中，該記錄單元312可由暫存器所實現。該記錄單元312用以記錄該芯片300的版本。在該芯片300的初版時，該記錄單元 312經由該第一導線層302的導線連接至該第一通孔層308的通孔350，并通過該第二導線 層304的導線連接至該第二通孔層310的通孔360，再通過該第三導線層306的導線連接至 一低邏輯電平，例如接地電壓。另一方面，一高邏輯電平，例如供應電壓，經由該第三導線層 306的導線連接至該第二通孔層310的該通孔360，并通過該第二導線層304的導線連接至 該第一通孔層308的該通孔350，再連接至該第一導線層302的導線。設計人員可通過讀取 該記錄單元312以檢視該芯片300的版本。例如，當該芯片300為初版時，該記錄單元312 連接至一低邏輯電平，故該記錄單元312所存的值為0。當欲更新該芯片300的版本時，設計人員可根據該芯片300的更新位置相應地更 新這些導線層302、304和306的導線的繞線方式，或相應地更新這些通孔層308和310的 通孔布置位置以改變該記錄單元312所記錄的值。舉例而言，圖4顯示該芯片300的另一示意圖。若該芯片300欲更改該第三導線 層306的部分導線的連線關系以更正該芯片300存在的錯誤，設計人員即可相應地更改該 第三導線層306的導線以使該第二通孔層310的該通孔360連接至一高邏輯電平，并使該 第二通孔層310的通孔362連接至一低邏輯電平。據此，該記錄單元312即連接至一高邏 輯電平，故該記錄單元312所存的值為1。圖5顯示該芯片300的又一示意圖。若該芯片300在第二次改版時欲更改該第二 導線層304的部分導線的連線關系以更正該芯片300存在的錯誤，設計人員即可相應地更 改該第二導線層304的導線以使該第一通孔層308的該通孔350連接至該第二通孔層310 的該通孔362。據此，該記錄單元312即連接至一低邏輯電平，故該記錄單元312所存的值 為0。如圖4及圖5所示，該芯片300根據其更正的位置相應地更新其導線層或通孔層 的連接方式，而非如現有芯片100需要在每次改版時更改其底層的導線層，故可節省光罩 的制作費用而達到節省成本的目的。圖6顯示該芯片300的再一示意圖。若該芯片300在第三次改版時不需要更改這些導線層302、304和306的導線的繞線方式，則設計人員可更改該第一通孔層308以使該 第一通孔層308的該通孔350連接至該第二通孔層310的該通孔360。據此，該記錄單元 312即連接至一高邏輯電平，故該記錄單元312所存的值為1。如圖6所示，若該芯片300在改版時不需要更動任何一層導線層或通孔層的光罩 圖案，則可選擇光罩制作費用最少的導線層或通孔層以改變其連接方式，因而達到節省成 本的目的。在本實施例中，該第一通孔層308的光罩制作費用最少，故設計人員即可選擇該 第一通孔層308以改變故該記錄單元312所存的值。雖然該記錄單元312僅對應至一位元的存儲，然而該芯片300可設計以包含多個 記錄單元及其相應的導線及通孔，以使該芯片300可記錄多個位元以上的版本。圖7顯示根據本發明的一個實施例的記錄芯片版本編號的方法的流程圖，其應用 于一欲更動光罩圖案的芯片，其中該芯片包含多組導線及多個通孔層，這些導線經由這些 通孔層電性連接以將至少一個記錄單元電性連接至至少一個邏輯電平。在步驟702，檢查 該芯片的更新位置，并進入步驟704。在步驟704，判斷是否需要更動該芯片的其中一層導 線層的光罩圖案。若判斷結果為是，則進入步驟706，否則進入步驟708。在步驟706，更動 布置于該需要更動導線層的導線，以使該至少一個記錄單元電性連接至不同的邏輯電平， 并結束本方法。在步驟708，判斷是否需要更動該芯片的其中一層通孔層的光罩圖案。若 判斷結果為是，則進入步驟710，否則進入步驟712。在步驟710，更動該需要更動通孔層的 通孔布置位置，以使該至少一個記錄單元電性連接至不同的邏輯電平，并結束本方法。在步 驟712，更動任何一層通孔層的通孔布置位置，或是更動任何一層導線層的導線，以使該至 少一個記錄單元電性連接至不同的邏輯電平，并結束本方法。圖8顯示根據本發明的另一實施例的可記錄版本編號的芯片架構的示意圖。如圖 8所示，該芯片800包含第一導線層802、第二導線層804、第三導線層806、第一通孔層808、 第二通孔層810和記錄單元812，其中該第一通孔層808包含通孔850和852，并布置于該 第一導線層802和該第二導線層804間以電性連接該第一導線層802和該第二導線層804 的導線，而該第二通孔層810包含通孔860和862，并布置于該第二導線層804和該第三導 線層806間以電性連接該第二導線層804和該第三導線層806的導線。在本發明的部分實 施例中，該記錄單元812可由暫存器所實現。圖9顯示這些導線層802、804和806的導線可具有的繞線方式。如圖9所示，這 些導線層802、804和806的導線可具有兩種繞線方式，其中每種繞線方式各包含八個通孔 布置位置。圖10顯示這些通孔層808和810可具有的通孔布置位置。如圖10所示，這些通 孔層808和810各可具有兩種通孔布置位置。該記錄單元812用以記錄該芯片800的版本。如圖8所示，在該芯片800的初版 時這些導線層802、804和806的導線為第一種繞線方式，而這些通孔層808和810分別為 第一種和第三種通孔布置位置，而該記錄單元812經由該通孔850和860連接至一低電壓 電平。當欲更新該芯片800的版本時，設計人員可根據該芯片800的更新位置相應的更新 這些導線層802、804和806的導線的繞線方式或這些通孔層808和810的通孔布置位置以 改變該記錄單元812所記錄的值。舉例而言，圖11顯示該芯片800的另一示意圖。若該芯片800欲更改該第二導線層804的部分導線的連線關系以更正該芯片800存在的錯誤，設計人員即可相應地更改該 第二導線層804的導線為第二種繞線方式以使該記錄單元812通過該通孔850和862連接 至一高電壓電平。圖12顯示該芯片800的又一示意圖。若該芯片800在第二次改版時欲更改該第 一導線層802的部分導線的連線關系以更正該芯片800存在的錯誤，設計人員即可相應地 更改該第一導線層802的導線為第二種繞線方式，以使該記錄單元812通過該通孔852和 860連接至一低電壓電平。圖13顯示該芯片800的再一示意圖。若該芯片800在第三次改版時欲更改該第 二通孔層810的部分通孔的布置位置，設計人員即可相應地更改該第二通孔層810的通孔 布置位置為第四種通孔布置位置，以使該記錄單元812通過該通孔852和860連接至一高 電壓電平。圖14顯示該芯片800的又一示意圖。若該芯片800在第四次改版時欲更改該第 一通孔層808的部分通孔的布置位置，設計人員即可相應地更改該第一通孔層808的通孔 布置位置為第二種通孔布置位置，以使該記錄單元812通過該通孔852和862連接至一低 電壓電平。類似圖3的芯片300，雖然該記錄單元812僅對應至一位元的存儲，然而該芯片 800可設計以包含多個記錄單元及其相應的導線及通孔，以使該芯片800可記錄多個位元 以上的版本。綜上所述，本發明的可記錄版本編號的芯片架構及其記錄方法可根據芯片改版時 的更動部位相應的更動其版本記錄機制的連接方式，以減少重新制作光罩所需要的費用。 同時，本發明的可記錄版本編號的芯片架構可根據使用需求擴充其記錄單元及相應的通孔 和導線的數量而記錄多個位元的版本編號，故更能符合業界的需求。本發明的技術內容及技術特點已揭示如上，然而熟悉本項技術的人士仍可能基于 本發明的教示及揭示而作種種不背離本發明精神的替換及修飾。因此，本發明的保護范圍 應不限于實施例所揭示者，而應包括各種不背離本發明的替換及修飾，并為權利要求書所 涵蓋。
權利要求
1.一種記錄芯片版本編號的方法，應用于一欲更動光罩圖案的芯片，其中該芯片包含 多組導線及多個通孔層，這些導線經由這些通孔層電性連接以將至少一個記錄單元電性連 接至至少一個邏輯電平，該方法包含下列步驟若需要更動該芯片的其中一層導線層的光罩圖案，則更動布置于該層導線層的導線， 以使該至少一個記錄單元電性連接至不同的邏輯電平；以及若需要更動該芯片的其中一層通孔層的光罩圖案，則更動該層通孔層的通孔布置位 置，以使該至少一個記錄單元電性連接至不同的邏輯電平。
2.根據權利要求1所述的方法，其進一步包含下列步驟若不需要更動該芯片的任何一層導線層或通孔層的光罩圖案，則更動任何一層通孔層 的通孔布置位置或更動任何一層導線層的導線，以使該至少一個記錄單元電性連接至不同 的邏輯電平。
3.根據權利要求1所述的方法，其中該至少一個記錄單元由暫存器所實現。
4.根據權利要求1所述的方法，其中每一記錄單元包含一位元，并經由這些導線電性 連接至一邏輯電平。
5.根據權利要求4所述的方法，其中該不同的邏輯電平包含高邏輯電平及低邏輯電平。
6.根據權利要求5所述的方法，其中每一記錄單元在每一導線層的對應導線可形成兩 種繞線方式，其中一種繞線方式是將該記錄單元電性連接至一高邏輯電平，而另一種繞線 方式是將該記錄單元電性連接至一低邏輯電平。
7.根據權利要求5所述的方法，其中每一記錄單元所對應的每一通孔層的通孔可形成 兩種通孔布置位置，其中一種通孔布置位置將該記錄單元電性連接至一高邏輯電平，而另 一種通孔布置位置將該記錄單元電性連接至一低邏輯電平。
8.根據權利要求7所述的方法，其中每一記錄單元所對應的每一通孔層的通孔和相鄰 通孔層的通孔不直接連接。
9.根據權利要求7所述的方法，其中每一記錄單元在每一通孔層對應至兩個通孔。
10.根據權利要求9所述的方法，其中每一記錄單元在每一通孔層對應至八個通孔布 置位置。
全文摘要
本發明揭示了一種記錄芯片版本編號的方法，包含下列步驟若需要更動該芯片的其中一層導線層的光罩圖案，則更動布置于該層導線層的導線，以使該至少一個記錄單元電性連接至不同的邏輯電平；以及若需要更動該芯片的其中一層通孔層的光罩圖案，則更動該層通孔層的通孔布置位置，以使該至少一個記錄單元電性連接至不同的邏輯電平。
文檔編號G06F17/50GK102122307SQ201010000298
公開日2011年7月13日 申請日期2010年1月8日 優先權日2010年1月8日
發明者鐘文聰 申請人:雷凌科技股份有限公司