專利名稱：一種三極管版圖設計方法、裝置及一種芯片的制作方法
技術領域：
本發明涉及版圖設計領域，特別是涉及一種三極管版圖設計方法、裝置及一種芯片。
背景技術：
集成電路(簡稱IC)的版圖是對應于電路元器件結構的幾何圖形組合，這些幾何 圖形是由不同層的圖形相互組合而成，各層版圖相應于不同的工藝步驟，每一層版圖用不 同的圖案來表示。版圖設計就是將電路元器件以及它們之間的連接關系轉換成版圖的形式 來表示，版圖設計通常使用專門的設計工具來完成。 雙極結型晶體管(Bipolar Junction Transistor-BJT)又稱為半導體三極管，它 是通過一定的工藝將兩個PN結結合在一起的器件，有PNP和NPN兩種組合結構。三極管的 外部引出三個極凍電極、發射極和基極，集電極從集電區引出，發射極從發射區引出，基極 從基區引出(基區在集電區和發射區之間)。 在版圖設計中，需要遵守工藝廠商提供的設計規則，設計規則是根據工藝產品在 正常工作條件下的實際工藝水平和成品率要求，設置的一組同一工藝層及不同工藝層之間 幾何尺寸的限制。三極管的版圖設計也需要遵循一定的設計規則。 參照圖l，是按照傳統的設計規則設計制作的三極管版圖示意圖。所述三極管 版圖為一矩形形狀，最里層是集電區(emitter)，中間層是基區(base)，最外層是發射區 (collector)。所述三個區域都是雜質注入區域，三個區域之間都留有一定的距離(圖中空 白區域)。 上述版圖設計雖然可以滿足目前的工藝生產，但按照上述傳統設計規則設計制作 的版圖面積較大，由此生產出來的芯片面積也較大，造價也很高。而芯片技術的發展要求芯 片的面積越來越小，但存儲容量越來越大。顯然，上述傳統設計已不能滿足芯片技術的發展。
發明內容
本發明所要解決的技術問題是提供一種三極管版圖設計方法及裝置，以解決三極 管版圖面積較大的問題。 相應的，本發明還提供了一種包括所述三極管的芯片，以解決芯片面積較大的問 題。 為了解決上述問題，本發明公開了一種三極管版圖設計方法，所述三極管版圖依
次包括集電區、基區和發射區三個區域，包括 根據版圖設計規則，設計基區與發射區之間的距離； 去除集電區與基區之間的距離，使基區與集電區相接，但在集電區與基區之間填
充硅進行區域區分。
優選的，所述方法還包括
僅在所述基區的一側設計基區通孔。
優選的，所述方法還包括 僅在所述發射區的一側設計發射區通孔。 優選的，所述版圖為長方形，則僅在寬度所在的一個側邊設計通孔。
其中，所述版圖設計規則為工藝廠商提供的設計規則。 本發明還提供了一種三極管版圖設計裝置，所述三極管版圖依次包括集電區、基 區和發射區三個區域，包括 基區與發射區間隔設計單元，用于根據版圖設計規則，設計基區與發射區之間的 距離； 集電區與基區間隔設計單元，用于去除集電區與基區之間的距離，使基區與集電
區相接，但在集電區與基區之間填充硅進行區域區分。 優選的，所述裝置還包括 基區通孔設計單元，用于僅在所述基區的一側設計基區通孔。
優選的，所述裝置還包括 發射區通孔設計單元，用于僅在所述發射區的一側設計發射區通孔。 優選的，所述版圖為長方形，則僅在寬度所在的一個側邊設計通孔。 本發明還提供了一種芯片，包括三極管，所述三極管包括集電極、基極和發射極，
其中基極與集電極之間設置有用于區分基極和集電極的薄層硅。 優選的，所述基極僅有一個側面上設置有通孔。 優選的，所述發射極僅有一個側面上設置有通孔。 與現有技術相比，本發明具有以下優點 首先，本發明設計的三極管版圖，去除了現有技術中集電區與基區之間的距離，使
基區與集電區直接相鄰，從而減小了版圖的面積；而且，在集電區與基區之間填充硅進行區
域區分，從而保證了雜質注入所述兩個區域的準確性，實現了集電區與基區的自校準。 其次，本發明在三極管版圖中設計的通孔，僅設置在一個方向上，如基區和發射區
僅在一側設置通孔，相比現有技術在四周都設置通孔的設計，本發明進一步減小了版圖的面積。 綜上所述，本發明可以實現版圖面積的最小化，比傳統設計的三極管版圖小30%， 并且不影響性能。
圖1是現有技術中的三極管版圖示意圖； 圖2是本發明實施例所述一種改進的三極管版圖示意圖； 圖3是本發明實施例所述一種改進的三極管版圖設計裝置的結構圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和具體實 施方式對本發明作進一步詳細的說明。 針對現有的三極管版圖面積較大的問題，本發明改進了傳統三極管版圖的設計方法，可以減小版圖面積，從而降低芯片的設計和生產成本。 參照圖2，本發明實施例所述一種改進的三極管版圖示意圖。下面通過該示意圖來 說明本發明所述改進的版圖設計方法。 所述三極管版圖包括集電區、基區和發射區三個區域，分別對應三極管的集電極、 基極和發射極。版圖中，所述集電區位于版圖的中心，所述基區圍在集電區的四周，所述發 射區圍在基區的四周。 現有技術中，集電區與基區之間、基區與發射區之間都按照設計規則留有規定的
距離，用于間隔各個區域，而這些間隔距離正是造成版圖面積較大的原因。 基于此原因，本發明的改進思路是減小或去除這些間隔距離，從而減小版圖的面
積。但是，基區與發射區之間的規定距離是不能改變的，這是由工藝設計要求所決定的，在
實際的半導體工藝應用中，由于三極管的基極和發射極具有不同電位的井，所以不能直接
連接。因此，本發明將考慮如何改變集電區與基區之間的距離來減小版圖面積。 本發明提出的一種三極管版圖設計方法是去除傳統設計的版圖中集電區與基區
之間的距離，使基區直接與集電區相接，這樣就可以省去很多傳統設計所需要的面積。 但是，在按照版圖設計進行工藝生產的過程中，集電區與基區這兩個區域都需要
注入一定濃度的雜質，如果直接將這兩個區域連接起來，就很難在雜質注入過程中準確地
區分出這兩個區域的邊界，這將造成集電區和基區的雜質注入存在很大的工藝偏差，而集
電區的雜質注入精確性會對三極管的性能產生很大的影響。 為了解決此問題，本發明在相接的集電區與基區之間設計填充一薄層硅，用于區 分這兩個區域，參照圖2所示。由于工藝生產時填充硅的工序在雜質注入工序之前，因此通 過填充硅可以先精確地確定出集電區與基區的區域范圍，保證后續工序中不同濃度的雜質 能分別準確注入各自的區域。在集電區與基區直接相接的設計下，所述填充硅的設計是對 集電區與基區兩個區域范圍的自動校準。 此外，對于基區與發射區之間的距離，還是按照設計規則進行設計，所述設計規則 通常由工藝廠商提供。 綜上所述，在三極管版圖的設計中，將集電區與基區相接，并使用硅區分集電區與 基區的設計方法，真正在工藝上將集電區與基區的直接相接變為現實可能。 一方面，由于去 除了傳統版圖中集電區與基區之間的規定距離，使得版圖的面積減小，從而設計出的芯片 面積減小，節約了芯片的制造成本；另一方面，使用硅進行雜質注入區域的自校準，保證了 注入區域的準確性，進一步保證了三極管的性能不受任何影響，而且還可以保證不同三極 管版圖之間的匹配。 基于上述三極管版圖設計方法，本發明還提供了一種優選的設計方法，可以實現 版圖面積的最小化。 傳統的三極管版圖中，還需要在集電區、基區和發射區設計通孔，該通孔用于連接 金屬層。參照圖l所示，該版圖在三個雜質注入區域的四周都設計了多個通孔，而通孔也會 占用版圖的面積。因此，本發明設計只在一個方向上打注入孔，可以進一步減小版圖的面 積。 參照圖2所示，本發明設計的版圖中，發射區僅在一側的位置設計了通孔，基區也 僅在一側設計通孔，而集電區僅在中心位置留有通孔。這樣，整個版圖中所設置的通孔數量大大減少，極大地節省了版圖的面積。尤其是基區通孔和發射區通孔的減少，更多地節省了 基區和發射區的面積。 優選的，對于形狀為矩形的三極管版圖，為了進一步減小版圖面積，還可以將通孔 僅設置在寬度所在的一個側邊。例如，發射區僅在寬度所在的一個側邊設置通孔，基區也僅 在寬度所在的一個側邊設置通孔，集電區僅在中心位置設置通孔。 綜上所述，本發明中所述通孔的設計，也進一步減小了整個三極管版圖的面積，從 而盡可能地實現版圖面積的最小化。基于上述版圖設計方法，本發明設計的三極管版圖比 傳統設計的三極管版圖小30%，并且不影響性能。 針對上述三極管版圖設計方法，本方面還提供了相應的裝置實施例。
參照圖3，是本發明實施例所述一種改進的三極管版圖設計裝置的結構圖。
所述裝置主要包括 基區與發射區間隔設計單元31，用于根據版圖設計規則，設計基區與發射區之間 的距離； 集電區與基區間隔設計單元32，用于去除集電區與基區之間的距離，使基區與集 電區相接，但在集電區與基區之間填充硅進行區域區分。 所述裝置由于去除了傳統版圖中集電區與基區之間的規定距離，減小了版圖的面
積，并且使用硅進行雜質注入區域的自校準，保證了注入區域的準確性。 優選的，為了進一步減小版圖面積，所述裝置還可以包括 發射區通孔設計單元33，用于僅在所述發射區的一側設計發射區通孔； 基區通孔設計單元34，用于僅在所述基區的一側設計基區通孔。 由于通孔也會占用版圖面積，因此只在版圖的一側設計通孔，可以進一步節省版
圖的面積。 優選的，如果所述版圖為長方形，則所述發射區通孔設計單元33和基區通孔設計 單元34還可以僅在寬度所在的一個側邊設計通孔，進一步實現版圖面積的最小化。
綜上所述，所述裝置設計出來的三極管版圖不僅面積減小，而且性能不受影響，符 合了芯片技術的發展。 基于上述版圖設計方法和裝置，本發明還提供了一種芯片結構，與現有技術所述 的芯片相比較，面積減小，但性能不受影響。 所述芯片包括按照上述版圖設計方法設計出來的三極管，所述三極管包括集電 極、基極和發射極，與現有技術不同的是其中的基極與集電極之間設置有用于區分基極和 集電極的薄層硅。即基極與集電極相接，但通過薄層硅進行區分。 這樣，就大大減小了基極與集電極之間的距離，從而減小了芯片的整體面積；而
且，通過填充硅海保證了雜質注入基極與集電極的準確性，實現了基極與集電極的自校準。 優選的，為了進一步減小芯片面積，還可以將通孔僅設置在一個方向上。 綜上所述，具有上述結構的芯片比現有技術設計的芯片面積小，符合了芯片技術
的發展趨勢。 本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與 其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。對于裝置實施例 而言，由于其與方法實施例基本相似，所以描述的比較簡單，相關之處參見方法實施例的部分說明即可。 以上對本發明所提供的一種三極管版圖設計方法、裝置及一種芯片，進行了詳細 介紹，本文中應用了具體個例對本發明的原理及實施方式進行了闡述，以上實施例的說明 只是用于幫助理解本發明的方法及其核心思想；同時，對于本領域的一般技術人員，依據本 發明的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內容不應 理解為對本發明的限制。
權利要求
一種三極管版圖設計方法，所述三極管版圖依次包括集電區、基區和發射區三個區域，其特征在于，包括根據版圖設計規則，設計基區與發射區之間的距離；去除集電區與基區之間的距離，使基區與集電區相接，但在集電區與基區之間填充硅進行區域區分。
2. 根據權利要求1所述的方法，其特征在于，還包括 僅在所述基區的一側設計基區通孔。
3. 根據權利要求1所述的方法，其特征在于，還包括 僅在所述發射區的一側設計發射區通孔。
4. 根據權利要求2或3所述的方法，其特征在于 所述版圖為長方形，則僅在寬度所在的一個側邊設計通孔。
5. 根據權利要求1所述的方法，其特征在于 所述版圖設計規則為工藝廠商提供的設計規則。
6. —種三極管版圖設計裝置，所述三極管版圖依次包括集電區、基區和發射區三個區 域，其特征在于，包括基區與發射區間隔設計單元，用于根據版圖設計規則，設計基區與發射區之間的距離；集電區與基區間隔設計單元，用于去除集電區與基區之間的距離，使基區與集電區相 接，但在集電區與基區之間填充硅進行區域區分。
7. 根據權利要求6所述的裝置，其特征在于，還包括基區通孔設計單元，用于僅在所述基區的一側設計基區通孔。
8. 根據權利要求6所述的裝置，其特征在于，還包括發射區通孔設計單元，用于僅在所述發射區的一側設計發射區通孔。
9. 根據權利要求7或8所述的裝置，其特征在于所述版圖為長方形，則僅在寬度所在的一個側邊設計通孔。
10. —種芯片，包括三極管，其特征在于，所述三極管包括集電極、基極和發射極，其 中基極與集電極之間設置有用于區分基極和集電極的薄層硅。
11. 根據權利要求10所述的芯片，其特征在于所述基極僅有一個側面上設置有通孔。
12. 根據權利要求IO所述的芯片，其特征在于所述發射極僅有一個側面上設置有通孔。
全文摘要
本發明提供了一種三極管版圖設計方法及裝置，以解決三極管版圖面積較大的問題。所述三極管版圖依次包括集電區、基區和發射區三個區域，所述方法包括根據版圖設計規則，設計基區與發射區之間的距離；去除集電區與基區之間的距離，使基區與集電區相接，但在集電區與基區之間填充硅進行區域區分。本發明去除了現有技術中集電區與基區之間的距離，使基區與集電區直接相鄰，從而減小了版圖的面積；而且，在集電區與基區之間填充硅進行區域區分，從而保證了雜質注入所述兩個區域的準確性，實現了集電區與基區的自校準。此外，本發明還提供了一種包括所述三極管的芯片，可以減小芯片面積。
文檔編號G06F17/50GK101719186SQ20091024386
公開日2010年6月2日 申請日期2009年12月23日 優先權日2009年12月23日
發明者馮春磊 申請人:北京中星微電子有限公司