專利名稱：一種低電壓緩啟動電路的制作方法
技術領域：
本發明涉及服務器電源領域，特別涉及一種低電壓緩啟動電路。
背景技術：
在ATX (AT external)電源運用于服務器系統時，多塊單板在系統中上電，要求單 板多路輸出有上電緩啟的功能，另還要有時序的先后控制和改善熱插拔對電源內部的沖 擊，提出了緩啟動電路的需求。 一般緩啟動電路多見于通信系統中，輸入輸出電壓多為48V， 其多采用控制P-channel MosFET (P溝道場效應管)來實現，當運用在更低電壓如3V時，因 MosFET (場效應管)的閾值電壓多在3V左右，會出現MosFET處于微導通狀態，這時MosFET 功耗會較大，且易損壞。
發明內容
本發明所解決的問題在于提供一種低電壓緩啟動電路，解決現有緩啟動電路運用
于低壓時MosFET易損耗、輸出電壓出現打嗝現象等問題及對時序控制的需求。 為了解決上述問題，本發明提供了一種低電壓緩啟動電路，包括晶體管M0S1和控
制回路，所述晶體管M0S1為N-channel MosFET，晶體管M0S1的漏極接主輸入電壓Vinl，晶
體管MOSl的源極接輸出電壓Vout，晶體管MOSl的柵極接控制回路，控制回路的另一端與輔
助輸入電壓Vin2相連，用于控制晶體管M0Sl的導通時間，并使輸出電壓平滑上升，輔助輸
入電壓Vin2高于主輸入電壓Vinl，且高出的電壓值大于晶體管M0S1的閾值電壓。 由于該低電壓緩啟動電路采用了差值大于晶體管閾值電壓的兩路輸入電壓，且晶
體管為N-cha皿el MosFET，使得晶體管能夠正常導通，又由于采用了控制回路，使得晶體管
的導通時間和輸出電壓得到控制，從而解決了現有緩啟動電路運用于低壓時M0S管易損壞
和輸出電壓出現打嗝現象等問題以及對時序控制的需求。
圖1是本發明低電壓緩啟動電路的第一實施例結構示意圖； 圖2是本發明低電壓緩啟動電路的第二實施例結構示意圖； 圖3是本發明低電壓緩啟動電路的第三實施例結構示意圖； 圖4是本發明低電壓緩啟動電路的第四實施例結構示意圖； 圖5是本發明低電壓緩啟動電路的第五實施例結構示意圖； 圖6是本發明低電壓緩啟動電路的第五實施例緩啟動時間示意圖； 圖7是本發明低電壓緩啟動電路的第六實施例結構示意具體實施例方式
本發明低電壓緩啟動電路采用分別接于晶體管漏極和柵極的主輸入電壓Vinl和 輔助輸入電壓Vin2，且輔助輸入電壓比主輸入電壓高出的電壓值大于晶體管的閾值電壓，使得N型晶體管M0S1能夠正常導通，又在晶體管漏極和輔助輸入電壓間串接一控制回路，
控制晶體管的導通時間，實現了時序的控制，控制回路同時還能控制晶體管的柵極電壓平
滑上升，從而使輸出電壓平滑上升，解決了輸出電壓出現打嗝現象的問題 下面通過附圖和實施例，對本發明的技術方案做進一步的詳細描述。 實施例一 如圖1所示，低電壓緩啟動電路包括晶體管M0S1和控制回路，所述晶體管M0S1為 N-channel MosFET，晶體管M0S1的漏極接主輸入電壓Vinl，晶體管M0S1的源極接輸出電壓 Vout，晶體管M0S1的柵極接控制回路，控制回路的另一端與輔助輸入電壓Vin2相連，用于 控制晶體管M0Sl的導通時間，并使輸出電壓平滑上升，輔助輸入電壓Vin2高于主輸入電壓 Vinl，且高出的電壓值大于晶體管MOSl的閾值電壓。 其工作過程為當電路上電時，控制回路輸出的控制電壓無法使晶體管M0S1導 通，晶體管M0S1源極無輸出，當電路上電完成后，控制回路輸出的控制電壓可以使晶體管 MOSl導通，且晶體管MOSl源極的輸出電壓Vout平滑上升，輸出電壓與輸入電壓有一定的間
隔，從而實現低電壓緩啟動的功能。
實施例二 本實施例與上述實施例一的不同之處主要在于，本實施例在晶體管M0S1漏極和 主輸入電壓Vinl之間接入保險絲Fl，如圖2所示，保險絲Fl起保護電路的作用。
實施例二中的其它技術特征與實施例一中的相同，在此不予贅述。
實施例三 本實施例與上述實施例一的不同之處主要在于，本實施例在晶體管M0S1漏極和 地之間接入儲能電容C1，如圖3所示。 實施例三中的其它技術特征與實施例一中的相同，在此不予贅述。
實施例四 本實施例與上述實施例一、二、三的不同之處主要在于，本實施例中對實施例一中 的控制回路進行了進一步限定，將控制回路具體由時序電路和輸出控制電路來實現，同時 綜合實施例二、三的特征，在晶體管漏極接入儲能電容和保險絲，如圖4所示，低電壓緩啟 動電路包括保險絲Fl、電容Cl、晶體管M0S1和控制回路，保險絲Fl和電容Cl串接在主輸 入電壓Vinl和地之間，保險絲F1和電容C1的接點接晶體管M0S1的漏極，控制回路包括時 序電路和輸出控制電路，時序電路和輸出控制電路串接于輔助電壓Vin2和晶體管M0S1的 柵極之間，輸出控制電路的另一端與輔助電壓Vin2相連。 其工作過程為當輔助輸入電壓Vin2上電時，時序電路輸出一個低電平給輸出控
制電路，輸出控制電路輸出一個控制電壓給晶體管M0S1，此時晶體管無法導通，輸出電壓
Vout為零；當輔助輸入電壓Vin2上電完成后，時序電路輸出一個高電平給輸出控制電路，
輸出控制電路輸出另一個控制電壓給晶體管M0S1，當晶體管柵極和漏極之間的電壓差大于
晶體管的閾值電壓，且主輸入電壓Vinl上電完成時，晶體管源極有輸出，Vout大于零。 實施例四中的其它技術特征與實施例一中的相同，在此不予贅述。 實施例五 本實施例與上述實施例四的不同之處主要在于，本實施例中對實施例四中的時序 電路和輸出控制電路進行了進一步限定，將時序電路和輸出控制電路由實施例五中具體的元器件來實現，如圖5所示為本發明低電壓緩啟動電路第三實施例的結構示意圖，其具體 結構為 時序電路包括電阻R1、R3和R4，電容C2和比較器Ul，電阻Rl與R4串接在輔助電 壓Vin2與地線之間，電阻R1與R4的接點與比較器U1的負端相接，提供一個固定的電壓； 電阻R3與電容C2串接在輔助電壓Vin2與地線之間，電阻R3與電容C2的接點與比較器Ul 的正端相接，比較器U1的比較輸出端接輸出控制電路，通過調節C2來控制比較器U1翻轉 的時間； 輸出控制電路包括電阻R2、R5和R6及電容C3，電阻R2、R5與R6串接在輔助電壓 Vin2與地線之間，電阻R2與R5的接點與比較器Ul的比較輸出端相接，電阻R2起到限制電 流的作用，電容C3并聯于電阻R6上，電阻R5、R6與電容C3的共接端與晶體管M0S1的柵極 相接，RC3(R指電阻R2、R5串聯再與電阻R6并聯的等效電阻)充電控制M0S1的導通。
圖5所示電路的具體工作過程為當輔助電壓Vin2上電時，電壓通過Rl與R4進 行分壓，比較器Ul的負端電壓高于正端電壓，比較器Ul的比較輸出端輸出Low(低電平)， 此時晶體管M0S1柵極和漏極間的壓差未達到晶體管的導通閾值，則晶體管M0S1源極無輸 出；當輔助電壓Vin2上電后，電容C2通過R3充電，當正端充電的電壓高于負端電壓時，比 較器Ul的比較輸出端會翻轉，由Low變High (高電平)，此時輔助電壓Vin2經由R2、R5與 R6給C3充電，使得C3的電壓平滑上升，當晶體管M0S1柵極和漏極之間的電壓差高于晶體 管M0S 1的閾值電壓，且主輸入電壓Vinl已上電完成時，電壓輸出端Vout會有輸出。因電 容C3使得晶體管M0S1的柵極平滑上升，那么晶體管源極也是平滑上升。整體過程為緩啟 動的過程。 緩啟動時間由兩部分組成，如圖6所示，一部分是比較器的延時翻轉時間tl，另一 部分為電容C3充電到晶體管導通閾值的時間t2，如圖6中表示。其中，
tl = R3*C2*ln[Rl/(Rl+R4)]
In表示以常數e為底的對數函數。 通過調節R3/C2/R1/R4的大小來控制tl的值，在使用時先設定Rl/R4為固定值， 根據上述等式，調節R3或C2，來改變tl的值。 一般可固定Rl/R3/R4為IOK，調節C2電容 值的大小來控制比較器延時翻轉時間tl。通過調節C3電容值的大小來調節輸出電壓的爬 升時間t2，在時序控制中t2很短，忽略。由此，通過調節C2電容值的大小來實現輸出電壓 的時序控制。 實施例五中的其它技術特征與實施例四中的相同，在此不予贅述。
實施例六 當該低電壓緩啟動電路運用于單路時序控制時，按照實施例五連接即可，實施例 六為該低電壓緩啟動電路運用于兩路時序控制時的電路圖，其連接方式如圖7所示，即兩 個實施例五所示電路的組合，第二個單路低電壓緩啟動電路的主輸入電壓為Vin3，輔助輸 入電壓接第一個單路低電壓緩啟動電路的輔助輸入電壓Vin2，比較器U2的負端接于比較 器U1的負端，電容C2與C4取不同的值，即可完成輸出電壓Voutl與Vout2的上電時序排 序，其它技術特征與實施例五中的相同。 以上所述的本發明實施方式，并不構成對本發明保護范圍的限定。任何在本發明 的精神和原則之內所作的修改、等同替換和改進等，均應包含在本發明的權利要求保護范圍之內。
權利要求
一種低電壓緩啟動電路，其特征在于，包括晶體管MOS1和控制回路，所述晶體管MOS1為N-channel MosFET，晶體管MOS1的漏極接主輸入電壓Vin1，晶體管MOS1的源極接輸出電壓Vout，晶體管MOS1的柵極接控制回路，控制回路的另一端與輔助輸入電壓Vin2相連，用于控制晶體管MOS1的導通時間，并使輸出電壓平滑上升，輔助輸入電壓Vin2高于主輸入電壓Vin1，且高出的電壓值大于晶體管MOS1的閾值電壓。
2. 根據權利要求1所述的低電壓緩啟動電路，其特征在于，還包括保險絲Fl，保險絲Fl 串接在主輸入電壓Vinl和晶體管M0S1的漏極之間。
3. 根據權利要求1或2所述的低電壓緩啟動電路，其特征在于，還包括電容Cl，電容Cl 串接在晶體管M0S1的漏極和地之間。
4. 根據權利要求1所述的低電壓緩啟動電路，其特征在于，所述控制回路包括時序電 路和輸出控制電路，時序電路和輸出控制電路串接于輔助電壓Vin2和晶體管M0S1的柵極 之間，輸出控制電路的另一端與輔助電壓Vin2相連。
5. 根據權利要求4所述的低電壓緩啟動電路，其特征在于，所述時序電路包括電阻Rl、 R3和R4，電容C2和比較器U1，電阻R1與R4串接在輔助電壓Vin2與地線之間，電阻R1與 R4的接點與比較器Ul的負端相接；電阻R3與電容C2串接在輔助電壓Vin2與地線之間， 電阻R3與電容C2的接點與比較器U1的正端相接，比較器U1的比較輸出端接輸出控制電 路。
6. 根據權利要求5所述的低電壓緩啟動電路，其特征在于，所述輸出控制電路包括電 阻R2、 R5和R6及電容C3，電阻R2、 R5與R6串接在輔助電壓Vin2與地線之間，電阻R2與 R5的接點與時序電路相接，電阻R2起到限制電流的作用，電容C3正極接R5、R6的接點，負 極接R6的另一端，電阻R5、 R6與電容C3的共接端與晶體管M0S1的柵極相接。
7. 根據權利要求6所述的低電壓緩啟動電路，其特征在于，當運用于多路時序控制時， 各單路低電壓緩啟動電路的比較器共接同一負端電壓。
8. 根據權利要求5所述的低電壓緩啟動電路，其特征在于，電容C2是電容值在 0. OluF 22uF之間的電容和/或陶瓷電容或鉭電容和/或Rl/R3/R4為IOK。
9. 根據權利要求6所述的低電壓緩啟動電路，其特征在于，電容C3是電容值在10uF 47uF之間的電容和/或鉭電容。
10. 根據權利要求1或2或4或5或6所述的低電壓緩啟動電路，其特征在于，所述主 輸入電壓Vinl的電壓值在1V 10V之間，所述輔助電壓Vin2的電壓值在4V 12V之間， Vin2的電壓高于Vinl，且高出3V以上。
全文摘要
本發明公開了一種低電壓緩啟動電路，包括晶體管MOS1和控制回路，所述晶體管MOS1為N-channel MosFET，晶體管MOS1的漏極接主輸入電壓Vin1，晶體管MOS1的源極接輸出電壓Vout，晶體管MOS1的柵極接控制回路，控制回路的另一端與輔助輸入電壓Vin2相連，由于采用了有差值且差值大于晶體管MOS1的閾值電壓的兩路輸入電壓Vin1和Vin2，使得晶體管MOS1能夠正常導通，又由于控制回路控制晶體管MOS1的導通時間，并使輸出電壓平滑上升，從而實現低電壓緩啟動和時序控制的功能，同時也解決了輸出電壓出現打嗝現象的問題。
文檔編號G06F1/30GK101739112SQ20091019427
公開日2010年6月16日 申請日期2009年12月1日 優先權日2009年12月1日
發明者梁紅濤, 賴增茀, 鄭維 申請人:廣東威創視訊科技股份有限公司