專(zhuān)利名稱(chēng)：：數(shù)據(jù)讀取方法、閃存控制器與閃存儲(chǔ)存系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種用于閃存的數(shù)據(jù)讀取方法，尤其涉及一種用于從多個(gè)閃存模組中讀取數(shù)據(jù)的數(shù)據(jù)讀取方法以及使用此方法的閃存控制器與閃存儲(chǔ)存系統(tǒng)。
背景技術(shù)：
：由于閃存(FlashMemory)具有數(shù)據(jù)非揮發(fā)性、省電、體積小與無(wú)機(jī)械結(jié)構(gòu)等的特性，最適合使用于由電池供電的可攜式電子產(chǎn)品上。例如，固態(tài)硬盤(pán)就是一種以NAND閃存作為儲(chǔ)存媒體的儲(chǔ)存裝置，并且已廣泛配置于筆記型電腦中作為主要的儲(chǔ)存裝置。一般來(lái)說(shuō)，當(dāng)主機(jī)系統(tǒng)欲讀取儲(chǔ)存在閃存儲(chǔ)存裝置中的數(shù)據(jù)時(shí)，閃存儲(chǔ)存裝置的控制電路會(huì)依據(jù)來(lái)自于主機(jī)系統(tǒng)的主機(jī)讀取指令通過(guò)閃存接口從閃存芯片中讀取對(duì)應(yīng)的數(shù)據(jù)，之后，控制電路再將所讀取的數(shù)據(jù)經(jīng)由連接器傳送給主機(jī)系統(tǒng)。在此，從閃存芯片中讀取數(shù)據(jù)的部分稱(chēng)為內(nèi)部數(shù)據(jù)傳輸(transfer)，而將數(shù)據(jù)傳送給主機(jī)系統(tǒng)的部分稱(chēng)為外部傳輸。隨著傳輸技術(shù)的發(fā)展，使得連接器的傳輸速度已大幅提升，例如，序列先進(jìn)附件(SerialAdvancedTechnologyAttachment，SATA)連接器已可達(dá)到每秒15億位(Gigabit，Gb)，甚至每秒30(。然而，在上述內(nèi)部數(shù)據(jù)傳輸?shù)乃俣鹊陀谶B接器的速度下，整體儲(chǔ)存的效能仍無(wú)法有效改善，因此如何縮短執(zhí)行主機(jī)讀取指令的時(shí)間是本領(lǐng)域技術(shù)人員所致力的目標(biāo)。
發(fā)明內(nèi)容本發(fā)明提供一種數(shù)據(jù)讀取方法以及使用此方法的閃存控制器與閃存儲(chǔ)存系統(tǒng)，其能夠有效地縮短執(zhí)行來(lái)自于主機(jī)系統(tǒng)的多個(gè)主機(jī)讀取指令的時(shí)間。本發(fā)明范例實(shí)施例提供一種數(shù)據(jù)讀取方法，適用于由一閃存控制器處理來(lái)自于一主機(jī)系統(tǒng)的多個(gè)主機(jī)讀取指令以從多個(gè)閃存模組中讀取對(duì)應(yīng)這些主機(jī)讀取指令的數(shù)據(jù)，其中閃存控制器分別地經(jīng)由多條數(shù)據(jù)輸入/輸出總線電性連接至閃存模組并且每一閃存模組具有多個(gè)實(shí)體區(qū)塊。本數(shù)據(jù)讀取方法包括配置多個(gè)邏輯區(qū)塊，其中邏輯區(qū)塊對(duì)映閃存模組中的部分實(shí)體區(qū)塊。本數(shù)據(jù)讀取方法也包括從主機(jī)系統(tǒng)中接收關(guān)于這些主機(jī)讀取指令的指令排序信息，其中每一主機(jī)讀取指令對(duì)應(yīng)邏輯區(qū)塊的其中之一且每一邏輯區(qū)塊對(duì)應(yīng)數(shù)據(jù)輸入/輸出總線的其中之一。本數(shù)據(jù)讀取方法也包括依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)重新排列主機(jī)讀取指令的順序與產(chǎn)生下達(dá)指令順序，以及將所產(chǎn)生的下達(dá)指令順序傳送給主機(jī)系統(tǒng)。本數(shù)據(jù)讀取方法還包括依據(jù)此下達(dá)指令順序從主機(jī)系統(tǒng)中依序地接收主機(jī)讀取指令并且依據(jù)主機(jī)讀取指令從閃存模組中讀取對(duì)應(yīng)這些主機(jī)讀取指令的數(shù)據(jù)。本發(fā)明范例實(shí)施例提供一種閃存控制器，用于處理來(lái)自于一主機(jī)系統(tǒng)的多個(gè)主機(jī)讀取指令以從多個(gè)閃存模組中讀取對(duì)應(yīng)這些主機(jī)讀取指令的數(shù)據(jù)，其中每一閃存模組具有多個(gè)實(shí)體區(qū)塊。本閃存控制器包括微處理器單元、閃存接口單元、主機(jī)接口單元與存儲(chǔ)器管理單元。閃存接口單元是電性連接至微處理器單元，并且用以經(jīng)由多條數(shù)據(jù)輸入/輸出總線電性連接至這些閃存模組。主機(jī)接口單元是電性連接至微處理器單元，并且用以連接主機(jī)系統(tǒng)。存儲(chǔ)器管理單元是電性連接至微處理器單元，并且用以配置多個(gè)邏輯區(qū)塊，其中這些邏輯區(qū)塊對(duì)映閃存模組中的部分實(shí)體區(qū)塊。在此，存儲(chǔ)器管理單元經(jīng)由主機(jī)接口單元從主機(jī)系統(tǒng)中接收關(guān)于這些主機(jī)讀取指令的指令排序信息，其中每一主機(jī)讀取指令對(duì)應(yīng)這些邏輯區(qū)塊的其中之一且每一邏輯區(qū)塊對(duì)應(yīng)這些數(shù)據(jù)輸入/輸出總線的其中之一。并且，存儲(chǔ)器管理單元依據(jù)這些主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)重新排列這些主機(jī)讀取指令的順序與產(chǎn)生一下達(dá)指令順序，并且將所產(chǎn)生的下達(dá)指令順序傳送給主機(jī)系統(tǒng)。再者，存儲(chǔ)器管理單元依據(jù)此下達(dá)指令順序經(jīng)由主機(jī)接口單元從主機(jī)系統(tǒng)中依序地接收這些主機(jī)讀取指令并且依據(jù)這些主機(jī)讀取指令經(jīng)由閃存接口單元從閃存模組中讀取對(duì)應(yīng)這些主機(jī)讀取指令的數(shù)據(jù)。本發(fā)明范例實(shí)施例提供一種閃存儲(chǔ)存系統(tǒng)，其包括閃存芯片、閃存控制器與連接器。閃存芯片具有多個(gè)閃存模組，并且每一閃存模組具有多個(gè)實(shí)體區(qū)塊。閃存控制器經(jīng)由多條數(shù)據(jù)輸入/輸出總線電性連接至這些閃存模組，并且用以配置多個(gè)邏輯區(qū)塊，其中這這些邏輯區(qū)塊對(duì)映閃存模組中的部分實(shí)體區(qū)塊。連接器是電性連接至閃存控制器并且用以電性連接一主機(jī)系統(tǒng)。在此，閃存控制器經(jīng)由連接器從主機(jī)系統(tǒng)中接收關(guān)于多個(gè)主機(jī)讀取指令的指令排序信息，其中每一主機(jī)讀取指令對(duì)應(yīng)這些邏輯區(qū)塊的其中之一且每一邏輯區(qū)塊對(duì)應(yīng)這些數(shù)據(jù)輸入/輸出總線的其中之一。并且，閃存控制器依據(jù)這些主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)重新排列這些主機(jī)讀取指令的順序與產(chǎn)生一下達(dá)指令順序，并且將所產(chǎn)生的下達(dá)指令順序傳送給主機(jī)系統(tǒng)。再者，閃存控制器依據(jù)該下達(dá)指令順序經(jīng)由連接器從主機(jī)系統(tǒng)中依序地接收這些主機(jī)讀取指令并且依據(jù)這些主機(jī)讀取指令經(jīng)由數(shù)據(jù)輸入/輸出總線從閃存模組中讀取對(duì)應(yīng)這些主機(jī)讀取指令的數(shù)據(jù)?；谏鲜?，本發(fā)明范例實(shí)施例可大幅地縮短執(zhí)行多個(gè)主機(jī)讀取指令的時(shí)間，由此有效地提升閃存儲(chǔ)存裝置的效能。為讓本發(fā)明上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。圖IA為本發(fā)明第一范例實(shí)施例的使用閃存儲(chǔ)存裝置的主機(jī)系統(tǒng)的示意圖。圖IB為本發(fā)明范例實(shí)施例的電腦、輸入/輸出裝置與閃存儲(chǔ)存裝置的示意圖。圖IC為本發(fā)明另一范例實(shí)施例的主機(jī)系統(tǒng)與閃存儲(chǔ)存裝置的示意圖。圖ID為圖IA所示的閃存儲(chǔ)存裝置100的概要方塊圖。圖2為本發(fā)明另一范例實(shí)施例的閃存控制器的概要方塊圖。圖3A為本發(fā)明第一范例實(shí)施例的閃存芯片的方塊圖。圖;3B為本發(fā)明第一范例實(shí)施例的記錄邏輯區(qū)塊與實(shí)體區(qū)塊之間的對(duì)映示意圖。圖4為本發(fā)明第一范例實(shí)施例的邏輯區(qū)塊與實(shí)體區(qū)塊的對(duì)映范例示意圖。圖5A與圖5B為本發(fā)明第一范例實(shí)施例的存儲(chǔ)器管理單元重新排列主機(jī)讀取指令以產(chǎn)生下達(dá)指令順序的范例示意圖。圖6為本發(fā)明第一范例實(shí)施例閃存控制器執(zhí)行數(shù)據(jù)讀取方法的流程圖。圖7A、圖7B與圖7C為本發(fā)明第=取指令以產(chǎn)生下達(dá)指令順序的范例示意圖<圖8A、圖8B與圖8C為本發(fā)明第二取指令以產(chǎn)生下達(dá)指令順序的范例示意圖<.范例實(shí)施例的存儲(chǔ)器管理單元重新排列主機(jī)讀.范例實(shí)施例的存儲(chǔ)器管理單元重新排列主機(jī)讀圖9為本發(fā)明第二范例實(shí)施例的閃存控制器執(zhí)行數(shù)據(jù)讀取方法的流程圖,主要附圖標(biāo)記說(shuō)明1000:主機(jī)系統(tǒng)；1100:電腦；1102:微處理器；1104隨機(jī)存取存儲(chǔ)器；1106輸入/輸出裝置；1108系統(tǒng)總線；1110:數(shù)據(jù)傳輸接口；1204鍵盤(pán)；1208打印機(jī)；1214記憶卡；1310數(shù)字相機(jī)；1314=MMC卡；1318=CF卡；100:閃存儲(chǔ)存裝置;104、104，閃存控制器；122第0閃存模組；122-(0)122(N),124-(0)124-(N)實(shí)體區(qū)塊；1202鼠標(biāo)；1206顯示器；1212隨身碟；1216固態(tài)硬盤(pán)；1312=SD卡；1316記憶棒；1320嵌入式儲(chǔ)存裝置；102連接器；106閃存芯片；124第1閃存模組；134:第1數(shù)據(jù)輸入/輸出總線204存儲(chǔ)器管理單元；208閃存接口單元；250轉(zhuǎn)換層；132:第0數(shù)據(jù)輸入/輸出總線；202微處理器單元；206主機(jī)接口單元；210緩沖存儲(chǔ)器；270邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?60-(0),260-(1)邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表；292錯(cuò)誤校正單元；302系統(tǒng)區(qū)；306備用區(qū)；四4:電源管理單元304數(shù)據(jù)區(qū)；308取代區(qū);350-(0)350-(H)邏輯區(qū)塊；360-(0)360-(1)邏輯區(qū)域；CMl第1主機(jī)讀取指令；CM2第2主機(jī)讀取指令；CM3第3主機(jī)讀取指令；CM4第4主機(jī)讀取指令；S601、S603、S605、S607、S609、S611、S613、S615、S617、S619數(shù)據(jù)讀取步驟；S901、S903、S905、S907、S909、S911、S913、S915、S917、S919數(shù)據(jù)讀取步驟。具體實(shí)施例方式閃存儲(chǔ)存裝置一般而言包括閃存芯片與控制器(亦稱(chēng)，控制電路)。通常閃存儲(chǔ)存裝置會(huì)與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫(xiě)入至閃存儲(chǔ)存裝置或從閃存儲(chǔ)存裝置中讀取數(shù)據(jù)。另外，也有閃存儲(chǔ)存裝置是包括嵌入式閃存與可執(zhí)行于主機(jī)系統(tǒng)上以實(shí)質(zhì)地作為此嵌入式閃存的控制器的軟體。圖IA為本發(fā)明第一范例實(shí)施例的使用閃存儲(chǔ)存裝置的主機(jī)系統(tǒng)的示意圖。圖IB為本發(fā)明范例實(shí)施例的電腦、輸入/輸出裝置與閃存儲(chǔ)存裝置的示意圖。請(qǐng)參照?qǐng)D1A，主機(jī)系統(tǒng)1000包括電腦1100與輸入/輸出(input/output，I/O)裝置1106。電腦1100包括微處理器1102、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)1104、系統(tǒng)總線1108以及數(shù)據(jù)傳輸接口1110。輸入/輸出裝置1106包括如圖IB所示的鼠標(biāo)1202、鍵盤(pán)1204、顯示器1206與打印機(jī)1208。必須了解的是，圖IB所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。在本發(fā)明實(shí)施例中，閃存儲(chǔ)存裝置100是通過(guò)數(shù)據(jù)傳輸接口1110與主機(jī)系統(tǒng)1000的其他元件電性連接。通過(guò)微處理器1102、隨機(jī)存取存儲(chǔ)器1104與輸入/輸出裝置1106的處理主機(jī)系統(tǒng)1000可將數(shù)據(jù)寫(xiě)入至閃存儲(chǔ)存裝置100或從閃存儲(chǔ)存裝置100中讀取數(shù)據(jù)。例如，閃存儲(chǔ)存裝置100可以是如圖IB所示的隨身碟1212、記憶卡1214或固態(tài)硬盤(pán)(SolidStateDrive，SSD)1216。一般而言，主機(jī)系統(tǒng)1000可實(shí)質(zhì)地為可儲(chǔ)存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實(shí)施例中，主機(jī)系統(tǒng)1000是以電腦系統(tǒng)來(lái)作說(shuō)明，然而，在本發(fā)明另一范例實(shí)施例中，主機(jī)系統(tǒng)1000也可以是數(shù)字相機(jī)、攝影機(jī)、通信裝置、音訊播放器或視訊播放器等系統(tǒng)。圖IC為本發(fā)明另一范例實(shí)施例的主機(jī)系統(tǒng)與閃存儲(chǔ)存裝置的示意圖。例如，在主機(jī)系統(tǒng)為數(shù)字相機(jī)1310時(shí)，閃存儲(chǔ)存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memorystick)1316、CF卡1318或嵌入式儲(chǔ)存裝置1320(如圖IC所示)。嵌入式儲(chǔ)存裝置1320包括嵌入式多媒體卡(EmbeddedMMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機(jī)系統(tǒng)的基板上。圖ID為圖IA所示的閃存儲(chǔ)存裝置100的概要方塊圖。請(qǐng)參照?qǐng)D1D，閃存儲(chǔ)存裝置100包括連接器102、閃存控制器104與閃存芯片106。連接器102是電性連接至閃存控制器104并且用以電性連接至主機(jī)系統(tǒng)1000。在本范例實(shí)施例中，連接器102為序列先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)連接器。然而，本發(fā)明不限于此，在本發(fā)明另一范例實(shí)施例中，連接器102可以是其他適合的連接器。閃存控制器104會(huì)執(zhí)行以硬件型式或韌體型式實(shí)作的多個(gè)邏輯閘或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令在閃存芯片106中進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與抹除等運(yùn)作。閃存控制器104包括微處理器單元202、存儲(chǔ)器管理單元204、主機(jī)接口單元206、閃存接口單元208與緩沖存儲(chǔ)器210。微處理器單元202為閃存控制器104的主控單元，用以與存儲(chǔ)器管理單元204、主機(jī)接口單元206、閃存接口單元208與緩沖存儲(chǔ)器210等協(xié)同合作以進(jìn)行閃存儲(chǔ)存裝置100的各種運(yùn)作。存儲(chǔ)器管理單元204是電性連接至微處理器單元202，用以執(zhí)行根據(jù)本范例實(shí)施例的數(shù)據(jù)讀取機(jī)制與區(qū)塊管理機(jī)制，存儲(chǔ)器管理單元204的運(yùn)作將于以下配合圖式作詳細(xì)說(shuō)明。在本范例實(shí)施例中，存儲(chǔ)器管理單元204是以一韌體型式實(shí)作在閃存控制器104中。例如，將包括多個(gè)控制指令的存儲(chǔ)器管理單元204燒錄至一程序存儲(chǔ)器(例如，只讀存儲(chǔ)器(ReadOnlyMemory,ROM))中并且將此程序存儲(chǔ)器嵌入在閃存控制器104中，當(dāng)閃存儲(chǔ)存裝置100運(yùn)作時(shí)，存儲(chǔ)器管理單元204的多個(gè)控制指令會(huì)由微處理器單元202來(lái)執(zhí)行以完成根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)讀取機(jī)制與區(qū)塊管理機(jī)制。在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理單元204的控制指令也可以程序代碼型式儲(chǔ)存于閃存芯片106的特定區(qū)域(例如，閃存芯片中專(zhuān)用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。同樣的，當(dāng)閃存儲(chǔ)存裝置100運(yùn)作時(shí)，存儲(chǔ)器管理單元204的多個(gè)控制指令會(huì)由微處理器單元202來(lái)執(zhí)行。此外，在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理單元204也可以一硬件型式實(shí)作在閃存控制器104中。主機(jī)接口單元206是電性連接至微處理器單元202并且用以接收與識(shí)別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說(shuō)，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會(huì)通過(guò)主機(jī)接口單元206來(lái)傳送至微處理器單元202。在本范例實(shí)施例中，主機(jī)接口單元206是對(duì)應(yīng)連接器204為SATA接口。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口單元206也可以是其他適合的數(shù)據(jù)傳輸接口。閃存接口單元208是電性連接至微處理器單元202并且用以存取閃存芯片106。也就是說(shuō)，欲寫(xiě)入至閃存芯片106的數(shù)據(jù)會(huì)經(jīng)由閃存接口單元208轉(zhuǎn)換為閃存芯片106所能接受的格式。緩沖存儲(chǔ)器210是電性連接至微處理器單元202并且用以暫存來(lái)自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來(lái)自于閃存芯片106的數(shù)據(jù)。值得一提的是，在本范例實(shí)施例中，緩沖存儲(chǔ)器210是配置在閃存控制器104中，然而，本發(fā)明不限于此，緩沖存儲(chǔ)器210也可不配置在閃存控制器104中。在本發(fā)明另一范例實(shí)施例中，閃存控制器也可還包括其他功能模組。圖2為本發(fā)明另一范例實(shí)施例的閃存控制器的概要方塊圖。請(qǐng)參照?qǐng)D2，除了微處理器單元202、存儲(chǔ)器管理單元204、主機(jī)接口單元206與、閃存接口單元208與緩沖存儲(chǔ)器210之外，閃存控制器104’還包括錯(cuò)誤校正單元292與電源管理單元四4。錯(cuò)誤校正單元292是電性連接至微處理器單元202并且用以執(zhí)行一錯(cuò)誤校正程序以確保數(shù)據(jù)的正確性。具體來(lái)說(shuō)，當(dāng)主機(jī)接口單元206從主機(jī)系統(tǒng)1000中接收到主機(jī)寫(xiě)入指令時(shí)，錯(cuò)誤校正單元292會(huì)為對(duì)應(yīng)此主機(jī)寫(xiě)入指令的寫(xiě)入數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode)，并且存儲(chǔ)器管理單元204會(huì)將此寫(xiě)入數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤校正碼寫(xiě)入至閃存芯片106中。而，當(dāng)主機(jī)接口單元206從主機(jī)系統(tǒng)1000中接收到主機(jī)讀取指令時(shí)，存儲(chǔ)器管理單元204會(huì)從閃存芯片106中讀取對(duì)應(yīng)此主機(jī)讀取指令的數(shù)據(jù)及其錯(cuò)誤校正碼，并且錯(cuò)誤校正單元292會(huì)依據(jù)此錯(cuò)誤校正碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤校正。電源管理單元294是電性連接至微處理器單元202并且用以控制閃存儲(chǔ)存裝置100的電源。閃存芯片106是電性連接至閃存控制器104并且用以?xún)?chǔ)存數(shù)據(jù)。閃存芯片106包括第0閃存模組122與第1閃存模組124。第0閃存模組122具有實(shí)體區(qū)塊122-(0)122-(N)，并且第1閃存模組IM具有實(shí)體區(qū)塊124-(0)IM-(N)。實(shí)體區(qū)塊為抹除的最小單位。也就是，每一實(shí)體區(qū)塊含有最小數(shù)目的一并被抹除的存儲(chǔ)單元。每一實(shí)體區(qū)塊具有數(shù)個(gè)實(shí)體頁(yè)面(page)。在本范例實(shí)施例中，實(shí)體頁(yè)面為程序化的最小單元。換言之，實(shí)體頁(yè)面為寫(xiě)入數(shù)據(jù)或讀取數(shù)據(jù)的最小單元。每一實(shí)體頁(yè)面通常包括使用者數(shù)據(jù)區(qū)與冗余區(qū)。使用者數(shù)據(jù)區(qū)用以?xún)?chǔ)存使用者的數(shù)據(jù)，而冗余區(qū)用以?xún)?chǔ)存系統(tǒng)的數(shù)據(jù)(例如，錯(cuò)誤檢查與校正碼)。在本范例實(shí)施例中，第0閃存模組122與第1閃存模組124為多層存儲(chǔ)單元(MultiLevelCell，MLC)NAND閃存模組。然而，本發(fā)明不限于此，第0閃存模組122與第1閃存模組1也可是單層存儲(chǔ)單元(SingleLevelCell,SLC)NAND閃存模組。值得一提的是，由于閃存的存儲(chǔ)單元僅能從“1”程序化為“0”，因此要更新實(shí)體區(qū)塊內(nèi)的數(shù)據(jù)時(shí)必須先抹除實(shí)體區(qū)塊內(nèi)的數(shù)據(jù)。然而，閃存的寫(xiě)入是以頁(yè)面為單位，而抹除是以實(shí)體區(qū)塊為單位，所以在本范例實(shí)施例中，實(shí)體區(qū)塊會(huì)以輪替方式來(lái)儲(chǔ)存數(shù)據(jù)。圖3A為本發(fā)明第一范例實(shí)施例的閃存芯片的方塊圖。必須了解的是，在此描述閃存的實(shí)體區(qū)塊的運(yùn)作時(shí)，以“提取”、“交換”、“分組”、“輪替”等詞來(lái)操作實(shí)體區(qū)塊是邏輯上的概念。也就是說(shuō)，閃存的實(shí)體區(qū)塊的實(shí)際位置并未改變，而是邏輯上對(duì)閃存的實(shí)體區(qū)塊進(jìn)行操作。請(qǐng)參照?qǐng)D3A，存儲(chǔ)器管理單元204會(huì)將實(shí)體區(qū)塊122-(0)122-(N)與實(shí)體區(qū)塊124-(0)124_(N)分組為邏輯地分組為系統(tǒng)區(qū)(systemarea)302、數(shù)據(jù)區(qū)(dataarea)304、備用區(qū)(sparearea)306與取代區(qū)(replacementarea)308o邏輯上屬于系統(tǒng)區(qū)302的實(shí)體區(qū)塊122-(0)122_(S)與實(shí)體區(qū)塊124-(0)124-(S)是用以記錄提供給閃存控制器104的系統(tǒng)數(shù)據(jù)，此系統(tǒng)數(shù)據(jù)包括關(guān)于閃存芯片的制造商與型號(hào)、每一閃存模組的區(qū)域數(shù)、每一區(qū)域的實(shí)體區(qū)塊的數(shù)目、每一實(shí)體區(qū)塊的實(shí)體頁(yè)面數(shù)等。因此，在一般存取狀態(tài)下，主機(jī)系統(tǒng)1000是無(wú)法存取系統(tǒng)區(qū)中的實(shí)體區(qū)塊。邏輯上屬于數(shù)據(jù)區(qū)304的實(shí)體區(qū)塊122_(S+1)122_(D)與實(shí)體區(qū)塊124-(S+1)IM-(D)是用以?xún)?chǔ)存主機(jī)系統(tǒng)1000所寫(xiě)入的數(shù)據(jù)。一般來(lái)說(shuō)，數(shù)據(jù)區(qū)304的實(shí)體區(qū)塊為主機(jī)系統(tǒng)1000存取的邏輯區(qū)塊所對(duì)映的實(shí)體區(qū)塊。也就是說(shuō)，數(shù)據(jù)區(qū)的實(shí)體區(qū)塊為儲(chǔ)存有效數(shù)據(jù)的實(shí)體區(qū)塊。邏輯上屬于備用區(qū)306的實(shí)體區(qū)塊122-(D+1)122-(A)與實(shí)體區(qū)塊124-(D+1)124-㈧是用以輪替數(shù)據(jù)區(qū)中的實(shí)體區(qū)塊，因此在備用區(qū)306中的實(shí)體區(qū)塊為空或可使用的單元，即無(wú)記錄數(shù)據(jù)或標(biāo)記為已沒(méi)用的無(wú)效數(shù)據(jù)。也就是說(shuō)，數(shù)據(jù)區(qū)304與備用區(qū)306的實(shí)體區(qū)塊會(huì)以輪替方式來(lái)儲(chǔ)存主機(jī)系統(tǒng)1000對(duì)閃存儲(chǔ)存裝置100寫(xiě)入的數(shù)據(jù)。邏輯上屬于取代區(qū)308中的實(shí)體區(qū)塊122_(A+1)122_(N)與實(shí)體區(qū)塊124-(A+1)IM-(N)是替代實(shí)體區(qū)塊。例如，閃存芯片106于出廠時(shí)會(huì)預(yù)留4%的實(shí)體區(qū)塊作為更換使用。也就是說(shuō)，當(dāng)系統(tǒng)區(qū)302、數(shù)據(jù)區(qū)304與備用區(qū)306中的實(shí)體區(qū)塊損毀時(shí)，預(yù)留于取代區(qū)308中的實(shí)體區(qū)塊可用以取代損壞的實(shí)體區(qū)塊(即，壞實(shí)體區(qū)塊(badblock))。因此，倘若取代區(qū)308中仍存有可用的實(shí)體區(qū)塊且發(fā)生實(shí)體區(qū)塊損毀時(shí)，內(nèi)存管理單元204會(huì)從取代區(qū)308中提取可用的實(shí)體區(qū)塊來(lái)更換損毀的實(shí)體區(qū)塊。倘若取代區(qū)308中無(wú)可用的實(shí)體區(qū)塊且發(fā)生實(shí)體區(qū)塊損毀時(shí)，則閃存儲(chǔ)存裝置100將會(huì)被宣告為寫(xiě)入保護(hù)(writeprotect)，而無(wú)法再寫(xiě)入數(shù)據(jù)。因此，在一般存取狀態(tài)下，主機(jī)系統(tǒng)1000是無(wú)法存取取代區(qū)中的實(shí)體區(qū)塊。必須了解的是，在閃存儲(chǔ)存裝置100的運(yùn)作中，實(shí)體區(qū)塊122-(0)122_(N)與實(shí)體區(qū)塊124-(0)IM-(N)被分組為系統(tǒng)區(qū)302、數(shù)據(jù)區(qū)304、備用區(qū)306與取代區(qū)308的分組關(guān)系會(huì)動(dòng)態(tài)地變動(dòng)。也就是說(shuō)，當(dāng)存儲(chǔ)器管理單元204將數(shù)據(jù)寫(xiě)入至原本屬于備用區(qū)306的實(shí)體區(qū)塊(例如，實(shí)體區(qū)塊122-Φ+1))后，此實(shí)體區(qū)塊會(huì)被關(guān)聯(lián)為數(shù)據(jù)區(qū)304?；蛘?，當(dāng)數(shù)據(jù)區(qū)304(或備用區(qū)306)中的實(shí)體區(qū)塊損壞時(shí)而被取代區(qū)308的實(shí)體區(qū)塊取代時(shí)，則此來(lái)自于取代區(qū)308的實(shí)體區(qū)塊會(huì)被關(guān)聯(lián)為數(shù)據(jù)區(qū)304(或備用區(qū)304)。例如，當(dāng)閃存儲(chǔ)存裝置100接受到主機(jī)系統(tǒng)1000的主機(jī)寫(xiě)入指令而欲更新(或?qū)懭?數(shù)據(jù)至數(shù)據(jù)區(qū)中某一實(shí)體區(qū)塊的某一頁(yè)面時(shí)，存儲(chǔ)器管理單元204會(huì)從備用區(qū)中提取一實(shí)體區(qū)塊并且將欲被更新的實(shí)體區(qū)塊中的有效舊數(shù)據(jù)與欲寫(xiě)入的新數(shù)據(jù)寫(xiě)入至從備用區(qū)中提取的實(shí)體區(qū)塊的頁(yè)面中，并且將已寫(xiě)入有效舊數(shù)據(jù)與新數(shù)據(jù)的實(shí)體區(qū)塊邏輯地關(guān)聯(lián)為數(shù)據(jù)區(qū)，并且將數(shù)據(jù)區(qū)中欲被更新的實(shí)體區(qū)塊進(jìn)行抹除并邏輯地關(guān)聯(lián)為備用區(qū)。為了能夠讓主機(jī)系統(tǒng)1000能夠順利地存取以輪替方式儲(chǔ)存數(shù)據(jù)的實(shí)體區(qū)塊，閃存儲(chǔ)存裝置100會(huì)提供邏輯區(qū)塊給主機(jī)系統(tǒng)1000，并且記錄邏輯區(qū)塊與實(shí)體區(qū)塊之間的對(duì)映關(guān)系。圖;3B為本發(fā)明第一范例實(shí)施例的記錄邏輯區(qū)塊與實(shí)體區(qū)塊之間的對(duì)映示意圖。請(qǐng)參照?qǐng)D3B，閃存控制器104會(huì)配置邏輯區(qū)塊350-(0)350_(H)給主機(jī)系統(tǒng)1000來(lái)進(jìn)行存取，并且提供轉(zhuǎn)換層250來(lái)將邏輯區(qū)塊350-(0)350-(H)對(duì)映至閃存芯片106的數(shù)據(jù)區(qū)304的實(shí)體區(qū)塊122-(S+1)122-(D)與實(shí)體區(qū)塊124-(S+1)124-(D)。必須了解的是，如上所述，實(shí)體區(qū)塊122-(0)122-(N)與實(shí)體區(qū)塊124-(0)124_(N)被分組為系統(tǒng)區(qū)302、數(shù)據(jù)區(qū)304、備用區(qū)306與取代區(qū)308的分組關(guān)系會(huì)隨著閃存裝置100的運(yùn)作動(dòng)態(tài)地變動(dòng)，因此，邏輯區(qū)塊350-(0)-350-(H)與實(shí)體區(qū)塊122-(S+1)122-(D)和實(shí)體區(qū)塊124-(S+1)124-(D)之間的對(duì)映關(guān)系也會(huì)動(dòng)態(tài)地改變。例如，在邏輯區(qū)塊350-(0)對(duì)映數(shù)據(jù)區(qū)304的實(shí)體區(qū)塊122-(S+1)的例子中，倘若主機(jī)系統(tǒng)1000欲更新實(shí)體區(qū)塊122-(S+1)中的數(shù)據(jù)時(shí)，存儲(chǔ)器管理單元204從備用區(qū)306中提取實(shí)體區(qū)塊122-Φ+1)以將數(shù)據(jù)寫(xiě)入至實(shí)體區(qū)塊122-(D+1)，并且將實(shí)體區(qū)塊122-(D+1)關(guān)聯(lián)為數(shù)據(jù)區(qū)304及將實(shí)體區(qū)塊122-(S+1)關(guān)聯(lián)為備用區(qū)306。此時(shí)，邏輯區(qū)塊350-(0)會(huì)變成對(duì)映實(shí)體區(qū)塊122-(D+1)。在本范例實(shí)施例中，轉(zhuǎn)換層250具有邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表(logicalblock-physicalblockmappingtable)以記錄邏輯區(qū)塊所對(duì)映的實(shí)體區(qū)塊。并且，主機(jī)系統(tǒng)1000僅需在所提供的邏輯區(qū)塊350-(0)350-(H)上存取數(shù)據(jù)，而閃存控制器104會(huì)依據(jù)邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表來(lái)在實(shí)體區(qū)塊中實(shí)際地寫(xiě)入與讀取數(shù)據(jù)。例如，每一邏輯區(qū)塊350-(0)350-(H)會(huì)包括多個(gè)邏輯頁(yè)面，且每一邏輯頁(yè)面是由多個(gè)邏輯扇區(qū)所組成，其中這些邏輯扇區(qū)就是主機(jī)系統(tǒng)1000的存取單位，因此當(dāng)主機(jī)系統(tǒng)1000在這些邏輯扇區(qū)中存取數(shù)據(jù)時(shí)，閃存控制器104就可依據(jù)所存取的邏輯扇區(qū)所屬的邏輯區(qū)塊來(lái)在實(shí)體區(qū)塊中實(shí)際地存取數(shù)據(jù)。此外，值得一提的是，邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表會(huì)被儲(chǔ)存于閃存芯片106中(例如，系統(tǒng)區(qū)中)，并且在閃存儲(chǔ)存裝置100運(yùn)作期間，邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表會(huì)被載入至緩沖存儲(chǔ)器210中以使得存儲(chǔ)器管理單元204能夠讀取與更新邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。然而，在緩沖存儲(chǔ)器210的儲(chǔ)存空間有限下，緩沖存儲(chǔ)器210無(wú)法暫存記錄所有邏輯區(qū)塊的對(duì)映關(guān)系的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。因此，在本范例實(shí)施例中存儲(chǔ)器管理單元204會(huì)將邏輯區(qū)塊350-(0)~350-(H)分組為邏輯區(qū)域(logicalzone)360-(0)與360-(1)，并且為邏輯區(qū)域360-(0)與360-(1)分別地配置邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表260-(0)260-(1)0具體來(lái)說(shuō)，在邏輯區(qū)塊350-(0)350-(H)中邏輯區(qū)塊350-(0)350-(G)會(huì)被分組為邏輯區(qū)域360-(0)并且邏輯區(qū)塊350(G+1)350-(H)會(huì)被分組為邏輯區(qū)域360-(1)，其中邏輯區(qū)塊350-(0)350-(G)的對(duì)映信息會(huì)被記錄在邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(0)中，而邏輯區(qū)塊350(G+1)350-(H)對(duì)映信息會(huì)被記錄在邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(1)。也就是說(shuō)，每一邏輯區(qū)塊會(huì)屬于其中一個(gè)邏輯區(qū)域，并且存儲(chǔ)器管理單元204將邏輯區(qū)塊的對(duì)映關(guān)系分別地記錄在其所屬邏輯區(qū)域的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表中。基于此，當(dāng)主機(jī)系統(tǒng)1000欲存取某一邏輯區(qū)塊時(shí)，存儲(chǔ)器管理單元204會(huì)依據(jù)欲存取的邏輯區(qū)塊所屬的邏輯區(qū)域來(lái)從閃存芯片106中載入對(duì)應(yīng)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表至緩沖存儲(chǔ)器210，并且依據(jù)對(duì)應(yīng)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表來(lái)進(jìn)行數(shù)據(jù)的存取。之后，當(dāng)需存取另一邏輯區(qū)域的邏輯區(qū)塊時(shí)，存儲(chǔ)器管理單元204會(huì)將目前使用的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表回存至閃存芯片106中并載入對(duì)應(yīng)的另一邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表至緩沖存儲(chǔ)器210?；诖?，可避免緩沖存儲(chǔ)器210無(wú)法儲(chǔ)存所有邏輯區(qū)塊的對(duì)映關(guān)系的問(wèn)題。必須了解的是，在本范例實(shí)施例中，雖然是將邏輯區(qū)塊區(qū)分為兩個(gè)邏輯區(qū)域來(lái)作說(shuō)明，然而本發(fā)明不限于此，上述邏輯區(qū)域的數(shù)目可為任意數(shù)目。為能夠識(shí)別每一邏輯區(qū)塊所對(duì)映的邏輯區(qū)域，在本范例實(shí)施例中，轉(zhuǎn)換層250包括邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?70以記錄邏輯區(qū)塊與邏輯區(qū)域之間的對(duì)映關(guān)系。例如，邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?70會(huì)被儲(chǔ)存在閃存芯片106中(例如，系統(tǒng)區(qū)中)，并且在閃存儲(chǔ)存裝置100運(yùn)作時(shí)，存儲(chǔ)器管理單元204會(huì)將邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?70載入至緩沖存儲(chǔ)器210并且依據(jù)邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?70來(lái)載入對(duì)應(yīng)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。另外，在閃存儲(chǔ)存裝置Ioo準(zhǔn)備停止運(yùn)作時(shí)，存儲(chǔ)器管理單元204會(huì)將邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?70回存至閃存芯片106中。值得一提的是，在本范例實(shí)施例中，存儲(chǔ)器管理單元204是通過(guò)維護(hù)邏輯區(qū)塊-邏輯區(qū)域?qū)τ潮?70來(lái)記錄邏輯區(qū)塊與邏輯區(qū)域的對(duì)映關(guān)系，然而在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理單元204也可通過(guò)一數(shù)學(xué)運(yùn)算式來(lái)判斷邏輯區(qū)塊所屬的邏輯區(qū)域，或者使用邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表來(lái)記錄邏輯區(qū)塊所屬的邏輯區(qū)域。圖4為本發(fā)明第一范例實(shí)施例的邏輯區(qū)塊與實(shí)體區(qū)塊的對(duì)映范例示意圖。在本范例實(shí)施例中，在第0閃存模組122與閃存控制器104之間配置有第0數(shù)據(jù)輸入/輸出總線132，且在第1閃存模組IM與閃存控制器104之間配置有第1數(shù)據(jù)輸入/輸出總線134，也就是說(shuō)，閃存控制器104是經(jīng)由第0數(shù)據(jù)輸入/輸出總線132來(lái)存取實(shí)體區(qū)塊122-(0)122-(N)，并且是經(jīng)由第1數(shù)據(jù)輸入/輸出總線134來(lái)存取實(shí)體區(qū)塊124-(0)IM-(N)。特別是，第0數(shù)據(jù)輸入/輸出總線132與第1數(shù)據(jù)輸入/輸出總線134是彼此獨(dú)立，因此閃存控制器104能夠同時(shí)使用第0數(shù)據(jù)輸入/輸出總線132與第1數(shù)據(jù)輸入/輸出總線134來(lái)存取第0閃存模組122與第1閃存模組124。例如，在主機(jī)系統(tǒng)1000欲讀取邏輯區(qū)塊350-(0)中的數(shù)據(jù)且目前邏輯區(qū)塊350-(0)是對(duì)映實(shí)體區(qū)塊122-(S+1)的例子中，當(dāng)存儲(chǔ)器管理單元204從主機(jī)系統(tǒng)1000接收到主機(jī)讀取指令時(shí)，存儲(chǔ)器管理單元204會(huì)依據(jù)主機(jī)讀取指令中的信息判斷此主機(jī)讀取指令是對(duì)應(yīng)邏輯區(qū)塊350-(0)并且依據(jù)邏輯區(qū)塊350-(0)所屬的邏輯區(qū)域?qū)?yīng)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表(例如，邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表260-0)而識(shí)別邏輯區(qū)塊350-(0)是對(duì)映實(shí)體區(qū)塊122-(S+1)。此外，由于實(shí)體區(qū)塊122-(S+1)是屬于第0閃存模組122，因此存儲(chǔ)器管理單元204會(huì)判斷此主機(jī)讀取指令是對(duì)應(yīng)第0數(shù)據(jù)輸入/輸出總線132，也就是說(shuō)，存儲(chǔ)器管理單元204會(huì)經(jīng)由第0數(shù)據(jù)輸入/輸出總線132來(lái)讀取此主機(jī)讀取指令欲讀取的數(shù)據(jù)。值得一提的是，在本發(fā)明范例實(shí)施例中，當(dāng)主機(jī)系統(tǒng)1000欲下達(dá)多個(gè)主機(jī)讀取指令時(shí)，主機(jī)系統(tǒng)1000會(huì)先傳送關(guān)于這些主機(jī)讀取指令的指令排序信息。通過(guò)此指令排序信息，存儲(chǔ)器管理單元204會(huì)依據(jù)所有主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊與所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)重新排列這些主機(jī)讀取指令的順序以產(chǎn)生下達(dá)指令順序，并且將所產(chǎn)生的下達(dá)指令順序回應(yīng)給主機(jī)系統(tǒng)1000。之后，主機(jī)系統(tǒng)1000會(huì)依照所接收到的下達(dá)指令順序來(lái)傳送這些主機(jī)讀取指令。例如，主機(jī)系統(tǒng)1000會(huì)使用原生指令排序(NativeCommandQueuing,NCQ)來(lái)傳送關(guān)于多個(gè)主機(jī)讀取指令的指令排序信息。在使用NCQ協(xié)定來(lái)傳送關(guān)于多個(gè)主機(jī)讀取指令的指令排序信息的例子中，連接器102與主機(jī)接口單元206是支援NCQ協(xié)定，并且主機(jī)系統(tǒng)1000與閃存控制器104之間是經(jīng)由連接器102與主機(jī)接口單元206以NCQ協(xié)定來(lái)傳送主機(jī)讀取指令。特別是，在本范例實(shí)施例中，存儲(chǔ)器管理單元204會(huì)依據(jù)下達(dá)指令順序經(jīng)由第0數(shù)據(jù)輸入/輸出總線132與第1數(shù)據(jù)輸入/輸出總線134同時(shí)讀取對(duì)應(yīng)兩個(gè)主機(jī)讀取指令的數(shù)據(jù)。以下將以一數(shù)據(jù)讀取范例來(lái)詳細(xì)說(shuō)明存儲(chǔ)器管理單元204如何依據(jù)所有主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)重新排列這些主機(jī)讀取指令的順序，并且同時(shí)讀取對(duì)應(yīng)兩個(gè)主機(jī)讀取指令的數(shù)據(jù)。在此數(shù)據(jù)讀取范例中，主機(jī)系統(tǒng)1000傳送指令排序信息給閃存儲(chǔ)存裝置100，其中此指令排序信息是指示主機(jī)系統(tǒng)1000欲下達(dá)多個(gè)主機(jī)讀取指令，其中包括欲讀取邏輯區(qū)塊350-(0)中的數(shù)據(jù)的第1主機(jī)讀取指令CM1、欲讀取邏輯區(qū)塊350-(1)中的數(shù)據(jù)的第2主機(jī)讀取指令CM2、欲讀取邏輯區(qū)塊350-(G+1)中的數(shù)據(jù)的第3主機(jī)讀取指令CM3與欲讀取邏輯區(qū)塊350-(6+的第4主機(jī)讀取指令CM4。在此，假設(shè)邏輯區(qū)塊350-(0)是對(duì)映實(shí)體區(qū)塊122-(S+1)、邏輯區(qū)塊350-(1)是對(duì)映實(shí)體區(qū)塊122-(S+2)、邏輯區(qū)塊350-(G+l)是對(duì)映實(shí)體區(qū)塊124-(S+1)且邏輯區(qū)塊350-(G+2)是對(duì)映實(shí)體區(qū)塊124-(S+2)(如圖4所示)。圖5A與圖5B為本發(fā)明第一范例實(shí)施例的存儲(chǔ)器管理單元重新排列主機(jī)讀取指令以產(chǎn)生下達(dá)指令順序的范例示意圖。當(dāng)閃存控制器104經(jīng)由連接器102接收包含依序以第1主機(jī)讀取指令CM1、第2主機(jī)讀取指令CM2、第3主機(jī)讀取指令CM3與第4主機(jī)讀取指令CM4為傳送順序(如圖5A所示)的指令排序信息時(shí)，存儲(chǔ)器管理單元204會(huì)依據(jù)此指令排序信息中這些主機(jī)讀取指令對(duì)應(yīng)的邏輯區(qū)塊和記錄于轉(zhuǎn)換層250中的信息(例如，邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表)來(lái)識(shí)別第1主機(jī)讀取指令CMl是對(duì)應(yīng)第0數(shù)據(jù)輸入/輸出總線132、第2主機(jī)讀取指令CM2是對(duì)應(yīng)第0數(shù)據(jù)輸入/輸出總線132、第3主機(jī)讀取指令CM3是對(duì)應(yīng)第1數(shù)據(jù)輸入/輸出總線134且第4主機(jī)讀取指令CM4是對(duì)應(yīng)第1數(shù)據(jù)輸入/輸出總線134。也就是說(shuō)，存儲(chǔ)器管理單元204需經(jīng)由第0數(shù)據(jù)輸入/輸出總線132來(lái)讀取第1主機(jī)讀取指令CMl與第2主機(jī)讀取指令CM2欲讀取的數(shù)據(jù)，并且需經(jīng)由第1數(shù)據(jù)輸入/輸出總線134來(lái)讀取第3主機(jī)讀取指令CM3與第4主機(jī)讀取指令CM4欲讀取的數(shù)據(jù)。如上所述，由于閃存控制器104可同時(shí)使用第0數(shù)據(jù)輸入/輸出總線132與第1數(shù)據(jù)輸入/輸出總線134來(lái)存取第0閃存模組122與第1閃存模組124，因此存儲(chǔ)器管理單元204會(huì)將對(duì)應(yīng)不同的數(shù)據(jù)輸入/輸出總線的主機(jī)讀取指令接續(xù)排列，由此通過(guò)經(jīng)由多條數(shù)據(jù)輸入/輸出總線同步地讀取數(shù)據(jù)來(lái)縮短執(zhí)行讀取指令的時(shí)間。例如，如圖5B所示，在此數(shù)據(jù)讀取范例中，存儲(chǔ)器管理單元204會(huì)以第1主機(jī)讀取指令CM1、第3主機(jī)讀取指令CM3、第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的順序來(lái)產(chǎn)生下達(dá)指令順序，并將所產(chǎn)生的下達(dá)指令順序傳送給主機(jī)系統(tǒng)1000，其中對(duì)應(yīng)第1主機(jī)讀取指令CMl與第3主機(jī)讀取指令CM3的數(shù)據(jù)可被從閃存芯片106中同步地讀取，而對(duì)應(yīng)第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的數(shù)據(jù)可被從閃存芯片106中同步地讀取。之后，當(dāng)主機(jī)系統(tǒng)1000接收到此下達(dá)指令順序時(shí)，主機(jī)系統(tǒng)1000會(huì)先下達(dá)第1主機(jī)讀取指令CMl，并且存儲(chǔ)器管理單元204會(huì)開(kāi)始處理第1主機(jī)讀取指令CMl以依據(jù)對(duì)應(yīng)的邏輯區(qū)塊350-(0)經(jīng)由第0數(shù)據(jù)輸入/輸出總線132從實(shí)體區(qū)塊122-(S+1)中來(lái)讀取數(shù)據(jù)。特別是，在處理第1主機(jī)讀取指令CMl的同時(shí)，存儲(chǔ)器管理單元204會(huì)經(jīng)由第1數(shù)據(jù)輸入/輸出總線134來(lái)讀取第3主機(jī)讀取指令CM3欲讀取的數(shù)據(jù)(S卩，儲(chǔ)存在邏輯區(qū)塊350-(G+1)所對(duì)應(yīng)的實(shí)體區(qū)塊124-(S+1)中的數(shù)據(jù))。更詳細(xì)來(lái)說(shuō)，雖然主機(jī)系統(tǒng)1000僅下達(dá)第1主機(jī)讀取指令CMl，然而依據(jù)下達(dá)指令順序存儲(chǔ)器管理單元204已得知下一個(gè)指令為第3主機(jī)讀取指令CM3且第1數(shù)據(jù)輸入/輸出總線134是處于閑置狀態(tài)，因此存儲(chǔ)器管理單元204會(huì)在處理第1主機(jī)讀取指令CMl時(shí)同步地讀取對(duì)應(yīng)第3主機(jī)讀取指令CM3的數(shù)據(jù)。之后，當(dāng)存儲(chǔ)器管理單元204將對(duì)應(yīng)第1主機(jī)讀取指令CMl的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000后，主機(jī)系統(tǒng)1000會(huì)下達(dá)下一個(gè)指令(即，第3主機(jī)讀取指令CM!3)，此時(shí)存儲(chǔ)器管理單元204會(huì)直接地將對(duì)應(yīng)第3主機(jī)讀取指令CM3的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，而無(wú)需再?gòu)拈W存芯片106中讀取數(shù)據(jù)。接著，在主機(jī)系統(tǒng)1000接收到對(duì)應(yīng)第3主機(jī)讀取指令CM3的數(shù)據(jù)后，主機(jī)系統(tǒng)1000會(huì)下達(dá)下一個(gè)指令(即，第2主機(jī)讀取指令CiC)，并且存儲(chǔ)器管理單元204會(huì)開(kāi)始處理第2主機(jī)讀取指令CM2以依據(jù)對(duì)應(yīng)的邏輯區(qū)塊350-(1)經(jīng)由第0數(shù)據(jù)輸入/輸出總線132從實(shí)體區(qū)塊122-(S+2)中來(lái)讀取數(shù)據(jù)。類(lèi)似地，在處理第2主機(jī)讀取指令CM2的同時(shí)，存儲(chǔ)器管理單元204會(huì)經(jīng)由第1數(shù)據(jù)輸入/輸出總線134來(lái)讀取對(duì)應(yīng)第4主機(jī)讀取指令CM4欲讀取的數(shù)據(jù)(即，儲(chǔ)存在邏輯區(qū)塊350-(G+2)所對(duì)應(yīng)的實(shí)體區(qū)塊124-(S+2)中的數(shù)據(jù))。之后，當(dāng)存儲(chǔ)器管理單元204將對(duì)應(yīng)第2主機(jī)讀取指令CM2的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000后，主機(jī)系統(tǒng)1000會(huì)下達(dá)下一個(gè)指令(即，第4主機(jī)讀取指令CM4)，此時(shí)存儲(chǔ)器管理單元204會(huì)直接地將對(duì)應(yīng)第4主機(jī)讀取指令CM4的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，而無(wú)需再?gòu)拈W存芯片106中讀取數(shù)據(jù)。在此范例中，存儲(chǔ)器管理單元204會(huì)重新排列主機(jī)讀取指令的傳送順序，并且在執(zhí)行第1主機(jī)讀取指令CMl時(shí)同時(shí)預(yù)先讀取對(duì)應(yīng)第3主機(jī)讀取指令CM3的數(shù)據(jù)以及在執(zhí)行第2主機(jī)讀取指令CM2時(shí)同時(shí)預(yù)先讀取對(duì)應(yīng)第4主機(jī)讀取指令CM4的數(shù)據(jù)。例如，存儲(chǔ)器管理單元204會(huì)在處理第一(即，目前)主機(jī)讀取指令(例如，第1主機(jī)讀取指令CMl與第2主機(jī)讀取指令CiC)時(shí)預(yù)先讀取對(duì)應(yīng)第二(即，后續(xù))主機(jī)讀取指令的數(shù)據(jù)(例如，第3主機(jī)讀取指令CM3與第4主機(jī)讀取指令CM4)并將預(yù)先讀取的數(shù)據(jù)暫存于緩沖存儲(chǔ)器210中。之后，當(dāng)接收到第二主機(jī)讀取指令時(shí)，則直接地從緩沖存儲(chǔ)器210中將對(duì)應(yīng)的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，由此可大幅縮短執(zhí)行主機(jī)讀取指令的時(shí)間。圖6為本發(fā)明第一范例實(shí)施例所繪示閃存控制器執(zhí)行數(shù)據(jù)讀取方法的流程圖。請(qǐng)參照?qǐng)D6，首先，在步驟S601中閃存控制器104會(huì)從主機(jī)系統(tǒng)1000中接收關(guān)于欲傳送的多個(gè)主機(jī)讀取指令的指令排序信息。接著，在步驟S603中閃存控制器104會(huì)依據(jù)每一主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊判斷每一主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線。具體來(lái)說(shuō)，在步驟S601中閃存控制器104是使用NCQ協(xié)定從主機(jī)系統(tǒng)1000中接收指令排序信息，以獲知主機(jī)系統(tǒng)1000欲傳送的多個(gè)主機(jī)讀取指令的指令排序數(shù)據(jù)。然而，必須了解的是，本發(fā)明不限于此，在本發(fā)明另一范例實(shí)施例中，閃存控制器104也可使用其他適當(dāng)?shù)姆绞綇闹鳈C(jī)系統(tǒng)1000中接收關(guān)于欲傳送的多個(gè)主機(jī)讀取指令的指令排序信息。在步驟S605中閃存控制器104會(huì)依據(jù)每一主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)產(chǎn)生下達(dá)指令順序，并且在步驟S607中將所產(chǎn)生的下達(dá)指令順序傳送給主機(jī)系統(tǒng)1000。之后，在步驟S609中閃存控制器104會(huì)依據(jù)下達(dá)指令順序從主機(jī)系統(tǒng)1000中接收主機(jī)讀取指令，并且在步驟S611中判斷所接收到的主機(jī)讀取指令對(duì)應(yīng)的數(shù)據(jù)是否已暫存于緩沖存儲(chǔ)器210中。倘若所接收到的主機(jī)讀取指令對(duì)應(yīng)的數(shù)據(jù)已暫存于緩沖存儲(chǔ)器210中時(shí)，則在步驟S613中從緩沖存儲(chǔ)器210中將主機(jī)讀取指令對(duì)應(yīng)的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，并且在步驟S615判斷是否已執(zhí)行主機(jī)系統(tǒng)1000欲傳送的所有主機(jī)讀取指令。倘若已執(zhí)行所有主機(jī)讀取指令時(shí)，則結(jié)束圖6的流程；反之，則執(zhí)行步驟S609來(lái)繼續(xù)接收下一個(gè)主機(jī)讀取指令。倘若所接收到的主機(jī)讀取指令對(duì)應(yīng)的數(shù)據(jù)未暫存于緩沖存儲(chǔ)器210中時(shí)，則在步驟S617中從閃存芯片106中讀取對(duì)應(yīng)此主機(jī)讀取指令的數(shù)據(jù)并且依據(jù)下達(dá)指令順序同時(shí)讀取對(duì)應(yīng)其他主機(jī)讀取指令的數(shù)據(jù)。具體來(lái)說(shuō)，在步驟S617中，閃存控制器104在處理第一主機(jī)讀取指令時(shí)會(huì)依據(jù)下達(dá)指令順序來(lái)預(yù)先讀取對(duì)應(yīng)第二主機(jī)讀取指令的數(shù)據(jù)，其中這些第二主機(jī)讀取指令所對(duì)的數(shù)據(jù)輸入/輸出總線是不同于第一主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線。也就是說(shuō)，閃存控制器104會(huì)利用處理第一主機(jī)讀取指令的期間使用其他閑置的數(shù)據(jù)輸入/輸出總線來(lái)預(yù)先讀取對(duì)應(yīng)第二主機(jī)讀取指令的數(shù)據(jù)。在步驟S619中將對(duì)應(yīng)第一主機(jī)讀取指令的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000并且將預(yù)先讀取的數(shù)據(jù)暫存于緩沖存儲(chǔ)器210中。接著，閃存控制器104會(huì)執(zhí)行步驟S615。本發(fā)明第二范例實(shí)施例的閃存儲(chǔ)存裝置與主機(jī)系統(tǒng)本質(zhì)上是相同于第一范例實(shí)施例的閃存儲(chǔ)存裝置與主機(jī)系統(tǒng)，其中差異在于第二范例實(shí)施例的存儲(chǔ)器管理單元會(huì)以不同的方式來(lái)重新排列主機(jī)系統(tǒng)欲傳送的主機(jī)讀取指令的傳送順序。以下將配合第一范例實(shí)施例的圖1A、圖1D、圖3A、圖;3B與圖4來(lái)描述第二范例實(shí)施例。在第一范例實(shí)施例中，閃存控制器104的存儲(chǔ)器管理單元204會(huì)從主機(jī)系統(tǒng)1000中接收關(guān)于主機(jī)讀取指令的指令排序信息并依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)產(chǎn)生下達(dá)指令順序，由此通過(guò)同步地通過(guò)多條數(shù)據(jù)輸入/輸出總線預(yù)先讀取第二主機(jī)讀取指令的數(shù)據(jù)來(lái)縮短執(zhí)行主機(jī)讀取指令的時(shí)間。除了依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)產(chǎn)生下達(dá)指令順序之外，在本發(fā)明第二范例實(shí)施例中存儲(chǔ)器管理單元204更會(huì)依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊所屬的邏輯區(qū)域來(lái)產(chǎn)生下達(dá)指令順序，以更縮短執(zhí)行主機(jī)讀取指令的時(shí)間。具體來(lái)說(shuō)，如上所述，邏輯區(qū)塊350-(0)350_(H)會(huì)被分組為邏輯區(qū)域360-(0)與邏輯區(qū)域360-(1)，并且存儲(chǔ)器管理單元204會(huì)為每一邏輯區(qū)域配置獨(dú)立的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。因此，當(dāng)主機(jī)系統(tǒng)1000存取屬于不同邏輯區(qū)域的邏輯區(qū)塊時(shí)，存儲(chǔ)器管理單元204需從閃存芯片106中載入對(duì)應(yīng)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表，因此若在執(zhí)行多筆主機(jī)讀取指令時(shí)，能夠減少不同邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表之間的切換，將能夠有效縮短執(zhí)行主機(jī)讀取指令的時(shí)間。以下將以一數(shù)據(jù)讀取范例來(lái)詳細(xì)說(shuō)明在第二范例實(shí)施例中存儲(chǔ)器管理單元204如何依據(jù)所有主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊、所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線以及所對(duì)應(yīng)的邏輯區(qū)域來(lái)重新排列這些主機(jī)讀取指令的順序，并且同時(shí)讀取對(duì)應(yīng)兩個(gè)主機(jī)讀取指令的數(shù)據(jù)。在此數(shù)據(jù)讀取范例中，主機(jī)系統(tǒng)1000傳送指令排序信息給閃存儲(chǔ)存裝置100，其中此指令排序信息是指示主機(jī)系統(tǒng)1000欲下達(dá)多個(gè)主機(jī)讀取指令，其中包括欲讀取邏輯區(qū)塊350-(0)中的數(shù)據(jù)的第1主機(jī)讀取指令CM1、欲讀取邏輯區(qū)塊350-(1)中的數(shù)據(jù)的第2主機(jī)讀取指令CM2、欲讀取邏輯區(qū)塊350-(G+l)中的數(shù)據(jù)的第3主機(jī)讀取指令CM3與欲讀取邏輯區(qū)塊350-(G+2)的第4主機(jī)讀取指令CM4。在此，假設(shè)邏輯區(qū)塊350-(0)是對(duì)映實(shí)體區(qū)塊122-(S+1)、邏輯區(qū)塊350-(1)是對(duì)映實(shí)體區(qū)塊122-(S+2)、邏輯區(qū)塊350-(G+1)是對(duì)映實(shí)體區(qū)塊124-(S+1)且邏輯區(qū)塊350-(6+是對(duì)映實(shí)體區(qū)塊124-(S+2)，其中邏輯區(qū)塊350-(0)與邏輯區(qū)塊350-(1)是屬于邏輯區(qū)域360-(0)且邏輯區(qū)塊350-(G+1)與邏輯區(qū)塊350-(6+是屬于邏輯區(qū)域360-(1)(如圖4所示)。此外，假設(shè)目前載入于緩沖存儲(chǔ)器210中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表是對(duì)應(yīng)邏輯區(qū)域360-(1)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映^260-(1)ο圖7A、圖7B與圖7C為本發(fā)明第二范例實(shí)施例的存儲(chǔ)器管理單元重新排列主機(jī)讀取指令以產(chǎn)生下達(dá)指令順序的范例示意圖。當(dāng)閃存控制器104接收到以第1主機(jī)讀取指令CMl、第2主機(jī)讀取指令CM2、第3主機(jī)讀取指令CM3與第4主機(jī)讀取指令CM4為順序(如圖7A所示)的指令排序信息時(shí)，存儲(chǔ)器管理單元204會(huì)依據(jù)此指令排序信息中這些主機(jī)讀取指令對(duì)應(yīng)的邏輯區(qū)塊和記錄于轉(zhuǎn)換層250中的信息(例如，邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表)來(lái)識(shí)別第1主機(jī)讀取指令CMl是對(duì)應(yīng)第0數(shù)據(jù)輸入/輸出總線132、第2主機(jī)讀取指令CM2是對(duì)應(yīng)第0數(shù)據(jù)輸入/輸出總線132、第3主機(jī)讀取指令CM3是對(duì)應(yīng)第1數(shù)據(jù)輸入/輸出總線134且第4主機(jī)讀取指令CM4是對(duì)應(yīng)第1數(shù)據(jù)輸入/輸出總線134。也就是說(shuō)，存儲(chǔ)器管理單元204需經(jīng)由第0數(shù)據(jù)輸入/輸出總線132來(lái)讀取第1主機(jī)讀取指令CMl與第2主機(jī)讀取指令CM2欲讀取的數(shù)據(jù)，并且需經(jīng)由第1數(shù)據(jù)輸入/輸出總線134來(lái)讀取第3主機(jī)讀取指令CM3與第4主機(jī)讀取指令CM4欲讀取的數(shù)據(jù)。例如，如圖7B所示，存儲(chǔ)器管理單元204會(huì)先依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線以第1主機(jī)讀取指令CM1、第3主機(jī)讀取指令CM3、第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的順序來(lái)排列主機(jī)系統(tǒng)1000欲發(fā)送的主機(jī)讀取指令，其中對(duì)應(yīng)第1主機(jī)讀取指令CMl與第3主機(jī)讀取指令CM3的數(shù)據(jù)可被從閃存芯片106中同步地讀取，而對(duì)應(yīng)第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的數(shù)據(jù)可被從閃存芯片106中同步地讀取。接著，存儲(chǔ)器管理單元204會(huì)再依據(jù)目前暫存于緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表來(lái)調(diào)整預(yù)期的下達(dá)指令順序。例如，目前暫存于緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表是對(duì)應(yīng)邏輯區(qū)域360-(1)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(1)，因此在第1主機(jī)讀取指令CMl與第3主機(jī)讀取指令CM3中存儲(chǔ)器管理單元204會(huì)優(yōu)先處理對(duì)應(yīng)邏輯區(qū)域360-(1)的第3主機(jī)讀取指令CM3，再處理第1主機(jī)讀取指令CMl。之后，當(dāng)處理第1主機(jī)讀取指令CMl時(shí)，載入于緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(1)將會(huì)被切換為對(duì)應(yīng)邏輯區(qū)域360-(0)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(0)，因此，在處理第1主機(jī)讀取指令CMl之后，相較于第4主機(jī)讀取指令CM4，存儲(chǔ)器管理單元204會(huì)優(yōu)先處理對(duì)應(yīng)邏輯區(qū)域360-(0)的第2主機(jī)讀取指令CM2?；耍鐖D7C所示，存儲(chǔ)器管理單元204會(huì)以第3主機(jī)讀取指令CM3、第1主機(jī)讀取指令CMl、第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的順序來(lái)產(chǎn)生下達(dá)指令順序，并且將所產(chǎn)生的下達(dá)指令順序傳送給主機(jī)系統(tǒng)1000。之后，當(dāng)主機(jī)系統(tǒng)1000接收到此下達(dá)指令順序時(shí)，主機(jī)系統(tǒng)1000會(huì)先發(fā)送第3主機(jī)讀取指令CM3，并且存儲(chǔ)器管理單元204會(huì)開(kāi)始處理第3主機(jī)讀取指令CM3以依據(jù)對(duì)應(yīng)的邏輯區(qū)塊350-(G+l)經(jīng)由第1數(shù)據(jù)輸入/輸出總線134從實(shí)體區(qū)塊124-(S+1)中來(lái)讀取數(shù)據(jù)。并且，在處理第3主機(jī)讀取指令CM3的同時(shí)，存儲(chǔ)器管理單元204會(huì)經(jīng)由第0數(shù)據(jù)輸入/輸出總線132來(lái)讀取對(duì)應(yīng)第1主機(jī)讀取指令CMl欲讀取的數(shù)據(jù)(即，儲(chǔ)存在邏輯區(qū)塊350-(0)所對(duì)應(yīng)之實(shí)體區(qū)塊122-(S+1)中的數(shù)據(jù))。期間，存儲(chǔ)器管理單元204先依據(jù)已載入于緩沖存儲(chǔ)器210的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(1)來(lái)獲取相關(guān)的對(duì)映信息，并且之后關(guān)閉邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表260-(1)與載入邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(0)來(lái)獲取相關(guān)的對(duì)映信息。之后，當(dāng)存儲(chǔ)器管理單元204將對(duì)應(yīng)第3主機(jī)讀取指令CM3的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000后，主機(jī)系統(tǒng)1000會(huì)下達(dá)下一個(gè)指令(即，第1主機(jī)讀取指令CMl)，此時(shí)存儲(chǔ)器管理單元204會(huì)直接地從緩沖存儲(chǔ)器210中將對(duì)應(yīng)第1主機(jī)讀取指令CMl的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000，而無(wú)需再?gòu)拈W存芯片106中讀取數(shù)據(jù)。在主機(jī)系統(tǒng)1000接收到第1主機(jī)讀取指令CMl的數(shù)據(jù)后，主機(jī)系統(tǒng)1000會(huì)發(fā)送下一個(gè)指令(即，第2主機(jī)讀取指令CiC)，并且存儲(chǔ)器管理單元204會(huì)開(kāi)始處理第2主機(jī)讀取指令CM2以依據(jù)對(duì)應(yīng)的邏輯區(qū)塊350-(1)經(jīng)由第0數(shù)據(jù)輸入/輸出總線132從實(shí)體區(qū)塊122-(S+2)中來(lái)讀取數(shù)據(jù)。類(lèi)似地，在處理第2主機(jī)讀取指令CM2的同時(shí)，存儲(chǔ)器管理單元204會(huì)經(jīng)由第1數(shù)據(jù)輸入/輸出總線134來(lái)讀取對(duì)應(yīng)第4主機(jī)讀取指令CM4欲讀取的數(shù)據(jù)(即，儲(chǔ)存在邏輯區(qū)塊350-(G+2)所對(duì)應(yīng)之實(shí)體區(qū)塊124-(S+2)中的數(shù)據(jù))。期間，存儲(chǔ)器管理單元204先依據(jù)已載入于緩沖存儲(chǔ)器210的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(0)來(lái)獲取相關(guān)的對(duì)映信息，并且之后關(guān)閉邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(0)與載入邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表260-(1)來(lái)獲取相關(guān)的對(duì)映信息。之后，當(dāng)存儲(chǔ)器管理單元204將對(duì)應(yīng)第2主機(jī)讀取指令CM2的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000后，主機(jī)系統(tǒng)1000會(huì)下達(dá)下一個(gè)指令(即，第4主機(jī)讀取指令CM4)，此時(shí)存儲(chǔ)器管理單元204會(huì)立即將對(duì)應(yīng)第4主機(jī)讀取指令CM4的數(shù)據(jù)傳送給主機(jī)系統(tǒng)1000。值得一提的是，在上述數(shù)據(jù)讀取范例中，對(duì)應(yīng)同一數(shù)據(jù)輸入/輸出總線的邏輯區(qū)塊是屬于同一邏輯區(qū)域，然而本發(fā)明不限于此，在本發(fā)明另一范例實(shí)施例中，對(duì)應(yīng)不同數(shù)據(jù)輸入/輸出總線的邏輯區(qū)塊也可以是屬于同一邏輯區(qū)域。圖8A、圖8B與圖8C為本發(fā)明第二范例實(shí)施例的存儲(chǔ)器管理單元重新排列主機(jī)讀取指令以產(chǎn)生下達(dá)指令順序的范例示意圖。例如，在邏輯區(qū)塊350-(0)與邏輯區(qū)塊350-(G+l)是屬于邏輯區(qū)域360-(0)且邏輯區(qū)塊350-(1)與邏輯區(qū)塊350-(G+2)是屬于邏輯區(qū)域360-(1)的另一范例實(shí)施例中，假設(shè)在上述數(shù)據(jù)讀取范例中存儲(chǔ)器管理單元204先依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線將主機(jī)系統(tǒng)1000所傳送的多筆主機(jī)讀取指令的順序(如圖8A所示)以第1主機(jī)讀取指令CMl、第3主機(jī)讀取指令CM3、第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的順序(如圖8B所示)來(lái)排列之后，由于目前載入于緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表是對(duì)應(yīng)邏輯區(qū)域360-(1)的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0_(1)，因此存儲(chǔ)器管理單元204會(huì)預(yù)期優(yōu)先處理對(duì)應(yīng)邏輯區(qū)域360-(1)的第2主機(jī)讀取指令CM2或第4主機(jī)讀取指令CM4?；诖?，在對(duì)應(yīng)第1主機(jī)讀取指令CMl與第3主機(jī)讀取指令CM3的數(shù)據(jù)可被從閃存芯片106中同步地讀取，而對(duì)應(yīng)第2主機(jī)讀取指令CM2與第4主機(jī)讀取指令CM4的數(shù)據(jù)可被從閃存芯片106中同步地讀取的情況下，例如，存儲(chǔ)器管理單元204會(huì)以第2主機(jī)讀取指令CM2、第4主機(jī)讀取指令CM4、第1主機(jī)讀取指令CMl與第3主機(jī)讀取指令CM3的順序(如圖8C所示)來(lái)產(chǎn)生下達(dá)指令順序?；?，存儲(chǔ)器管理單元204僅需于處理第1主機(jī)讀取指令CMl時(shí)關(guān)閉邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表260-(1)與載入邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表沈0-(0)來(lái)獲取相關(guān)的對(duì)映信息?；谏鲜?，在本發(fā)明第二范例實(shí)施例中，存儲(chǔ)器管理單元204還依據(jù)每一主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)域來(lái)產(chǎn)生下達(dá)指令順序，因此可減少切換邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的次數(shù)，而更縮短執(zhí)行主機(jī)讀取指令的時(shí)間。圖9為本發(fā)明第二范例實(shí)施例的閃存控制器執(zhí)行數(shù)據(jù)讀取方法的流程圖。請(qǐng)參照?qǐng)D9，圖9中的步驟S901、S903、S907、S909、S911、S913、S915、S917與S919是相同于圖6中的步驟S601、S603、S607、S609、S611、S613、S615、S617與S619，在此不再重復(fù)說(shuō)明。圖9與圖6的差異在于閃存控制器104會(huì)依據(jù)每一主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線以及所對(duì)應(yīng)的邏輯區(qū)域來(lái)產(chǎn)生下達(dá)指令順序(S905)。值得一提的是，盡管上述范例實(shí)施例是以?xún)蓚€(gè)閃存模組與兩條數(shù)據(jù)輸入/輸出總線來(lái)進(jìn)行說(shuō)明，然而本發(fā)明不限于此，閃存模組與數(shù)據(jù)輸入/輸出總線的數(shù)目可以是任意數(shù)目。綜上所述，根據(jù)本發(fā)明范例實(shí)施例的數(shù)據(jù)讀取方法通過(guò)接收關(guān)于主機(jī)讀取指令的指令排序信息以及依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出匯流來(lái)重新排列多個(gè)主機(jī)讀取指令的傳送順序，并且經(jīng)由多條數(shù)據(jù)輸入/輸出總線來(lái)同步地讀取與預(yù)讀取對(duì)應(yīng)不同主機(jī)讀取指令的數(shù)據(jù)，由此可大幅度地縮短執(zhí)行主機(jī)讀取指令的時(shí)間。此外，在本發(fā)明另一范例實(shí)施例中，除了依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出匯流之外，根據(jù)本發(fā)明范例實(shí)施例的數(shù)據(jù)讀取方法還依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)域來(lái)重新排列多個(gè)主機(jī)讀取指令的發(fā)送順序，由此可減少切換邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的次數(shù)，進(jìn)而縮短執(zhí)行主機(jī)讀取指令的時(shí)間。最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。權(quán)利要求1.一種數(shù)據(jù)讀取方法，適用于由一閃存控制器處理來(lái)自于一主機(jī)系統(tǒng)的多個(gè)主機(jī)讀取指令以從多個(gè)閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)，其中該閃存控制器分別地經(jīng)由多條數(shù)據(jù)輸入/輸出總線電性連接至所述閃存模組并且每一所述閃存模組具有多個(gè)實(shí)體區(qū)塊，該數(shù)據(jù)讀取方法包括配置多個(gè)邏輯區(qū)塊，其中所述邏輯區(qū)塊對(duì)映所述閃存模組中的部份所述實(shí)體區(qū)塊；從該主機(jī)系統(tǒng)中接收關(guān)于所述主機(jī)讀取指令的一指令排序信息，其中每一所述主機(jī)讀取指令對(duì)應(yīng)所述邏輯區(qū)塊的其中之一且每一所述邏輯區(qū)塊對(duì)應(yīng)所述數(shù)據(jù)輸入/輸出總線的其中之一；依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生一下達(dá)指令順序；將該下達(dá)指令順序傳送給該主機(jī)系統(tǒng)；以及依據(jù)該下達(dá)指令順序從該主機(jī)系統(tǒng)中依序地接收所述主機(jī)讀取指令并且依據(jù)所述主機(jī)讀取指令從所述閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其中從該主機(jī)系統(tǒng)中接收關(guān)于所述主機(jī)讀取指令的指令排序信息的步驟包括使用一原生指令排序NCQ協(xié)定從該主機(jī)系統(tǒng)中接收關(guān)于所述主機(jī)讀取指令的指令排序信息。3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其中依據(jù)該下達(dá)指令順序從該主機(jī)系統(tǒng)中依序地接收所述主機(jī)讀取指令并且依據(jù)所述主機(jī)讀取指令從所述閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)的步驟包括當(dāng)從該主機(jī)系統(tǒng)中接收到所述主機(jī)讀取指令中的一第一主機(jī)讀取指令時(shí)，經(jīng)由所述數(shù)據(jù)輸入/輸出總線從所述閃存模組中同步地讀取對(duì)應(yīng)該第一主機(jī)讀取指令的數(shù)據(jù)和所述主機(jī)讀取指令中的至少一第二主機(jī)讀取指令的數(shù)據(jù)，其中該第一主機(jī)讀取指令和該至少一第二主機(jī)讀取指令是對(duì)應(yīng)所述數(shù)據(jù)輸入/輸出總線中不同的數(shù)據(jù)輸入/輸出總線；以及將對(duì)應(yīng)該第一主機(jī)讀取指令的數(shù)據(jù)傳送給該主機(jī)系統(tǒng)。4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)讀取方法，還包括將對(duì)應(yīng)該至少一第二主機(jī)讀取指令的數(shù)據(jù)暫存于該閃存控制器的一緩沖存儲(chǔ)器中。5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)讀取方法，其中依據(jù)該下達(dá)指令順序從該主機(jī)系統(tǒng)中依序地接收所述主機(jī)讀取指令并且依據(jù)所述主機(jī)讀取指令從所述閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)的步驟還包括當(dāng)從該主機(jī)系統(tǒng)中接收到該至少一第二主機(jī)讀取指令時(shí)，從該緩沖存儲(chǔ)器中將對(duì)應(yīng)該至少一第二主機(jī)讀取指令的數(shù)據(jù)傳送給該主機(jī)系統(tǒng)。6.根據(jù)權(quán)利要求4所述的數(shù)據(jù)讀取方法，還包括將所述邏輯區(qū)塊分組為多個(gè)邏輯區(qū)域，以及為每一所述邏輯區(qū)域配置一邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表，其中每一所述邏輯區(qū)塊對(duì)應(yīng)所述邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的其中之一；以及載入所述邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的其中之一至該緩沖存儲(chǔ)器中。7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)讀取方法，其中依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線重新排列所述主機(jī)讀取指令的順序與產(chǎn)生該下達(dá)指令順序的步驟包括依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線與所述邏輯區(qū)域來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生該下達(dá)指令順序。8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)讀取方法，其中依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線與所述邏輯區(qū)域來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生該下達(dá)指令順序的步驟包括在該下達(dá)指令順序中優(yōu)先安排所述主機(jī)讀取指令中的至少一主機(jī)讀取指令，其中該至少一主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊是對(duì)應(yīng)被載入于該緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。9.一種閃存控制器，用于處理來(lái)自于一主機(jī)系統(tǒng)的多個(gè)主機(jī)讀取指令以從多個(gè)閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)，其中每一所述閃存模組具有多個(gè)實(shí)體區(qū)塊，該閃存控制器包括一微處理器單元；一閃存接口單元，電性連接至該微處理器單元，用以經(jīng)由多條數(shù)據(jù)輸入/輸出總線電性連接至所述閃存模組；一主機(jī)接口單元，電性連接至該微處理器單元，用以連接該主機(jī)系統(tǒng)；以及一存儲(chǔ)器管理單元，電性連接至該微處理器單元，用以配置多個(gè)邏輯區(qū)塊，其中所述邏輯區(qū)塊對(duì)映所述閃存模組中的部分所述實(shí)體區(qū)塊，其中該存儲(chǔ)器管理單元經(jīng)由該主機(jī)接口單元從該主機(jī)系統(tǒng)中接收關(guān)于所述主機(jī)讀取指令的一指令排序信息，其中每一所述主機(jī)讀取指令對(duì)應(yīng)所述邏輯區(qū)塊的其中之一且每一所述邏輯區(qū)塊對(duì)應(yīng)所述數(shù)據(jù)輸入/輸出總線的其中之一，其中該存儲(chǔ)器管理單元依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生一下達(dá)指令順序，并且將該下達(dá)指令順序傳送給該主機(jī)系統(tǒng)，其中該存儲(chǔ)器管理單元依據(jù)該下達(dá)指令順序經(jīng)由該主機(jī)接口單元從該主機(jī)系統(tǒng)中依序地接收所述主機(jī)讀取指令并且依據(jù)所述主機(jī)讀取指令經(jīng)由該閃存接口單元從所述閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)。10.根據(jù)權(quán)利要求9所述的閃存控制器，其中該主機(jī)接口單元為支援一原生指令排序NCQ協(xié)定。11.根據(jù)權(quán)利要求9所述的閃存控制器，其中當(dāng)該主機(jī)接口單元從該主機(jī)系統(tǒng)中接收到所述主機(jī)讀取指令中的一第一主機(jī)讀取指令時(shí)，該存儲(chǔ)器管理單元經(jīng)由所述數(shù)據(jù)輸入/輸出總線從所述閃存模組中同步地讀取對(duì)應(yīng)該第一主機(jī)讀取指令的數(shù)據(jù)和所述主機(jī)讀取指令中的至少一第二主機(jī)讀取指令的數(shù)據(jù)并且將對(duì)應(yīng)該第一主機(jī)讀取指令的數(shù)據(jù)傳送給該主機(jī)系統(tǒng)，其中該第一主機(jī)讀取指令和該至少一第二主機(jī)讀取指令是對(duì)應(yīng)所述數(shù)據(jù)輸入/輸出總線中不同的數(shù)據(jù)輸入/輸出總線。12.根據(jù)權(quán)利要求11所述的閃存控制器，還包括一緩沖存儲(chǔ)器，電性連接至該微處理器單元，其中該存儲(chǔ)器管理單元將對(duì)應(yīng)該至少一第二主機(jī)讀取指令的數(shù)據(jù)暫存于該緩沖存儲(chǔ)器中。13.根據(jù)權(quán)利要求12所述的閃存控制器，其中當(dāng)該存儲(chǔ)器管理單元從該主機(jī)系統(tǒng)中接收到該至少一第二主機(jī)讀取指令時(shí)，該存儲(chǔ)器管理單元從該緩沖存儲(chǔ)器中將對(duì)應(yīng)該至少一第二主機(jī)讀取指令的數(shù)據(jù)傳送給該主機(jī)系統(tǒng)。14.根據(jù)權(quán)利要求12所述的閃存控制器，其中該存儲(chǔ)器管理單元將所述邏輯區(qū)塊分組為多個(gè)邏輯區(qū)域，并且為每一所述邏輯區(qū)域配置一邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表，其中每一所述邏輯區(qū)塊對(duì)應(yīng)所述邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的其中之一，其中該存儲(chǔ)器管理單元載入所述邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的其中之一至該緩沖存儲(chǔ)器。15.根據(jù)權(quán)利要求14所述的閃存控制器，其中該存儲(chǔ)器管理單元還依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線與所述邏輯區(qū)域來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生該下達(dá)指令順序。16.根據(jù)權(quán)利要求15所述的閃存控制器，其中該存儲(chǔ)器管理單元在該下達(dá)指令順序中優(yōu)先安排所述主機(jī)讀取指令中的至少一主機(jī)讀取指令，其中該至少一主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊是對(duì)應(yīng)被載入于該緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。17.—種閃存儲(chǔ)存系統(tǒng)，包括一閃存芯片，具有多個(gè)閃存模組，并且每一所述閃存模組具有多個(gè)實(shí)體區(qū)塊；一閃存控制器，經(jīng)由多條數(shù)據(jù)輸入/輸出總線電性連接至所述閃存模組，用以配置多個(gè)邏輯區(qū)塊，其中所述邏輯區(qū)塊對(duì)映所述閃存模組中的部分所述實(shí)體區(qū)塊；以及一連接器，電性連接至該閃存控制器并且用以電性連接一主機(jī)系統(tǒng)，其中該閃存控制器經(jīng)由該連接器從該主機(jī)系統(tǒng)中接收關(guān)于多個(gè)主機(jī)讀取指令的一指令排序信息，其中每一所述主機(jī)讀取指令對(duì)應(yīng)所述邏輯區(qū)塊的其中之一且每一所述邏輯區(qū)塊對(duì)應(yīng)所述數(shù)據(jù)輸入/輸出總線的其中之一，其中該閃存控制器依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生一下達(dá)指令順序，并且將該下達(dá)指令順序傳送給該主機(jī)系統(tǒng)，其中該閃存控制器依據(jù)該下達(dá)指令順序經(jīng)由該連接器從該主機(jī)系統(tǒng)中依序地接收所述主機(jī)讀取指令并且依據(jù)所述主機(jī)讀取指令經(jīng)由所述數(shù)據(jù)輸入/輸出總線從所述閃存模組中讀取對(duì)應(yīng)所述主機(jī)讀取指令的數(shù)據(jù)。18.根據(jù)權(quán)利要求17所述的閃存儲(chǔ)存系統(tǒng)，其中該連接器為支援一原生指令排序NCQ協(xié)定。19.根據(jù)權(quán)利要求17所述的閃存儲(chǔ)存系統(tǒng)，其中當(dāng)該閃存控制器從該主機(jī)系統(tǒng)中接收到所述主機(jī)讀取指令中的一第一主機(jī)讀取指令時(shí)，閃存控制器經(jīng)由所述數(shù)據(jù)輸入/輸出總線從所述閃存模組中同步地讀取對(duì)應(yīng)該第一主機(jī)讀取指令的數(shù)據(jù)和所述主機(jī)讀取指令中的至少一第二主機(jī)讀取指令的數(shù)據(jù)并且將對(duì)應(yīng)該第一主機(jī)讀取指令的數(shù)據(jù)傳送給該主機(jī)系統(tǒng)，其中該第一主機(jī)讀取指令和該至少一第二主機(jī)讀取指令是對(duì)應(yīng)所述數(shù)據(jù)輸入/輸出總線中不同的數(shù)據(jù)輸入/輸出總線。20.根據(jù)權(quán)利要求19所述的閃存儲(chǔ)存系統(tǒng)，還包括一緩沖存儲(chǔ)器，其中該閃存控制器將對(duì)應(yīng)該至少一第二主機(jī)讀取指令的數(shù)據(jù)暫存于該緩沖存儲(chǔ)器中。21.根據(jù)權(quán)利要求20所述的閃存儲(chǔ)存系統(tǒng)，其中當(dāng)該閃存控制器從該主機(jī)系統(tǒng)中接收到該至少一第二主機(jī)讀取指令時(shí)，該閃存控制器從該緩沖存儲(chǔ)器中將對(duì)應(yīng)該至少一第二主機(jī)讀取指令的數(shù)據(jù)傳送給該主機(jī)系統(tǒng)。22.根據(jù)權(quán)利要求20所述的閃存儲(chǔ)存系統(tǒng)，其中該閃存控制器將所述邏輯區(qū)塊分組為多個(gè)邏輯區(qū)域，并且為每一所述邏輯區(qū)域配置一邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表，其中每一所述邏輯區(qū)塊對(duì)應(yīng)所述邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的其中之一，其中該閃存控制器載入所述邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表的其中之一至該緩沖存儲(chǔ)器。23.根據(jù)權(quán)利要求22所述的閃存儲(chǔ)存系統(tǒng)，其中該閃存控制器還依據(jù)所述主機(jī)讀取指令所對(duì)應(yīng)的所述數(shù)據(jù)輸入/輸出總線與所述邏輯區(qū)域來(lái)重新排列所述主機(jī)讀取指令的順序與產(chǎn)生該下達(dá)指令順序。24.根據(jù)權(quán)利要求23所述的閃存儲(chǔ)存系統(tǒng)，其中該閃存控制器在該下達(dá)指令順序中優(yōu)先安排所述主機(jī)讀取指令中的至少一主機(jī)讀取指令，其中該至少一主機(jī)讀取指令所對(duì)應(yīng)的邏輯區(qū)塊是對(duì)應(yīng)暫存于該緩沖存儲(chǔ)器中的邏輯區(qū)塊-實(shí)體區(qū)塊對(duì)映表。25.根據(jù)權(quán)利要求20所述的閃存儲(chǔ)存系統(tǒng)，其中該緩沖存儲(chǔ)器配置在該閃存控制器中。全文摘要本發(fā)明提供了一種數(shù)據(jù)讀取方法、閃存控制器與閃存儲(chǔ)存系統(tǒng)，適用于從多個(gè)閃存模組中讀取主機(jī)系統(tǒng)欲存取的數(shù)據(jù)。本數(shù)據(jù)讀取方法包括從主機(jī)系統(tǒng)中接收關(guān)于多個(gè)主機(jī)讀取指令的指令排序信息，其中每一主機(jī)讀取指令對(duì)應(yīng)電性連接至閃存模組的數(shù)據(jù)輸入/輸出總線的其中之一。本數(shù)據(jù)讀取方法也包括依據(jù)主機(jī)讀取指令所對(duì)應(yīng)的數(shù)據(jù)輸入/輸出總線來(lái)重新排列主機(jī)讀取指令與產(chǎn)生下達(dá)指令順序，并且依據(jù)此下達(dá)指令順序從主機(jī)系統(tǒng)中依序地接收與處理主機(jī)讀取指令，同時(shí)預(yù)讀取第二主機(jī)讀取指令的數(shù)據(jù)。基此，本數(shù)據(jù)讀取方法可有效地縮短執(zhí)行主機(jī)讀取指令的時(shí)間。文檔編號(hào)G06F3/06GK102043588SQ20091017576公開(kāi)日2011年5月4日申請(qǐng)日期2009年10月13日優(yōu)先權(quán)日2009年10月13日發(fā)明者葉志剛申請(qǐng)人:群聯(lián)電子股份有限公司