專利名稱：基于表決的優(yōu)先排隊(duì)仲裁系統(tǒng)總線控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通過表決器仲裁優(yōu)先排隊(duì)的系統(tǒng)總線控制方法。
背景技術(shù)：
傳統(tǒng)計(jì)算機(jī)的軟件或硬件一旦出現(xiàn)故障，不但系統(tǒng)的正常運(yùn)行會(huì)受到影
響，計(jì)算機(jī)中存儲(chǔ)的重要數(shù)據(jù)也可能會(huì)遭受損失。TMR(Triple Module Redimdancy)容錯(cuò)計(jì)算機(jī)作為一種軟硬件相結(jié)合的三模冗余結(jié)構(gòu)計(jì)算機(jī)，具有 較高的工作可靠性，因此在一個(gè)系統(tǒng)中TMR容錯(cuò)計(jì)算機(jī)一般都擔(dān)任中央數(shù) 據(jù)管理的功能，稱為中央終端CTU。傳統(tǒng)的主機(jī)對一個(gè)SSD (固態(tài)存儲(chǔ)器) 的訪問多采用通過總線直接訪問SSD的策略，如果多個(gè)主機(jī)同時(shí)訪問SSD 時(shí)容易造成系統(tǒng)總線堵塞，導(dǎo)致系統(tǒng)資源下降。
發(fā)明內(nèi)容
本發(fā)明為解決傳統(tǒng)的主機(jī)對SSD的訪問多采用通過總線直接訪問SSD 的策略容易造成系統(tǒng)總線堵塞、沖突而導(dǎo)致系統(tǒng)資源下降的問題，提供一種 基于表決的優(yōu)先排隊(duì)仲裁系統(tǒng)總線控制方法。本發(fā)明由以下步驟實(shí)現(xiàn)
步驟一、TMR容錯(cuò)計(jì)算機(jī)的一號子計(jì)算機(jī)、二號子計(jì)算機(jī)和三號子計(jì)算 機(jī)分別以軟硬方式進(jìn)行子計(jì)算機(jī)內(nèi)部的自我故障檢査和對其它子計(jì)算機(jī)的故 障檢查，并將故障檢測的結(jié)果送入仲裁模塊，所述每個(gè)子計(jì)算機(jī)都包括CPU 和表決電路，每個(gè)子計(jì)算機(jī)的表決電路以及三個(gè)子計(jì)算機(jī)之間都通過信號線 及總線連接；
步驟二、仲裁模塊根據(jù)每個(gè)子計(jì)算機(jī)的表決電路傳送的故障檢測結(jié)果對 每個(gè)子計(jì)算機(jī)進(jìn)行優(yōu)先排隊(duì)仲裁，默認(rèn)的優(yōu)先排隊(duì)訪問SSD的仲裁策略是一 號子計(jì)算機(jī)的優(yōu)先權(quán)最高、二號子計(jì)算機(jī)次之、三號子計(jì)算機(jī)的優(yōu)先權(quán)最低;
步驟三、仲裁模塊根據(jù)仲裁結(jié)果將獲得優(yōu)先排隊(duì)權(quán)的子計(jì)算機(jī)和SSD之 間的通道打開，使該子計(jì)算機(jī)可以通過總線訪問SSD。
有益效果本發(fā)明通過表決及優(yōu)先仲裁模塊實(shí)現(xiàn)三個(gè)子計(jì)算機(jī)對SSD的 優(yōu)先排隊(duì)訪問，實(shí)現(xiàn)了三個(gè)子計(jì)算機(jī)分時(shí)訪問SSD，并且三個(gè)子計(jì)算機(jī)分別可以對SSD進(jìn)行讀寫操作，具有方便靈活、便于檢測、調(diào)試以及程序改動(dòng)等 特點(diǎn)。
圖1是本發(fā)明通過通道4與SSD的連接結(jié)構(gòu)示意圖。
具體實(shí)施例方式
具體實(shí)施方式
一參見圖l，本實(shí)施方式由以下步驟實(shí)現(xiàn) 步驟一、TMR容錯(cuò)計(jì)算機(jī)的一號子計(jì)算機(jī)A、 二號子計(jì)算機(jī)B和三號 子計(jì)算機(jī)c分別以軟硬方式進(jìn)行子計(jì)算機(jī)內(nèi)部的自我故障檢査和對其它子計(jì)
算機(jī)的故障檢査，當(dāng)某個(gè)子計(jì)算機(jī)的表決結(jié)果為永久錯(cuò)或超時(shí)錯(cuò)時(shí)，輸出信 號有效為低電平，并分別向其它兩個(gè)子計(jì)算機(jī)輸送，然后再將故障檢測的結(jié)
果送入仲裁模塊3，所述每個(gè)子計(jì)算機(jī)都包括CPU 1和表決電路2以及三個(gè) 子計(jì)算機(jī)之間通過信號線及總線連接，邏輯上安排為 一號子計(jì)算機(jī)A的串 口輸出連到二號子計(jì)算機(jī)B的一號串口輸入及三號子計(jì)算機(jī)C的二號串口輸 入，二號子計(jì)算機(jī)B的串口輸出連到三號子計(jì)算機(jī)C的一號串口輸入及一號 子計(jì)算機(jī)A的二號串口輸入，三號子計(jì)算機(jī)C的串口輸出連到一號子計(jì)算機(jī) A的一號串口輸入及二號子計(jì)算機(jī)B的二號串口輸入，構(gòu)成了三個(gè)子計(jì)算機(jī) 的廣播通信方式；
步驟二、仲裁模塊3根據(jù)每個(gè)子計(jì)算機(jī)的表決電路2傳送的故障檢測結(jié) 果對每個(gè)子計(jì)算機(jī)進(jìn)行優(yōu)先排隊(duì)仲裁，三個(gè)子計(jì)算機(jī)對總線的優(yōu)先占用權(quán)可 定為由一號至三號依次降低，即當(dāng)三個(gè)子計(jì)算機(jī)都無故障時(shí)一號子計(jì)算機(jī)A 占用總線，當(dāng)一號子計(jì)算機(jī)A出現(xiàn)故障時(shí)二號子計(jì)算機(jī)B占用總線，當(dāng)一號 子計(jì)算機(jī)A和二號子計(jì)算機(jī)B都出現(xiàn)故障時(shí)三號子計(jì)算機(jī)C占用總線，并 且三個(gè)子計(jì)算機(jī)對總線的優(yōu)先占用權(quán)也可以通過軟件進(jìn)行修改；
步驟三、仲裁模塊3根據(jù)仲裁結(jié)果將獲得優(yōu)先排隊(duì)權(quán)的子計(jì)算機(jī)和SSD 之間的通道4打開，使該子計(jì)算機(jī)可通過總線訪問SSD，當(dāng)表決電路2將一 個(gè)表決結(jié)果送入仲裁模塊3時(shí)，根據(jù)預(yù)先設(shè)定的仲裁規(guī)則確定三個(gè)子計(jì)算機(jī) 對總線的優(yōu)先占用權(quán)，當(dāng)仲裁模塊3對三個(gè)子計(jì)算機(jī)的表決結(jié)果為瞬時(shí)、永 久或超時(shí)錯(cuò)故障時(shí)，故障信號有效為低電平，用此信號向優(yōu)先級低的子計(jì)算 機(jī)的排隊(duì)器輸出，連接到低優(yōu)先級子計(jì)算機(jī)排隊(duì)器的輸入端構(gòu)成優(yōu)先鏈路，當(dāng)一號子計(jì)算機(jī)A占總線時(shí)，封鎖二號子計(jì)算機(jī)B和三號子計(jì)算機(jī)C;當(dāng)一 號子計(jì)算機(jī)A放棄總線，二號子計(jì)算機(jī)B占用總線時(shí)，封鎖三號子計(jì)算機(jī)C; 當(dāng)一號子計(jì)算機(jī)A和二號子計(jì)算機(jī)B均不占總線時(shí)三號子計(jì)算機(jī)C才能占 用總線，獲得優(yōu)先排隊(duì)權(quán)的子計(jì)算機(jī)的CPU 1通過通道4對SSD進(jìn)行訪問， 在同一時(shí)刻只有一個(gè)子計(jì)算機(jī)占用總線，即SSD是與表決電路2的表決以及 仲裁模塊3的仲裁同步運(yùn)行。
權(quán)利要求
1、基于表決的優(yōu)先排隊(duì)仲裁系統(tǒng)總線控制方法，其特征在于它由以下步驟實(shí)現(xiàn)步驟一、TMR容錯(cuò)計(jì)算機(jī)的一號子計(jì)算機(jī)(A)、二號子計(jì)算機(jī)(B)和三號子計(jì)算機(jī)(C)分別以軟硬方式進(jìn)行子計(jì)算機(jī)內(nèi)部的自我故障檢查和對其它子計(jì)算機(jī)的故障檢查，并將故障檢測的結(jié)果送入仲裁模塊(3)，所述每個(gè)子計(jì)算機(jī)都包括CPU(1)和表決電路(2)，每個(gè)子計(jì)算機(jī)的表決電路(2)以及三個(gè)子計(jì)算機(jī)之間都通過信號線及總線連接；步驟二、仲裁模塊(3)根據(jù)每個(gè)子計(jì)算機(jī)的表決電路(2)傳送的故障檢測結(jié)果對每個(gè)子計(jì)算機(jī)進(jìn)行優(yōu)先排隊(duì)仲裁，默認(rèn)的優(yōu)先排隊(duì)訪問SSD的仲裁策略是一號子計(jì)算機(jī)(A)的優(yōu)先權(quán)最高、二號子計(jì)算機(jī)(B)次之、三號子計(jì)算機(jī)(C)的優(yōu)先權(quán)最低；步驟三、仲裁模塊(3)根據(jù)仲裁結(jié)果將獲得優(yōu)先排隊(duì)權(quán)的子計(jì)算機(jī)和SSD之間的通道(4)打開，使該子計(jì)算機(jī)可以通過總線訪問SSD。
全文摘要
基于表決的優(yōu)先排隊(duì)仲裁系統(tǒng)總線控制方法，它涉及一種通過表決器仲裁優(yōu)先排隊(duì)的系統(tǒng)總線控制方法，以解決傳統(tǒng)的主機(jī)對SSD的訪問多采用通過總線直接訪問SSD的策略容易造成系統(tǒng)總線堵塞、導(dǎo)致系統(tǒng)資源下降的問題。本發(fā)明由以下步驟實(shí)現(xiàn)步驟一、三個(gè)子計(jì)算機(jī)之間通過總線連接，每個(gè)子計(jì)算機(jī)都包括CPU和表決電路，每個(gè)子計(jì)算機(jī)的表決電路都對子計(jì)算機(jī)內(nèi)部以及其它子計(jì)算機(jī)進(jìn)行故障檢測，并將故障檢測的結(jié)果送入仲裁模塊；步驟二、仲裁模塊根據(jù)故障檢測結(jié)果對子計(jì)算機(jī)進(jìn)行優(yōu)先排隊(duì)仲裁，默認(rèn)的仲裁策略是從一號計(jì)算機(jī)到三號計(jì)算機(jī)的優(yōu)先權(quán)依次降低；步驟三、仲裁模塊將獲得優(yōu)先排隊(duì)權(quán)的子計(jì)算機(jī)和SSD之間的通道打開，使該子計(jì)算機(jī)可以通過總線訪問SSD。
文檔編號G06F13/16GK101299205SQ200810064809
公開日2008年11月5日 申請日期2008年6月25日 優(yōu)先權(quán)日2008年6月25日
發(fā)明者劉宏偉, 吳智博, 剛 崔, 左德承, 展 張, 楊孝宗, 羅丹彥, 舒燕君, 苗百利, 劍 董 申請人:哈爾濱工業(yè)大學(xué)