用于增強的數字信號處理器調試操作的嵌入式追蹤宏單元的制作方法

專利名稱：用于增強的數字信號處理器調試操作的嵌入式追蹤宏單元的制作方法
技術領域：
本發明所揭示的標的物涉及數據處理系統及過程，例如可用于數據通信及類似應 用中。更特定來說，本發明涉及一種用于數字信號處理調試操作的新穎及改進的方法 及系統，其中包含提供及利用用于增強調試操作的嵌入式追蹤宏單元。
背景技術：
電信及支持視頻、復雜的音頻、視頻會議及其它豐富的軟件應用的其它類型的電 子設備日益地包括信號處理。信號處理需要快速的數學計算及以復雜而重復的算法的 數據產生。許多應用需要實時的計算，即，信號是時間的連續函數，所述信號必須被 取樣且轉換為數字信號以供進行數字處理。處理器必須執行在樣本到達時對其實施離 散計算的算法。
最優化數字信號處理器(DSP)的架構以處置此類算法。良好的信號處理引擎的
特性包含快速靈活的算數計算單元、往來于所述計算單元的不受限制的數據流、所 述計算單元中的經擴展的精確度及動態范圍、雙地址產生器、有效的程序定序及易于編程。
DSP技術的一個有前景的應用包含例如支持話音及數據通信的碼分多址 (CDMA)系統的通信系統以及經由衛星或陸地鏈路在用戶之間的文本消息傳送及其 它應用。CDMA技術在多址通信系統中的使用揭示于名稱為"使用衛星或陸地中繼 器的擴頻多址通信系統(SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS)"的第4,901,307號美國專利及名稱為"用于在CDMA蜂窩式遠程手持 機系統中產生波形的系統及方法(SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEHANDSET SYSTEM)"的第5,103,459 號美國專利中，此二者均受讓于所請求標的物的受讓人。
CDMA系統通常經設計以符合一個或一個以上標準。 一個這種第一代標準是"用 于雙模寬帶擴頻蜂窩式系統的TIA/EIA/IS-95終端基站兼容性標準"，在下文中稱為 IS-95標準。所述IS-95 CDMA系統能夠傳輸話音數據及包數據。可更有效地傳輸包 數據的較新一代標準是由名稱為"第三代合作伙伴計劃"(3GPP)的聯盟提供的， 且包含于一組可公開獲得的文檔中，其中包含文檔第3GTS 25.211號、第3GTS 25.212 號、第3GTS 25.213號及第3GTS 25.214號。3GPP標準在下文中稱為W-CDMA標 準。例如，采用W-DCMA標準的復雜DSP操作軟件需要穩健的開發工具。此類開 發工具可包含用于代碼產生、集成、測試、調試及評估應用性能的開發工具。在開發 及操作軟件或復雜DSP應用(例如高級電信應用)時，需要精密而非侵入性的調試 軟件。也就是說，調試軟件應用不但須足以穩健以監視、測試及支持軟件缺陷及操作 問題的校正，而且其必須可操作以在調試操作期間不干擾核心處理器軟件。否則，在 使用此類調試軟件期間將不會檢測到或適當地檢測到核心處理軟件中的任何問題。
在調試操作期間，需要對執行相關聯處理器的追蹤設施的非侵入性軟件調試過程 軟件進行關聯。這一系統可提供關于處理器的狀態的信息以用于準許此信息在一特定 事件之前及之后被捕獲。與此同時，此類特征不能向處理器的性能添加任何重大負擔， 即使是在DSP以全速度操作時。這一過程可與非侵入性調試操作組合來提供軟件中 的配置以用于捕獲選擇追蹤信息，例如在一特定條件序列之后。這一監視及記錄機構 還可與非侵入性調試過程聯合操作以用于在多線程處理器中進行線程可選擇操作以 準許各種類型的配置及斷點確定及準許。
還需要一種能夠實時地捕獲關于DSP的執行流的詳細信息(且以非侵入性方式 進行)的非侵入性調試系統。
還需要一種用于與非侵入性調試機構聯合操作的軟件執行監視及記錄系統，其本 身保證將追蹤信息的產生限制及著重于DSP核心內的一個或一個以上所關注的區域。
另外還需要一種可對軟件執行及監視過程及系統的操作做出響應的非侵入性調 試系統。很明顯需要一種在所述軟件執行監視及記錄系統的操作的起始或轉變時起始 調試系統本身的方式。因此，可由相關聯的非侵入性調試系統提供這一特征以供與所 述軟件執行監視及記錄系統進行此緊密且操作協同的運作。

發明內容
本發明揭示用于為數字信號處理器(其中包含多線程數字信號處理器)提供非侵 入性線程選擇性調試方法及系統的技術，所述技術與嵌入式追蹤宏單元共同操作以用 于響應于核心處理器操作中的某些所監視事件來起始調試操作。本文所揭示的方法及 系統既改善了數字信號處理器的操作又改善了數字信號處理器指令在日漸強大的軟 件應用(其中包含在個人計算機、個人數字助理、無線手持機及類似電子裝置中操作 的應用)中的有效使用，還增加了相關聯的數字處理器速度及服務質量。
根據所揭示標的物的一個方面，提供一種用于通過捕獲與處理器中的軟件執行流 相關的實時信息來改善軟件指令調試操作的方法及系統。所述方法及系統包含用于操 作與數字信號處理器相關聯的核心處理器內的核心處理器過程的指令及電路。所揭示 的標的物操作數字信號處理器的調試機構內的非侵入性調試過程。使用嵌入式追蹤宏 單元實時地非侵入性地監視軟件執行的與核心處理過程相關聯且在處理器上實時地 發生的預定方面。所述嵌入式追蹤宏單元記錄被非侵入性地監視的軟件執行的可選方面，且響應于在所述被非侵入性地監視的軟件執行的可選方面內發生的事件產生至少一個斷點。本發明響應于至少一個斷點控制非侵入性調試過程的各方面。因此，所揭示的標的物與非侵入性調試過程共同操作以對多達多線程數字信號處理器中的所有線程進行多線程追蹤指令定序及定時。
根據本文中所提供的說明，所揭示標的物的這些及其它優點以及額外的新穎特征將顯而易見。此發明內容的意圖并非對所請求標的物進行全面說明，而是提供本標的物的某些功能的簡短概述。通過檢查下文中的圖式及詳細說明，本文提供的其它系統、方法、特征及優點對于所屬領域的技術人員將顯而易見。所有此類額外的系統、方法、特征及優點均意在包含于此說明書內，且在所附權利要求書的范圍內。


結合附圖閱讀下文列舉的詳細說明，所揭示標的物的特征、性質及優點將變得更加顯而易見，其中所有圖式中相同的參考字符均對應地標識，且其中
圖1是可實施本文揭示的各種實施例中的一者的通信系統的簡化方塊圖；圖2圖解說明用于實施本發明教示的DSP架構；
圖3提供并入有本發明所揭示的標的物的技術優點的多線程數字信號處理器的一個實施例的架構方塊圖4揭示應用本發明的ISDB/JTAG接口特征的數字信號處理器核心的某些方面；
圖5呈現可適用于數字信號處理器的操作模式的過程流程圖，所述操作模式包含與本發明相關的調試操作模式；
圖6描繪可適用于本發明一個實施例的斷點處理方案；
圖7顯示用于執行本文所揭示的調試程序的ISDB JTAG同步電路的一方面；圖8提供描繪本發明的嵌入式追蹤宏單元的總體功能視圖的方塊圖；圖9顯示所揭示的嵌入式追蹤宏單元過程及系統的觸發器塊電路；圖10圖解說明可用于所揭示的嵌入式追蹤宏單元的操作中的線程匹配電路的一個實施例；
圖11顯示可與本發明相關聯地操作以用于執行各種追蹤及定序功能的定序器及觸發器塊電路；且
圖12及13提供可適用于本發明的定序及更復雜的操作的條件及寄存器的表。
具體實施例方式
關于一種用于多線程數字信號處理器的非侵入性線程選擇性調試方法及系統的所揭示標的物具有用于本文所呈現的益處可對其有利的任何類型的多線程處理的應用。 一種此應用出現于電信中，且特定來說出現在采用一個或一個以上數字信號處理電路的無線手持機中。為解釋可如何使用這一無線手持機，圖l提供可實施所揭示的中斷處理方法及系統的所呈現實施例的通信系統10的簡化方塊圖。在發射器單元12
處，通常以塊為單位將數據從數據源14發送到發射(TX)數據處理器16，發射數據 處理器16將所述數據格式化、編碼及處理以產生一個或一個以上模擬信號。接著將 所述模擬信號提供給發射器(TMTR) 18，發射器18對基帶信號進行調制、濾波、 放大及上變頻以產生經調制信號。接著經由天線20將所述經調制信號傳輸到一個或 一個以上接收器單元。
在接收器單元22處，所傳輸的信號被天線24接收并提供給接收器(RCVR) 26。 在接收器26內，對所接收的信號進行放大、濾波、下變頻、解調及數字化以產生同 相(I)及(Q)樣本。所述樣本接著由接收(RX)數據處理器28解碼及處理以恢復所傳 輸的數據。接收器單元22處的解碼及處理是以與發射器單元12處執行的編碼及處理 互補的方式執行的。接著將已恢復的數據提供到數據匯30。
上文描述的信號處理支持傳輸話音、視頻、包數據、消息傳送及其它類型的單向 通信。雙向通信系統支持雙向數據傳輸。然而，圖1中為簡便起見未顯示其它方向的 信號處理。通信系統10可以是碼分多址(CDMA)系統、時分多址(TDMA)通信 系統(例如，GSM系統)、頻分多址(FDMA)通信系統或支持通過陸地鏈路在用 戶之間的話音及數據通信的其它多址通信系統。在特定實施例中，通信系統10是符 合W-CDMA標準的CDMA系統。
圖2圖解說明可充當圖1的發射數據處理器16及接收數據處理器28的DSP 40 架構。應強調，DSP 40僅表示大量可能的數字信號處理器實施例中的一個實施例， 其可有效地使用本文呈現的教示及概念。因此，在DSP40中，線程T0:T5 (參考數 字42到52)含有來自不同線程的指令集。電路54表示指令存取機構，且用于提取 線程T0:T5的指令。電路54的指令被排入指令隊列56中。指令隊列56中的指令準 備被發布到處理器管線66中(見下文)。可由發布邏輯電路58從指令隊列56中選 擇單個線程，例如線程TO。讀取所選線程的寄存器堆60，并將所讀取的數據發送到 執行數據路徑62供用于槽0:槽3。在此實例中，槽0:槽3保證本實施例中采用的包 分組組合。
來自執行數據路徑62的輸出去往寄存器堆寫入電路64，還經配置以適應個別線 程T0:T5，以返回來自DSP40的操作的結果。因此,來自電路54且在到寄存器堆寫入 電路64之前的數據路徑形成處理管線66。本實施例可采用使用具有多達6個線程 T0:T5的單個處理器的異質元件處理器(HEP)系統的混合。處理器管線66具有6 級，其匹配從電路54將數據項提取到寄存器60及64所必需的處理器循環的最小數 目。DSP 40在處理器管線66內同時地執行不同線程T0:T5的指令。也就是說，DSP 40 提供6個獨立的程序計數器、用以區別處理器管線66內的線程T0:T5的指令的內部 標記機構及觸發線程交換的機構。線程-交換開銷從零變動到僅幾個循環。
因此，DSP 40提供一種經設計以用于在各種各樣的信號、圖像及視頻處理應用 上具有高性能及低功率的通用數字信號處理器。圖3提供DSP 40架構的簡要概述，其中包含所揭示標的物的一個顯現的相關聯指令集架構的某些方面。DSP 40架構的 實施方案支持交錯多線程(IMT)。在此執行模型中，硬件通過交錯來自管線中的不 同線程的指令來支持多個硬件線程T0:T5的同時執行。此特性允許DSP 40包含主動 時鐘頻率，同時仍維持高核心及存儲器使用率。IMT在不需要昂貴的補償機構(例如， 無序執行、廣泛轉發網絡等)的情況下提供高通過量。此外，DSP40可包含IMT的 變化形式，例如M艾哈邁德(M. Ahmed)等人所著且名稱為"可變交錯的多線程處
"用于在多^程處理器中進行可變線程分配及交換的方法及系統(Me^c^朋d 5VWem /br Fior,fl!6/e 77^a fiM〃oc油'ow flM^ iSWfc/ >7g fl M"/礎reflcfed/Voce^or)"的共同受讓 的美國專利申請案中揭示的那些變化形式及新穎方法。
圖3特別提供了用于應用于可采用所揭示標的物的教示的單個線程的DSP 40的 核心處理架構70方塊圖。方塊圖70描繪經由總線接口 (1/F)73從AXI總線74接收 指令的共享指令高速緩沖存儲器72，所述指令包含混合的16-位及32-位指令。這些 指令到達線程T0:T5的定序器76、用戶控制寄存器78及監督器控制寄存器80。所揭 示標的物的核心級系統架構還包含硅中調試系統(ISDB) 82，所述硅中調試系統經 由JTAG接口 84與核心處理器70介接，下文將對此二者進行更詳細描述。
定序器76將混合的雙向超標量指令及四向VLIW指令提供給S-管道單元86、 M-管道單元88、 LD[加載]-管道90及LD/ST[存儲]-管道單元92，其均與通用寄存器 94通信。AXI總線74還經由具有共享數據高速緩沖存儲器96的總線I/F/ 73將LD/ST 指令傳送給線程T0:T5。任選L2高速緩沖存儲器/TCM 98信號包含具有共享數據 TCM 100的LD/ST指令，所述LD/ST指令進一步流向線程通用寄存器94。 MSM專 用控制器104從AHB外圍總線102借助T0:T5傳送中斷，其中包含中斷控制器指令、 調試指令及定時指令。全局控制寄存器106借助線程T0:T5傳送控制寄存器指令。
因此，DSP40包含6個虛擬DSP核心，每一核心皆含有全局控制寄存器106及 專用監督器控制寄存器80。全局控制寄存器106在所有線程之間共享。每一線程共 享一共用數據高速緩沖存儲器及一共用指令高速緩沖存儲器。加載、存儲及提取操作 由共用總線接口服務。使用高性能AXI總線74及較低性能AHB總線102將數據及 指令業務連接到核心外存儲器及外圍裝置。集成的級2存儲器(高速緩沖存儲器及/ 或TCM)輸入98是任選的。可通過存儲器映射的加載及存儲來進行外圍裝置存取。 AHB與AXI之間的物理地址分區可配置在MSM級處。
顯然，所呈現的DSP40的架構可演進且隨時間而改變。例如，DSP40可使用的 指令高速緩沖存儲器的數目可從6改變為1或其它高速緩沖存儲器數目。超標量分派、 TCM100處的L1數據及其它架構方面可改變。然而，本發明標的物可在各種各樣的 配置中且對于DSP 40的一系列修改具有持續關聯性。
ISDB 82通過JTAG接口 84為DSP 40提供硬件調試器。ISDB 82通過共享系統 或僅監督器寄存器以及所有線程之間的全局控制寄存器106來通過JTAG接口 84提供軟件調試特征，所述僅監督器寄存器以每線程為基礎被分為若干監督器控制寄存器 80。系統控制寄存器用于每線程中斷及異常控制及每線程存儲器管理活動。全局寄存
器允許與ISDB 82交互作用以進行調試操作。
ISDB 82使得軟件開發者能夠在DSP 40操作時調試其軟件。可使用ISDB 82硬 件與在ISDB 82中操作的軟件調試器程序的組合來調試DSP 40操作系統軟件。ISDB 82支持個別地調試硬件線程。用戶可暫停線程執行，觀察并更改線程寄存器，觀察 并更改指令及數據存儲器、單步驟線程，向線程填塞指令，且重新開始線程執行。可 信的用戶可存取所有的ISDB 82特征，而不可信的用戶僅可存取特征的一子組。
ISDB 82可與調試器接口卡介接以仍全部通過JTAG接口 84與駐存在程序計數 器上的ISDB 82調試軟件通信。主機調試器軟件可通過讀取及寫入ISDB控制寄存器 來與ISDB 82交互作用。例如，可通過識別將發生讀取/寫入的ISDB寄存器的40-位 包以及32-位數據有效負載來進行通信。支持此操作的包格式可多達64個控制寄存器， 每一控制寄存器均可為32位寬。
ISDB 82包含用于在調試操作期間控制安全的可信寄存器。如果已設置可信的 ISDB 82，則所有ISDB 82寄存器對調試器軟件均可見，且所有ISDB命令均可供使 用。在可信的ISDB被清除的情況下，則ISDB82僅準許受限的一組操作。本發明的 這些方面更詳細地出現在下文中。
可使得某些ISDB 82寄存器對核心軟件可見。這些寄存器可經由監督器模式控制 寄存器傳送指令而被存取。所述核心指令包含斷點指令。當設置可信的ISDB時，此 指令致使執行線程進入調試操作模式。此轉變將線程控制移位到ISDB82。除了執行 斷點的線程之外，其它線程可根據ISDB 82編程任選地進入調試模式150。如果ISDB 82不可信或未被啟用，則將此指令視為NOP。優選地，所述斷點指令是包中的唯一 指令。
圖4顯示所揭示標的物的調試機構與核心處理器之間的ISDB/JTAG接口 110的 重要方面。與DSP 40核心架構70相關聯地，ISDB 82經由從ISDB JTAG電路114 開始的路徑JTAG接口路徑112與JTAG 84通信。ISDB JTAG電路114處理JTAG 84 與ISDB 82之間的數據流。ISDB JTAG電路114進一步與ISDB JTAG同步電路116 介接。ISDB JTAG同步電路116進一步與ISDB控制器118、指令單元(IU) 150及 控制單元(CU)122通信。特定來說，ISDB JTAG同步電路116介接IU 150的IUISDB 邏輯電路與CU 122的CU ISDB控制器126。 CU ISDB控制器126與CU ISDB邏輯 電路128以及ISDB控制器118通信。來自ISDB控制器118的控制輸出包含ISDB 數據輸出130、 ISDB重置信號132及ISDB中斷134。 ISDB控制器118的另外的接 口包含MCD接口 136及ETM斷點觸發器138。
已列出ISDB 82的各種組件，隨后是對用于執行DSP 40的非侵入性的可信及不 可信調試操作的控制或邏輯電路的組成部分的簡要操作說明及介紹。ISDB控制器118 處置各種任務，其中包含(a)實施各種ISDB寄存器；(b)同步化MCD外部斷點且重新開始觸發及對DSP 40的ETM斷點觸發，隨后將所述觸發轉發給CU 122以進 行進一步處理；(c)產生MCD斷點并基于核心的調試模式狀態重新開始觸發；及(d) 添加管線級以用于發送出到DSP40子系統的信號，例如ISDB中斷、斷點事件等。
CU 122包含能夠處置例如以下的任務的電路及指令(a)處理斷點并產生對每 一線程的斷點觸發；(b)產生微斷點及微重新開始命令；(c)維持ISDB 82狀態及 郵箱寄存器；及(d)實施所述特定的ISDB82寄存器。CU 122包含如圖6中出現的 斷點處理邏輯(BPL)塊，其用于處理所有斷點并產生對CU ISDB控制器126的微 命令產生器的宏斷點請求。所述微命令產生器處理所述宏斷點請求連同指令填塞命 令、指令步進及重新開始命令，并將微斷點及重新開始命令發布給用于管線控制的 CU 122。
CU ISDB控制器128基于斷點及接收回的重新開始確認信號維持ISDB 82的狀 態。CU ISDB控制器126的郵箱功能維持用于在主機調試軟件與DSP 40核心處理器 之間的通信的郵箱寄存器。這些郵箱功能還含有ISDB 82狀態寄存器。
圖5呈現用于DSP 40的各種模式控制方面的處理模式圖表140，其中包含ISDB 82在調試過程期間的操作。在圖5中，DSP 40支持對于所有線程具全局性且對于個 別線程又具局部性的處理模式。每一 DSP 40硬件線程個別地支持用戶模式142及監 督器模式144兩種執行模式以及等待模式146、關斷模式148及調試模式150三種非 處理模式，所有這些模式均可出現于圖5中。 一個線程的模式與其它線程無關，例如， 一個線程可處于等待模式146中，而另一線程則處于用戶模式142中，等等。
圖5的每線程模式狀態圖表由各種指令或事件支持。這些指令或事件包含
"Except"(異常)或內部異常事件、"Int"(中斷)或外部中斷事件、"RTE"(返 回)或來自異常模式的軟件返回指令及"SSR"或SSR寄存器指令的更新、"Stop"
(停止)或可從任何模式輸入的軟件停止指令、"Start"(開始)或同樣可從任何模 式輸入的軟件開始指令、"trap"(陷阱)或軟件陷阱指令、"Wait"(等待)或軟 件等待指令、"Resume"(重新開始)或軟件重新開始指令、"DE"或調試事件及
"DR"或調試指令。雖然所揭示標的物的不同實施方案中的功能可與本文呈現的功 能略有不同，但可對"Start" 、 "Wait" 、 "Resume" 、 "DE"及/或"DR"的含義 給予其與所請求標的物的范圍相一致的最寬泛的解釋。
在用戶模式142及監督器模式144兩種模式中，寄存器在DSP40中均可用。用
戶模式寄存器分為一組通用寄存器及一組控制寄存器。通用寄存器用于所有通用計 算，其中包含地址產生、標量及向量算術。控制寄存器支持例如硬件環路、謂詞等專 用功能。通用寄存器為32位寬且可作為單個寄存器或作為兩個寄存器的經對準對而 被存取。通用寄存器堆提供指令的所有操作數，其中包含供加載/存儲的地址、用于 數字指令的數據操作數及用于向量指令的向量操作數。
調試模式150提供其中線程正等待來自ISDB 82的命令的特殊狀態。 一旦發生 ISDB調試事件(例如通過執行軟件斷點指令、來自ISDB 82的斷點命令或硬件斷點的發生)，所指示的線程即可進入調試模式150。當處于調試模式150中時，所述核
心由ISDB 82經由來自JTAG接口 84的命令來控制。當ISDB 82因執行重新開始命 令而釋放線程時，所述線程可根據其當前的模式設置重新開始操作。當線程處于調試 模式150中時，其由ISDB 82控制且不能由其它線程控制。可忽略來自正在運行的線 程且以調試模式150中的線程為目標的Wait、 Resume、 Start或Stop指令。類似地， 調試模式150中的線程可忽略非遮罩式中斷(NMI)。
硬件重置模式(圖5中未顯示)及調試模式150對于所有線程具全局性。不考慮 任何線程的處理狀態， 一旦斷定硬件重置管腳，DSP 40即可進入硬件重置模式。在 硬件重置模式中，所有寄存器均設置到其重置值。在去斷定所述硬件重置管腳之前不 可發生任何處理。當斷定重置管腳時，處理器可轉變到重置模式中且所有寄存器均可 重置到其硬件重置值。在去斷定重置管腳之后，可給予線程TO軟重置中斷。此可致 使線程TO進入監督器模式144且在重置向量位置處開始執行。所有其它線程可保持 關斷。此時，軟件可自由地個別地控制每一線程的模式轉變。
在圖6中，可看出CU ISDB控制器126 (圖4)的斷點邏輯或BPL電路160包 含來自6個不同源的斷點觸發器，其中包含硬件斷點0/l(HWBKPT0 162及HWBKPT1 164)、軟件斷點(SWBKPT166) 、 JTAG 84斷點(JTAGBKPT 168) 、 ETM (嵌入 式追蹤宏)斷點(ETMBKPT170)及外部斷點(EXTBKPT 172)。斷點觸發162到 172及調試模式狀態輸入174去往編碼斷點編碼器176以致使DSP 40在調試模式150 中操作。來自編碼器176的輸出包含三個(3)斷點信息位178及一斷點有效位180。 斷點信息數據178進入斷點信息電路182以導致斷點信息JTAG接口命令184。斷點 位180還產生"或"門輸入186及重置電路188輸入。重置電路188接收UCG重新 開始線程數目或重置輸入192以產生到"或"門196中的重置控制輸出194。有效位 186或重置輸出194可致使"或"門196產生BPL 160斷點輸出198。
BPL電路160中的斷點觸發器連同對應的TNUM掩碼一起被處理以產生對所述 線程中的每一者的宏斷點觸發。維持宏斷點觸發198 (bpl—breakTnum一ANY[O])，直 到對應的線程重新開始。BPL160中可使用的管線級的數目由硬件斷點驅動，所述硬 件斷點是精確的斷點，g卩，觸發硬件斷點匹配的指令不可被執行。所述線程在執行程 序直到所述指令之后切換到調試模式。所揭示的實施例在斷點觸發到達之后一個循環 時提供宏斷點觸發。出于此原因，對斷開有效輸入176與其經鎖存版本輸入192實施 邏輯"與"以產生bpl_breakTnum—ANY[O]輸出198。
通過使用斷點，DSP 40的6個線程可個別地進入及退出調試模式150。斷點觸 發可來自對應于ISDB 82中所支持的五種不同類型的斷點的5個源。在命中斷點時， 線程從其當前模式(例如等待/運行)轉變到調試模式150。在調試模式150中，所述 線程等待來自ISDB 82的命令。關斷模式148中的線程斷電且可不接受來自ISDB 82 的任何命令。進入調試模式150的等待時間是由實施方案界定的，例如在本發明中界 定為與電力崩潰事件相關。例如，實施方案可在進入調試模式150之前選擇完成既定的操作，例如完成未決加載請求。在一個實施例中，線程識別符寄存器含有8-位讀取 /寫入字段且用于保持軟件線程識別符。此字段由硬件調試器用來匹配斷點。
存在進入斷點過程的若干不同方式。例如，對于HWBKPT1 162及HWBKPT2 164
斷點，如果寄存器等于預定值，則當程序計數器(PC)匹配所述預定值時，所述過程 則進入到調試模式150中。ASID (地址空間識別符)是類似于過程中的過程ID或多 線程過程中的特定線程的標簽。因此，可使用物理地址、虛擬地址、ASID、 PC或其 它限定符來任選地獲得程序在一空間中可發生斷點的點處位置確定。本文所參考的斷 點的使用更特別地揭示于L寇卓斯古(L.Codrescu)等人的題目為"用于多線程數字 信號處理器的非侵入性線程選擇性調試方法及系統(NON-INTRUSIVE, THREAD-SELECTIVE, DEBUGGING METHOD AND SYSTEM FOR A MULTI-THREADED DIGITAL SIGNAL PROCESSOR)"的共同轉讓的美國專利申請 案中。所揭示的標的物提供用于在例如圖6所示發生斷點時移動到調試模式150中的 路徑。所揭示的標的物控制DSP 40中的哪一線程或哪些線程組進入到調試模式150 中。
對本發明來說有意義的是DSP40的嵌入式追蹤宏單元(ETM)單元，其通過實 時地捕獲關于軟件執行流的詳細信息來增強代碼的用戶調試。ETM非侵入性地監視 及記錄所選DSP 40執行，將執行信息形成為若干包，并將包串流發送出到芯片外或 發送出到稱為ETB的芯片上系統。所述ETM還含有將追蹤信息的產生限定或著重于 所關注區域的若干機構。通過使用包串流，可形成對執行的重構，從而賦予用戶可直 接看到代碼的運行時間行為的能力。
圖7顯示用于執行本文所揭示的與各種嵌入式追蹤宏單元功能相關聯的初始調 試程序的ISDB JTAG同步電路的一方面。為闡明用于執行本發明揭示的可信及不可 信的調試操作的說明性電路，圖7包含ISDB JTAG同步電路200。 ISDB JTAG同步 電路200包含DSP 40可用來讀取及寫入ISDB控制寄存器的ISDB測試數據寄存器 202。 ISDB JTAG同步電路200提供在對DB—tck進行操作的ISDB測試數據寄存器 202與在DSP 40時鐘域中進行操作的ISDB控制寄存器204之間的同步化邏輯。通過 讀取及寫入所述ISDB控制寄存器，DSP 40執行ISDB 82所支持的各種調試任務。
在圖7的實施方案中，ISDB JTAG同步電路200接收到ISDB測試數據寄存器 204中的JTAG—isdb—chain—in信號206以產生JTAG—isdb—chain—out信號208。 ISDB 測試數據寄存器202包含讀取/寫入(R7W)位210、地址位[6:0] 212及數據位[31:0] 214。 R/W位210中的值去往"與"門216，同步電路216輸出及CU—trusted—Debug (CU 可信調試)輸入220也是如此。JTAG—isdb_chain—update—tkl信號222及ISDB—CLK (ISDB時鐘)信號224控制同步電路218的操作。來自地址位212的地址信息可由 地址解碼電路220接收，地址解碼電路220饋送ISDB寄存器204。 ISDB寄存器204 響應于來自"與"門216的寫入啟用信號228而傳送具有數據位[31:0]的數據。
ETM為DSP 40及其它類似的數字信號處理器提供全面調試及追蹤設施。所述設施允許關于處理器的狀態的信息在特定事件之前及之后被捕獲，同時在DSP 40以全
速運行時不會向處理器的性能添加任何負擔。所述ETM可配置在軟件中以僅捕獲選 擇追蹤信息且僅在特定的條件序列之后進行。專用的可配置追蹤端口及FIFO接著允 許外部追蹤端口分析器在不中斷也不影響處理器的情況下從芯片中讀取經壓縮的追 蹤數據。
可從l-到32-位數據總線來配置所述追蹤端口，使追蹤時鐘獨立于核心時鐘。例 如，來自ETM的數據速率可為核心時鐘的一半且管腳的數目增加以維持數據帶寬。 類似地，管腳的數目可減半且數據速率增加。ETM既可用于獨立環境中又可用于多 核心環境內以允許開發者從多個異步核心觀察同時的相關的追蹤。
圖8提供描繪本文提供的總體ETM 232功能的方塊圖230。 DSP 40核心處理器 70與ETM 232介接，ETM 232包含觸發及濾波電路234及壓縮及包化電路236。在 觸發及濾波電路234及壓縮及包化電路236的處理之后，ETM輸出238流向追蹤庫 240，追蹤庫240可以是(例如)嵌入式追蹤緩沖器(ETB)電路或芯片外電路。軟 件執行記錄作為輸出記錄242從追蹤庫240流向調試主機或ISDB 82。 ISDB 82包含 用于接收追蹤庫輸出記錄242且從中產生經重構的執行流246的解壓縮器組件244。 ETM 232從JTAG 84接收控制輸入248，所述輸入由JTAG 84響應于來自ISDB 82
的數據及指令而產生。
如圖8中所示，ETM232監視DSP40管線。通過使用此信息，ETM232執行兩 種主要功能濾波/觸發及壓縮/包化。所述濾波及觸發操作由用戶通過JTAG接口 84 來編程，且用以界定何時接通及關斷追蹤。壓縮/包化單元獲取DSP40執行信息并有 效地將其形成為若干包，所述包通過追蹤端口被發送出ETM 232。離開ETM 232的 追蹤串流被饋送到追蹤庫240中。追蹤庫240提供用于記錄追蹤記錄的大存儲器容量 且可在芯片外或芯片上。芯片上庫稱為嵌入式追蹤緩沖器(ETB)。解壓縮器組件244 是一種運行于ISDB82上的軟件組件，其從追蹤庫240獲取包串流，且連同程序圖像 一起重構DSP 40的執行流，從而使得用戶可詳細地看到DSP管線66中。ETM 232 為所有6個線程提供追蹤指令定序及定時，以及記錄及發送出剖析計數(高速緩存未 命中、存儲體沖突及微-tlb未命中)的能力。ETM232可在PC及LDST地址上觸發， 以及在LDST數據上觸發。ETM232支持串行及外部事件檢測。此外，ETM232具有 產生ISDB斷點觸發事件、外部觸發事件及DSP 40中斷的能力。在一個實施例中， ETM 232可通過JTAG 84來編程且可支持512X32位的專用ETB追蹤庫240。 ETM 232可含有4個觸發器塊(每一觸發器塊具有2個地址比較器及1個數據比較器)且 可含有一 3狀態定序器。ETM 232追蹤可在安全DSP 40啟用寄存器的控制下操作， 且可經編程以用于DSP 40電力崩潰期間的操作。
ETM 232產生指令追蹤來作為對用于時間上的既定窗口上的線程的程序計數器 的整個進程的記錄。任選地，對程序計數器進程(即對拖延循環的識別)的定時也可 包含在指令追蹤中。使用事件資源機構來界定何時產生這些指令追蹤。通過對所述事件資源的編程來控制觸發及濾波功能。更詳細地，事件資源控制濾波、觸發及ISDB 82
斷點產生。濾波包含決定何時啟用及停用指令追蹤的功能。觸發包括決定何時向包串
流中插入觸發標記。ISDB 82斷點確定包括規定ISDB 82產生并響應于斷點以進行調 試操作的條件。
ETM232含有若干主要事件資源(例如地址及數據比較器)來檢測DSP40內的 特定條件何時發生(例如，某一PC是否已被執行，或某一存儲器位置是否已被讀取)。 另外還有次要事件資源(觸發器塊及定序器)，其啟用對事件的更復雜的布置的檢測。
ETB追蹤庫240提供芯片上存儲區域，追蹤信息在捕獲期間被存儲在其中，而 不是通過裝置的管腳處的追蹤端口被直接輸出。 一旦已完成捕獲，即以減小的時鐘速 率將所存儲的信息從ETB追蹤庫240中讀取出。此通過JTAG接口 84完成。這兩個 步驟過程去除了使用許多高速裝置管腳的寬追蹤端口的必要。在裝置已具有管腳處的 JTAG端口處有效地形成"O管腳"追蹤端口。 ETB追蹤庫240可以較高頻率且用超 過了追蹤端口帶寬限度的整個32-位數據端口接受數據，且可與系統集成器所提供的 RAM塊集成在一起。
在一個實施例中，ETB追蹤庫240具有2KB的大小，其布置為512個條目，每 一條目32-位寬。ETB追蹤庫240通過一組JTAG可存取寄存器與用戶介接。每一寄 存器均可通過JTAG接口 84而被讀取或寫入。使用這些寄存器來建立用于追蹤一捕 獲會話的ETB追蹤庫240且一旦追蹤捕獲完成即讀取出ETB追蹤庫240的內容。ETB 追蹤庫240提供讀取指針來作為到ETB追蹤庫240存儲器陣列中的索引。當通過JTAG 接口 84讀取出ETB追蹤庫240的內容時，所述讀取指針指示待讀取的位置。ETB追 蹤庫240還提供寫入指針來作為到ETB追蹤庫240存儲器陣列中的索引。當將追蹤 數據寫入到ETB追蹤庫240中時，其被寫入到所述寫入指針所指示的條目。所述寫 入操作中的每一者在寫入發生之后均將寫入指針自動遞增到下一位置。ETB追蹤庫 240可僅捕獲ETM追蹤串流的一小窗口 。ETB尋找來自ETM的觸發包以確定何時捕 獲數據且使用觸發計數器來規定ETB追蹤庫240所捕獲的預觸發數據與后觸發數據 之間的劃分。
圖9顯示ETM232中的觸發器塊電路250。 DSP 40的所揭示實施例的ETM 232 含有四個觸發器塊，每一觸發器塊具有兩個單地址比較器(SAC)電路252及254、 一個數據比較器(DC)電路256及一16-位計數器電路258。觸發器塊電路250可劃 分為兩個主要區段觸發部分260及濾波部分262。觸發部分260饋送到定序器(下 文描述)中且控制所述定序器何時改變狀態。在觸發部分260中，SAC電路252:254 饋送"與"/ "或"電路264，"與"/ "或"電路264本身連同DC電路256 —起饋送 "與"電路266。來自"與"電路266的輸出饋送計數器電路258以產生觸發匹配信 號268。濾波部分262確定何時啟用或停用指令追蹤。在濾波部分262中，SAC電路 252:254饋送"與"電路270。 SAC電路還饋送狀態啟用電路272且SAC電路饋送狀 態啟用電路274。同樣，"與"電路270饋送狀態啟用電路276。"或"電路從狀態啟用電路272:276接收信號以產生追蹤啟用輸出280。每一觸發器塊電路250均提供 線程匹配電路282，在下文圖IO中將對其加以更詳細描述。
每一觸發器塊電路250均含有ASID及TID匹配寄存器以任選地將SAC電路252 及DC電路256限定到一特定線程或特定線程群組。另外，每一觸發器塊電路250均 可限定到單個硬件線程。SAC電路252檢測存儲器存取指令所產生的地址何時匹配經 預編程的值。SAC電路252支持32-位比較。用于所述比較的存儲器源可在程序計數 器與加載/存儲地址中間編程。對于一個實施例，比較類型可以如下選項來編程等 于(==)、不等于(!=)、大于或等于(>=)或小于(<)。存取類型可限制到加載
或存儲、只加載或只存儲。在這一實施例中，SAC電路252:254可僅支持每一存儲器 源的虛擬地址匹配。
DC電路256檢測存儲器存取數據值何時匹配經預編程的值且可執行32-位比較。 對于64位存取，源可在上部與下部字之間被編程。支持等于(==)及不等于(!=) 比較類型。可使用32-位掩碼寄存器來過濾出比較的若干部分。DC電路256支持任何 字節匹配且可將存取類型設置為加載或存儲、只加載或只存儲。另外，可選擇性地停 用DC電路256的輸出。
SAC電路252:254及DC電路256匹配確定計數器電路258何時遞減。如圖9中 所示，SAC電路252:254匹配結果可一起進行"與"或"或"運算。接著將此結果與 DC電路256匹配結果組合。使用此最終結果來啟用計數器電路258。計數器電路258 可以用戶界定的值來預加載且在匹配發生時遞減。當觸發計數器達到O時，觸發器塊 向定序器發信號指示匹配。
計數器電路258含有控制何時重新加載計數器的三位狀態啟用掩碼。當進入新的 狀態時，如果此狀態匹配所述狀態啟用掩碼中的所啟用狀態中的一者時，則重新加載 所述計數器。所述計數器也在其任何時候達到O時自動地重新加載。可通過將計數設 置為1來繞過所述計數器。還使用來自兩個SAC電路252:254的匹配結果來啟用或 停用指令流追蹤。
濾波部分262準許觸發器塊電路250在個別的SAC電路252匹配時追蹤。因此， 對于每一 SAC電路252:254，如果相關聯的狀態啟用掩碼匹配且如果SAC電路匹配， 則啟用追蹤。追蹤也可在地址范圍匹配時發生。基于SAC電路252:254匹配的"與"
來啟用追蹤。接著以狀態一啟用一掩碼進一步限定所述匹配。三個追蹤源中的每一者 具有單獨的三位狀態啟用掩碼來限定與當前狀態的匹配。通過使用以上規則，用戶可
(例如)界定不同的追蹤區域。在程序計數器(PC)大于100且小于200的情況下， 且僅在電路處于狀態1中的情況下， 一個區域可包含用于線程/的追蹤指令流。
在PC小于100的情況下且在處于狀態0或在PC大于200且處于狀態2中的情
況下，第二區域可針對用于線程y的追蹤指令流。由于存在多個觸發器塊，因此最后
的追蹤啟用是對每一觸發器塊的追蹤啟用的"或"。可追蹤匹配地址比較、狀態啟用 與線程匹配的經組合的結果的所有線程。如果多個活動線程匹配啟用條件，則可同時地追蹤所述線程。
圖10呈現線程匹配電路282，其響應于TID輸入284、 ASID輸入286及TNUM 輸入288。 TID輸入284饋送到"與"電路2卯，"與"電路290也從TID掩碼電路 292中接收反向饋送。TID掩碼電路292的反向也連同TID匹配電路296輸出一起饋 送到"與"電路294。在比較器298處比較"與"電路290與294，比較器298的輸 出饋送到"或"電路300。"或"電路300對比較器電路298輸出與TID匹配啟用電 路302的反向實施邏輯"或"以饋送"與"電路304。比較器電路306將ASID輸入 286與ASIC匹配電路308比較以產生對"或"電路310的饋送。"或"電路310從 ASID匹配啟用電路314反轉信號的邏輯"或"中產生輸出312。最后，在比較器電 路316處將TNUM輸入288與來自TNUM匹配電路318的輸出進行比較以產生輸入 信號320。"或"電路322對輸入320與來自TNUM匹配啟用電路324的反向輸入實 施邏輯"或"。在產生線程匹配信號326時，"與"電路304對來自"或"電路300、 310及322的輸出實施邏輯"與"。
每一觸發器塊電路250，因此，線程匹配電路282，其用來將觸發部分260及濾 波部分262兩者的操作限定到一特定線程或一特定線程群組。每一觸發器塊含有TID 匹配電路296、 TID掩碼電路292、 ASID匹配啟用電路314及TNUM匹配啟用電路 324。為使用此能力，可以用來與當前線程的識別符進行比較的參考值來將匹配寄存 器編程。對于TID匹配電路296，可通過TID掩碼電路292將所述比較限制到TID 的特定部分。此允許TID群組匹配。另外，對于每一匹配類型，可通過用戶可編程啟 用寄存器停用匹配。觸發器塊電路250僅對滿足所有限定條件的線程進行操作。
ETM 232的一個方面包含用于將事件及更復雜的事件檢測情形連接成鏈的定序 器過程。為圖解說明定序器過程及相關聯的觸發器塊電路250的操作，圖ll呈現定 序器流程圖330。響應于觸發器塊電路輸入332:338，定序器過程330在所顯示的實 例中在三個狀態(S0:S2)下操作。對于定序器過程310的操作，過程流可從狀態SO 去往Sl及S2。定序從Sl前進到S2或返回到SO。定序從S2前進到Sl或SO。
因此，定序過程330包含三個狀態S0:S2，其中狀態之間的轉變可編程且基于來 自觸發器塊電路332:338的匹配。圖12的表列出了每一轉變的可編程規則。定序器 過程330可用于追蹤濾波以使得每一觸發器塊電路332:338均能夠以狀態啟用為條 件。此允許將追蹤限制到特定狀態。在進入新的狀態時，每一觸發器塊電路332:338 中的計數器均可被重新加載到初始值。在進入既定狀態時，可斷定ISDB82斷點。在 進入既定狀態時，可將觸發標記插入到追蹤串流中。在進入既定狀態時，還可斷定外 部觸發控制。無論何時定序器處于所述既定狀態中，外部觸發均可保持已斷定。在進 入既定狀態時，可斷定DSP 40的中斷。在重置之后，將計數器初始化到狀態O。如 果多個轉變同時起動，則定序器保持在當前狀態中。
ETM含有可記錄與DSP 40性能相關的各種事件的6個計數器。基本的操作利用 每一計數器來作為可編程源。用戶可編程區域計數器將執行劃分為固定數目的循環的若干窗口。在所述窗口期間，將所述事件累積到計數器中。在所述窗口末端，計數器 值形成為若干包且通過追蹤端口被發送出。接著重置所述計數器，且所述過程重新開 始。當與程序流追蹤同時地操作剖析單元時，此導致程序流追蹤載有關于性能事件的 詳細信息的過重負載。另外，所述剖析單元含有限定所述單元何時活動的狀態啟用掩 碼。
使用區域計數器將所述執行劃分為固定數目的循環的若干窗口。所述區域的大小 由用戶可編程寄存器來確定。將區域計數器初始化到用戶規定的值，且重置所有剖析 事件計數器。接著，區域計數器開始倒計數。當區域計數器達到0時，在追蹤串流中 發射所述剖析事件計數器中的每一者的值。所述過程接著重新開始。區域計數器僅在 狀態啟用匹配時計數。當所述剖析不活動時，區域計數器維持其值且在重新進入經啟 用狀態時重新開始。
剖析計數器可累積其信息的不同事件包含(a) d高速緩存未命中；(b) d高速 緩存拖延循環；(c) i高速緩存未命中；(d) i高速緩存拖延循環；(e) ITLB及 DTLB未命中；及(f)總拖延循環。另外，每一剖析計數器含有將計數器限制到發生
于特定硬件線程中的事件的六線程掩碼。
正如區域計數器，剖析計數器僅在狀態啟用掩碼匹配當前狀態時活動。在所有其 它時間期間，所述計數維持其值且計數在重新進入經啟用狀態時重新開始。
ETM232的運作由各種用戶可編程寄存器的設置決定。每一寄存器均通過JTAG 接口 84來存取。圖13提供列出了用于此目的的ETM232控制寄存器的表。
概括地說，所揭示標的物提供一種用于通過捕獲與處理器中的軟件執行流相關的 實時信息來改善軟件指令調試操作的方法及系統。所述方法及系統包含用于操作與所 述數字信號處理器相關聯的核心處理器內的核心處理器過程的指令及電路。所揭示的 標的物操作所述數字信號處理器的調試機構內的非侵入性調試過程。使用嵌入式追蹤 宏單元實時地非侵入性地監視軟件執行的與核心處理過程相關聯且在處理器上實時
地發生的預定方面。所述嵌入式追蹤宏單元記錄被非侵入性地監視的軟件執行的可選 方面，且響應于在所述被非侵入性地監視的軟件執行的可選方面內發生的事件而產生 至少一個斷點。本發明響應于至少一個斷點來控制非侵入性調試過程的各方面。因此， 所揭示的主題與非侵入性調試過程協作以對多達多線程數字信號處理器中的所有線 程進行多線程追蹤指令定序及定時。
可以各種方式來實施本文中所揭示的用于多線程數字信號處理器中的可信及不 可信非侵入性線程選擇性調試的處理特征及功能。例如，不僅DSP 40可執行上文所 描述的操作，而且本實施例還可實施于專用集成電路(ASIC)、微控制器、數字信 號處理器或經設計以執行本文中所描述的功能的其它電子電路中。此外，本文所描述 的過程及特征可存儲在用于由此類各種信號及指令處理系統讀取及執行的磁性媒體、 光學媒體或其它記錄媒體中。因此，提供上文對優選實施例的說明以使得所屬領域的 技術人員均能夠制作或使用所請求的標的物。所屬領域的技術人員將易于了解對這些實施例的各種修改，且本文中界定的一般原理在可不使用創新能力的情況下應用于其 它實施例。因此，本文并不希望將所請求的標的物限定為本文中顯示的實施例，而是 想要賦予其與本文中所揭示的原理及新穎特征相一致的最寬廣范圍。
權利要求
1、一種用于通過捕獲與數字信號處理器中的軟件執行流相關的實時信息來改善軟件指令調試操作的方法，其包括操作所述數字信號處理器的調試機構內的非侵入性調試過程，所述調試機構與所述數字信號處理器的核心處理器相關聯；針對軟件執行的與核心處理過程相關聯且實時地發生于所述數字信號處理器中的預定方面而實時地非侵入性地監視軟件執行；記錄所述被非侵入性地監視的軟件執行的可選方面；響應于所述被非侵入性地監視的軟件執行的所述可選方面內發生的事件而產生至少一個斷點；及響應于所述至少一個斷點而控制所述非侵入性調試過程的各方面。
2、 如權利要求1所述的方法，其進一步包括響應于預定的一組剖析計數而產生 至少一個記錄。
3、 如權利要求1所述的方法，其進一步包括非侵入性地監視所述數字信號處理 器的可選數目的線程的所述軟件執行。
4、 如權利要求1所述的方法，其進一步包括響應于程序計數器值而產生用于起 始所述非侵入性調試過程的觸發器。
5、 如權利要求l所述的方法，其進一步包括響應于所述軟件執行中使用的加載/ 存儲地址而產生用于起始所述非侵入性調試過程的觸發器。
6、 如權利要求1所述的方法，其進一步包括響應于所述軟件執行中發生的事件 序列而產生多個記錄。
7、 如權利要求1所述的方法，其進一步包括響應于與所述軟件執行相關地發生 的外部事件而產生至少一個記錄。
8、 如權利要求l所述的方法，其進一步包括使用JTAG接口對所述非侵入性監 視及所述記錄的操作進行編程。
9、 如權利要求1所述的方法，其進一步包括產生從所述記錄得到的記錄的包串流以用于傳輸到記錄媒體。
10、 如權利要求1所述的方法，其進一步包括產生從所述記錄得到的記錄的包串 流以用于傳輸到嵌入式追蹤緩沖器記錄媒體。
11、 一種數字信號處理器調試系統，其用于與數字信號處理器相關聯地操作且包 含捕獲與處理器中的軟件執行流相關的實時信息的能力，其包括所述數字信號處理器的調試機構，其是與核心處理器相關聯且操作非侵入性調試 過程的調試機構；嵌入式追蹤宏單元，其用于針對軟件執行的與所述核心處理過程相關聯的預定方 面而實時地非侵入性地監視軟件執行；用于所述嵌入式追蹤宏單元的記錄指令及相關聯電路，其用于記錄所述被非侵入 性地監視的軟件執行的可選方面；及在所述調試機構與所述嵌入式追蹤宏單元之間相關聯的斷點產生指令，其用于響 應于所述被非侵入性地監視的軟件執行的所述可選方面內出現的事件而產生至少一 個斷點；與所述調試機構相關聯的控制指令，其用于響應于所述至少一個斷點而起始非侵 入性調試過程。
12、 如權利要求11所述的數字信號處理器調試系統，其進一步包括響應于預定 的一組剖析計數而產生至少一個記錄。
13、 如權利要求ll所述的數字信號處理器調試系統，其進一步包括所述數字信 號處理器的可選數目的線程。
14、 如權利要求11所述的數字信號處理器調試系統，其進一步包括響應于程序 計數器值而產生用于起始所述非侵入性調試過程的觸發器。
15、 如權利要求11所述的數字信號處理器調試系統，其進一步包括響應于所述 軟件執行中使用的加載/存儲地址而產生用于起始所述非侵入性調試過程的觸發器。
16、 如權利要求11所述的數字信號處理器調試系統，其進一步包括響應于所述 軟件執行中發生的事件序列而產生多個記錄。
17、 如權利要求11所述的數字信號處理器調試系統，其進一步包括響應于與所 述軟件執行相關地發生的外部事件而產生至少一個記錄。
18、 如權利要求ll所述的數字信號處理器調試系統，其進一步包括用于對所述非侵入性監視和所述記錄指令及所述相關聯電路的操作進行編程的JTAG接口 。
19、 如權利要求11所述的數字信號處理器調試系統，記錄的包串流從所述記錄 指令及所述相關聯電路得到以傳輸到記錄媒體。
20、 如權利要求ll所述的數字信號處理器調試系統，其進一步包括用于存儲從 所述記錄指令及所述相關聯電路的使用中得到的記錄的包串流的嵌入式追蹤緩沖器。
21、 一種用于操作以支持個人電子裝置的數字信號處理器，所述數字信號處理器 包括調試裝置，所述調試裝置用于捕獲與所述數字信號處理器中的軟件執行流相關的 實時信息，且響應于此而執行多個非侵入性調試操作，所述調試裝置包括用于操作所述數字信號處理器的調試機構內的非侵入性調試過程的裝置，所述調 試機構與在所述數字信號處理器的核心處理器上操作的核心處理過程相關聯；用于針對軟件執行的與所述核心處理過程相關聯且實時地發生于所述核心處理 器上的預定方面而實時地非侵入性地監視軟件執行的裝置；用于記錄所述被非侵入性地監視的軟件執行的可選方面的裝置；用于響應于所述用于記錄所述被非侵入性地監視的軟件執行的可選方面的裝置 內出現的事件而產生至少一個斷點的裝置；及用于響應于所述至少一個斷點而控制所述非侵入性調試過程的各方面的裝置。
22、 如權利要求21所述的數字信號處理器，其進一步包括用于響應于預定的一 組剖析計數而產生至少一個記錄的裝置。
23、 如權利要求21所述的數字信號處理器，其進一步包括用于選擇所述數字信 號處理器的一數目的線程的裝置。
24、 如權利要求21所述的數字信號處理器，其進一步包括用于響應于程序計數 器值而產生用于起始所述非侵入性調試過程的觸發器的裝置。
25、 如權利要求21所述的數字信號處理器，其進一步包括用于響應于所述軟件 執行中使用的加載/存儲地址而產生用于起始所述非侵入性調試過程的觸發器的裝 置。
26、 如權利要求21所述的數字信號處理器，其進一步包括用于響應于所述軟件 執行中發生的事件序列而產生多個記錄的裝置。
27、 如權利要求21所述的數字信號處理器，其進一步包括用于響應于與所述軟件執行相關地發生的外部事件而產生至少一個記錄的裝置。
28、 如權利要求21所述的數字信號處理器，其進一步包括用于使用JTAG接口 對所述非侵入性監視及所述用于記錄的裝置的操作進行編程的裝置。
29、 如權利要求21所述的數字信號處理器，其進一步包括用于產生從所述用于 記錄的裝置得到的記錄的包串流以用于傳輸到記錄媒體的裝置。
30、 如權利要求21所述的數字信號處理器，其進一步包括用于產生從所述用于 記錄的裝置得到的記錄的包串流以用于傳輸到嵌入式追蹤緩沖器記錄媒體的裝置。
31、 一種計算機可用媒體，其具有包含在其中用于調試多線程數字信號處理器的 計算機可讀程序代碼裝置，所述調試包含捕獲與處理器中的軟件執行流相關的實時信 息，所述計算機可用媒體包括用于操作所述數字信號處理器的調試機構內的非侵入性調試過程的計算機可讀 程序代碼裝置，所述調試機構與核心處理器相關聯；用于針對軟件執行的與核心處理過程相關聯且實時地發生于所述數字信號處理 器上的預定方面而實時地非侵入性地監視軟件執行的計算機可讀程序代碼裝置；用于記錄所述被非侵入性地監視的軟件執行的可選方面的計算機可讀程序代碼 裝置；用于響應于在所述被非侵入性地監視的軟件執行的所述可選方面內出現的事件 而產生至少一個斷點的計算機可讀程序代碼裝置；及用于響應于所述至少一個斷點而控制所述非侵入性調試過程的各方面的計算機 可讀程序代碼裝置。
32、 如權利要求31所述的計算機可用媒體，其進一步包括用于選擇所述數字信 號處理器的一數目的線程的計算機可讀程序代碼裝置。
33、 如權利要求31所述的計算機可用媒體，其進一步包括用于產生從所述用于 記錄的計算機可讀程序代碼裝置得到的記錄的包串流以傳輸到嵌入式追蹤緩沖器記 錄媒體的計算機可讀程序代碼裝置。
全文摘要
本發明揭示用于數字信號處理器的設計及使用的技術，包含(但不限于)用于處理通信(例如CDMA)系統中的傳輸的技術。本發明方法及系統通過捕獲與軟件執行流相關的實時信息來改善軟件指令調試操作且包含用于操作核心處理器內的核心處理器過程的指令及電路。一種非侵入性調試過程在數字信號處理器的調試機構內操作。實時地非侵入性地監視軟件執行的預定方面與所述核心處理過程一起發生且實時地發生于所述處理器上。一種嵌入式追蹤宏單元記錄所述被非侵入性地監視的軟件執行的可選方面且響應于在所述被非侵入性地監視的軟件執行的所述可選方面內發生的事件而產生至少一個斷點。本發明響應于至少一個斷點來控制所述非侵入性調試過程的各方面。
文檔編號G06F11/36GK101529393SQ200780040286
公開日2009年9月9日 申請日期2007年11月13日 優先權日2006年11月15日
發明者盧奇安·科德雷斯庫, 威廉·C·安德森, 蘇雷什·文庫馬漢提, 路易斯·阿奇列·詹尼尼, 陳旭峰, 馬諾伊庫馬爾·皮拉 申請人:高通股份有限公司