專利名稱：用于限制處理器性能的系統及方法
技術領域：
本發明系有關計算機系統，且尤系有關處理器性能之管理。
背景技術：
現代的運算系統經常包含用來監視工作環境之各種機構，例如，
智能型平臺管理接口 (IntelligentPlatform Management Interface;簡稱 IPMI)規格界定了計算機硬件及韌體的一組共同接口，可讓系統管理 者監視系統健康狀態并管理該系統。系統主機板通常包含諸如基板管 理控制器(Baseboard Management Controller;簡稱BMC)等的特殊微 控制器，用以支持IPMI功能。BMC管理系統管理軟件與平臺硬件間 之接口。 IPMI以獨立于操作系統(Operating System;簡稱OS)之方 式工作，且讓管理者在縱然沒有OS或系統管理軟件的環境下，也可 在遠程管理系統。IPMI于運作時界定BMC在服務器系統中延伸管理 能力之方式，且藉由監視諸如溫度傳感器、風扇速度、及電壓等電路 板內建的量測機構之方式，而以獨立于主要處理器之方式工作。經由 BMC， IPMI亦可讓管理者控制對服務器的供電，且在遠遠程訪問基本 輸入/輸出系統(BIOS)配置(configuration)及操作系統控制臺信息。
一般而言，計算機系統內建了各種傳感器，且BMC輪詢該等傳感 器的資料。可監視并報告諸如溫度、冷卻風扇速度、電源模式、操作 系統(OS)狀態等的各種狀況或參數。BMC可響應偵測到各種狀況， 而經由網絡警示系統管理者。管理者然后可與BMC通訊，以便采取 諸如系統重設(resetting)或關閉并重新開啟電源(power cycling)等 的某一矯正行動，而使當機的OS重新運作。
現代的處理器通常有使用操作系統控制的技術而在各種性能等級 下工作之能力。通常使用不同的處理器性能等級作為電源及(或)熱 管理機審U(power and/or thermal management scheme)的^"部分。例如，
4如果正在以電池電源運行一系統，則可使用一較低的處理器性能等級， 以便提供較長的運行時間。同樣地，如果偵測到處理器的工作溫度
(operatingtemperature)超過某一預定臨界值，則可選擇一較低的處理器 性能等級，以便降低工作溫度。有時可將各種處理器性能等級稱為P 狀態。因為操作系統通常最適于決定特定的處理器是否處于閑置狀態 或正在被使用(以及被使用的程度)，所以操作系統控制處理器的P狀 態值。處理器可諸如符合作為電源管理機制的一部分之進階配置及電 源接口 (Advanced Configuration and Power Interface;簡稱ACPI)規 格。但是很不幸，操作系統很難了解其它的工作環境狀況。
例如，對機架(rack)及刀鋒(blade)系統機殼電源及冷卻請求 的管理是適當作業所不可或缺的。然而，機殼中單一系統上的操作系 統不知道其它系統正在激活期間耗用超量的電力，且不知道在機殼的 電源請求超過指定的位準之前必須先降低其本身的P狀態。同樣地， 機殼底部的單一系統之操作系統可能不知道在該機殼較高層的系統正 發生過熱(excessiveheat)的問題，且不知道必須降低其本身的P狀態， 以便協助解決該問題(縱然在其本身的工作溫度系在正常的參數范圍 內)。此外，操作系統是一種由不同供貨商提供的各種軟件組件之復雜 組合。因此，操作系統無法免除因P狀態控制不當而造成的當機。如 果發生此種狀況，目前并無改變處理器的P狀態的方法。
有鑒于前文所述，目前需要用來管理處理器性能的系統及方法。
發明內容
本發明所考慮的是用來管理處理器的性能狀態的系統及方法。 在一個實施例中，機殼(enclosure)包含具有處理器的第一處理電路 板、以及具有處理器的第二處理電路板。該等處理電路板中之每一處 理電路板可包含在單一機殼內之刀鋒服務器(serverblade)。如果以此種 方式將系統聚集在單一機殼中，則該機殼的一部分中之工作環境狀況 (operating environment condition)可能會影響到該機殼的其它咅卩分。在一 個實施例中，服務處理器系經由互連結構(interconnect)而被耦合到該機 殼。該第二處理電路板配置成儲存用來指示該第二電路板上的處理器 之最大處理器性能狀態的值。響應被偵測到的對轉變到第一處理器性能狀態之請求，該第二電路板上之該處理器配置成如果該第一處理 器狀態小于或等于該最大處理器性能狀態，則轉變到該第一處理器性 能狀態；以及如果該第一處理器狀態大于該最大處理器狀態，則轉變 到該最大處理器性能狀態。該第二處理器電路板可響應在該機殼內的 其它部分中被偵測到的工作環境狀況，而儲存該值。
在一個實施例中，該工作環境狀況由該第一處理電路板偵測到，
且報告(report)給該服務處理器。該服務處理器響應該報告的狀況，而
將命令傳送到該第二處理電路板，該第二處理電路板配置成響應接收 到該命令而儲存該值。此外，即使該第二處理電路板上之該處理器事 實上已轉變到不同于該第一處理器狀態之最大處理器性能狀態，該處 理器也可向操作系統報告該處理器已轉變到該第一處理器狀態。
本發明考慮了上述這些及其它的實施例，且若參閱下文中之說明 及各圖式，將可了解上述這些及其它的實施例。
若參閱前文中之實施方式，并配合各附圖，將可易于了解本發明
之其它目的及優點，在該等附圖中
圖1是運算系統的一個實施例之方塊圖。
圖2示出用來管理處理器性能狀態之一個實施例。
圖3示出用來將性能狀態界限注入處理器的方法之一個實施例。
圖4示出用來管理系統中之處理器性能狀態的方法之一個實施例。
圖5示出用來管理系統中之處理器性能狀態的方法之一個實施例。
圖6是運算系統的一個實施例之方塊圖。
雖然易于對本發明作出各種修改及替代形式，但是已以圖式舉例 之方式示出本發明的一些特定實施例，且本說明書己詳細說明了這些 特定實施例。然而，當了解，本發明的該等圖式及詳細說明之用意并 非將本發明限于所揭示的特定形式，相反地，本發明將涵蓋在最后申 請專利范圍所界定的本發明精神及范圍內的所有修改、等效、及替代 方式。
具體實施方式
如前文所述，機殼的一部分中之狀況可能無法被該機殼的其它部
分偵測到。例如，當熱狀況(thermalcondition)可能正在到達機殼的第一 部分中之無法被接收的程度時，該機殼的另一部分中之處理器可能持 續在全處理器性能狀態下工作。因此，可能難以解決該無法接受的熱 問題。因此，最好是有一些在操作系統或軟件外部的其它裝置可改變 處理器的性能狀態(P狀態)值。可將該實體稱為P狀態界限。在一個 實施例中，該P狀態界限包含處理器中之可自外部訪問的控制寄存器， 用以存放處理器核心可到達的最高P狀態值。當該操作系統之外的智 能型裝置經由外部命令接口而施加P狀態界限時，如果現行的核心P 狀態等于或低于該P狀態界限本身的性能等級，則該現行的核心P狀 態將保持不便。如果核心現行的P狀態處于比該P狀態界限高的性能 模式。則將改變該核心的P狀態，以便匹配該P狀態界限。在解除該P 狀態界限之前，該操作系統或軟件不可將實際的核心P狀態值設定為 高于該P狀態界限。然而，該操作系統或軟件可將該P狀態設定為較 低的性能狀態。在各實施例中，也可以有P狀態界限鎖定能力。例如， 可指定一位，用以決定該P狀態界限是否應將核心P狀態鎖定為該P 狀態界限值。此種鎖定能力可在沒有P狀態改變的復雜性下對機器進 行性能分析。
圖1示出運算系統(computing system)之一個實施例。在所示之實 施例中，所示之機殼(110)包含四個處理器電路板(120A- 120D)。 在一個實施例中，機殼(110)包含刀鋒機殼(blade enclosure),且每一 處理器電路板(120)可包含一些刀鋒服務器。然而，采用具有處理器 電路板的機殼之非刀鋒實施例也是可行的，且可被本發明考慮。圖1 亦示出經由互連結構(142)而被耦合到機殼(110)的服務處理器(132)。 互連結構(142)可包含諸如局域網絡、網際網絡、或任何其它適當的 互連結構。在本說明書的用法中，可將一些以數字接續字母的組件符 號整體地單獨以該組件符號的數字表示。例如，處理器電路板(120A-120D)可被整體地稱為處理器電路板(120)。在下文中，為了簡化說 明，將大致參照服務器類型的機殼以及與其有關的方法及機制。然而， 我們當了解"機殼"可包含不同于服務器類型的機殼之其它機殼。例 如，在圖1中，機殼(102)可代表一資料中心。此種資料中心可包含
7多個服務器及(或)其它裝置。因此，術語"機殼"并不限于圖中所 示之機殼。
在所示之例子中，電路板(board) (120A)包含中央處理單元
(Ce血lProcessing Unit;簡稱CPU) (130)、存儲器(140)、以及管 理控制器(150)。在一個實施例中，管理控制器(150)包含組態被設 定成支持依照智能型平臺管理接口 (IPMI)的作業之基板管理控制器
(baseboard management controller, BMC)。 一般而言，IPMI是一禾中可 被用來監視計算機系統及其健康狀態之接口標準。其它非基于IPMI 的實施例也是可行的且被本發明考慮。可以類似于電路板(120A)之 方式配置其它電路板(120B-120D)。
在一個實施例中，每一電路板(120)可被耦合到背板型(backplane type)之電路板(圖中未示出)。例如，所示之電路板(120A)被耦合到 連接器(122A)，連接器(122A)又可被用來將電路板(120A)連接 到背板。圖l之實施例亦示出傳感器(170)及(172)。所示之傳感器
(170)被安裝在電路板(120A)，且所示之一些傳感器(172)系在各 電路板(120)之外部。例如，傳感器(172)可與背板或機殼(110) 內之其它電路板相關聯。傳感器(170)、 (172)可配置成偵測系統(100) 之各種工作狀況。這些狀況可包括溫度、冷卻風扇速度、電源模式、 以及操作系統(OS)狀態等的狀況。
在一個實施例中，控制器(150)配置成經由傳感器(170)及(或)
(172)而監視系統(100)的工作狀況。此外，所示之控制器(150) 系經由總線(152)而被耦合到互連結構(142)。在此種方式下，服務 處理器(132)可使用控制器(150)(以及機殼(110)內之其它控制 器)，以便監視工作狀況。在所示之實施例中，控制器(150)系經由 總線(154)而被耦合到CPU (130)。在一個實施例中，總線(154) 包含諸如SMBus等的頻外(out-of-band)通訊鏈路。然而，在控制器
(150)與機殼(110)內的其它組件或裝置之間亦可使用任何適當的 通訊鏈路。
在所示之實施例中，CPU (130)包含寄存器(180)及(182)。 寄存器(180)可包含以與電源及(或)性能管理相關聯的方式(例如， 用于與ACPI相關的功能)而使用之寄存器。例如，寄存器(180)可包含用來指示處理器的P狀態之資料。在一個實施例中，處理器的P狀態之范圍可自0-5，其中0代表最高性能等級，而5代表最低性能等級(例如，閑置狀態)。然而，亦可使用任何適當的P狀態范圍及
數目。此外，寫入到寄存器(180)時，可激活CPU (130)的P狀態之改變。在各實施例中，CPU(130)外部之實體不可訪問寄存器(180)。寄存器(182)包含CPU (130)外部之實體可訪問之處理器性能"界限"寄存器。在一個實施例中，CPU (130)將寄存器(180)及(182)用于管理處理器的性能狀態(P狀態)。在所示之例子，控制器(150)可訪問寄存器(182)。當服務處理器(132)及(或)機殼(110)內之其它裝置(諸如經由背板總線)使用控制器(150)時，CPU (130)外部的各種實體通常可經由控制器(150)而訪問寄存器(182)。請注意，雖然圖中示出了兩個不同的寄存器(180)及(182)，但是亦可使用任何適當的儲存裝置。例如，可使用可自外部訪問的一些部分以及不可自外部訪問的一些部分之單一存儲器裝置。
如前文所述，傳感器可被內建到計算機系統，且向BMC報告。可監視并報告諸如溫度、冷卻風扇速度、以及電源模式等的各種狀況或參數。BMC可響應偵測到各種狀況，而提供警示，然后該警示可經由網絡而被傳送到系統管理者。 一般而言，諸如控制器(150)等的外部實體不可直接訪問或控制CPU (130)的處理器狀態。然而，在所示之實施例中，控制器(150)可經由寄存器(182)而間接地影響CPU (130)的P狀態。尤其如將于下文中說明的，控制器(150)可設定CPU (130)之最大P狀態，而限制CPU (130)之P狀態。寄存器(182)亦可包含用來指示現行被設定的P狀態界限將被鎖定在P狀態界限之資料(例如，位)。 一般而言，處理器包含可自外部訪問的寄存器(P狀態界限寄存器)，該寄存器配置成儲存用來指示該處理器可工作的最大P狀態之資料。當該處理器偵測到P狀態轉變之(諸如由操作系統發出的)請求時，即查詢該P狀態界限寄存器，以便決定該被請求的P狀態是否與現行最大P狀態沖突。此外，P狀態改變時，也可使該處理器開始檢查現行的P狀態是否未與該新設定的界限沖突。
與服務器型的例子不同，資料中心(102)可以有將導致在資料中心(102)內工作的系統的P狀態改變之限制或工作狀況。例如，資料中心(102)可以有電源限制，而該等電源限制又強制造成對在資料中 心(102)內工作的系統之P狀態界限。在其它的例子中，服務處理器
(132)可能偵測到資料中心(102)內需要降低該資料中心中之各系 統的P狀態之狀況。例如，服務處理器(132)可能接收到來自數個服 務器(例如，服務器(110)及圖中未示出的其它服務器)的用來指示 該資料中心本身內的熱狀況出現問題之報告。服務處理器響應該等報 告，而將命令傳送到資料中心(102)中之任何數目的服務器，以便限 制該等服務器的P狀態。許多此類的替代方式也是可行的且被本發明 考慮到。
現在請參閱圖2，圖中示出用來管理處理器的P狀態的方法之一個 實施例。在所示之例子，在配置定成支持P狀態界限的處理器中之操 作系統激活處理器的P狀態改變。如圖所示，如果在決定步驟(200) 中決定轉變到新的P狀態被請求，則操作系統可在步驟(202)中激活 P狀態改變。于響應時，處理器在決定步驟(204)中決定被請求之新 的P狀態是否小于或等于已被設定的P狀態界限。如果被請求之新的P 狀態小于或等于該界限，則處理器在步驟(206)中轉變到該被請求之 新的P狀態。在一個實施例中，轉變到新的P狀態之該步驟可包含下 列步驟操作系統呼叫處理器驅動程序；如果在準備該P狀態改變時 需要改變該處理器之電壓，則該驅動程序改變該處理器之電壓；該驅 動程序將該處理器改變為該新的P狀態；以及改變該新的P狀態所需 之處理器電壓。
另一方面，如果被請求之P狀態并非小于或等于該界限，則該被 請求之新的P狀態與所設定的該界限之間有沖突存在。在此種情形中， 該處理器可改變P狀態，但不可改變為大于該界限的值。換言之，該 處理器可在步驟(208)中將P狀態改變為該界限。因此，雖然操作系 統可激活改變為所需的P狀態，但是所得到的實際P狀態可能受到限 制。此外，操作系統可能不知道P狀態受到限制。在此種方式下，該P 狀態界限設定了該處理器的性能狀態之上限。
圖3示出一種替代之情況。圖2示出操作系統激活P狀態改變之 情況，而圖3示出外部實體將新的P狀態界限"注入"處理器之情況。 例如，圖1所示之控制器(150)可執行對寄存器(182)之寫入，而將P狀態界限注入CPU (130)。響應P狀態界限的被注入，該處理器
可在決定步驟(300)中(諸如藉由偵測對該寄存器的寫入而)偵測到 該被注入的P狀態，并在決定步驟(302)中決定該被注入之新的P狀 態是否小于該處理器之現行的P狀態。如果并非如此，則不執行該處 理器的P狀態改變。然而，如果該被注入之P狀態界限小于該現行的P 狀態，則該處理器在步驟(304)中激活將處理器的P狀態改變為該被 注入之新的P狀態。在此種方式下，繞過了基于操作系統的改變P狀 態之機制。
在一個實施例中，處理器的P狀態界限對操作系統是完全透通的 (transparent)。例如，如果操作系統請求改變為3的P狀態，則該處理 器只須確認并向該操作系統報告P狀態已被改變為3的狀態，縱然 該處理器的P狀態可能已實際被限制為不同的值也是如此報告。在該 實施例中，該操作系統持續有指示該處理器目前正在P狀態3下工作 之信息。如果操作系統請求改變為超過現行界限的之P狀態，則該處 理器可報告已執行該改變，但實際上絲毫不改變P狀態。在其它實施 例中，可將與P狀態改變有關的準確信息提供給操作系統。
現在請參閱圖4，圖中示出基于操作系統的改變P狀態機制與基于 處理器的改變P狀態機制間之相互影響的方法之一個實施例。在所示 之例子，操作系統可在步驟(400)中請求或以其它方式激活P狀態改 變。在決定步驟(402)中，如果決定該被請求之P狀態并不大于現行 的P狀態界限，則可在步驟(404)中將該處理器改變為被請求之P狀 態。如果在決定步驟(402)中決定該被請求之P狀態大于該界限P狀 態，則將該處理器的P狀態改變為該界限P狀態，而不是改變為被請 求之P狀態。在步驟(408)中， 一較高之P狀態界限可以前文所述之 方式被注入。當該操作系統請求的先前P狀態高于現行的界限P狀態 時，該處理器被移到該被注入之新的P狀態界限及先前被請求之P狀 態中之較低的P狀態。許多此類的情況也是可行的且被本發明考慮到。
現在請參閱圖5，圖中示出在系統中使用前文所述的方法及機制的 方法之一個實施例。如前文所述，機殼的一部分中之監視組件可能不 知道該機殼的其它部分中之狀況。因此，當機殼的一部分中之處理器 的狀況發生問題時，該機殼的另一部分中之處理器可能不知道有任何
ii此種問題。因此，處理器可能持續在全性能及功率下工作，因而產生 了大量的熱，而另一處理器則正在高于所需的熱狀況下工作。使用前 文所述的方法時，可響應機殼內的其它位置上之狀況，而改變該機殼 的各部分中之處理器性能。
在圖5中，可在決定步驟(500)中決定是否在機殼的一部分中偵
測到狀況。例如，刀鋒服務器上的控制器(諸如圖1所示之控制器(150))
可能偵測到熱狀況正到達無法被接受的程度。響應時，可降低該刀鋒 服務器上的處理器性能。于此同時，同機殼內之其它位置上的刀鋒服 務器之傳感器/監視器可能并未偵測到任何熱問題。因此，該刀鋒服 務器上之處理器可能持續在全性能下工作，因而可能在該機殼內產生 了額外的熱。
響應該第一刀鋒服務器上被偵測到的熱狀況，可在步驟(502)中 將該狀況報告到服務處理器及(或)管理者控制臺。該服務處理器可 提供警示，然后管理者可人工地或軟件自動地按照該警示而行動。于 響應時，該服務處理器在步驟(504)中可產生命令，并將該等命令發 出到該機殼中之一個或多個裝置。例如，該服務處理器可響應該機殼 的第一部分中之被報告的熱狀況，而將一個或多個命令傳送到報告該 狀況的刀鋒服務器以外的一個或多個刀鋒服務器。這些其它的刀鋒服 務器可能被設置在該機殼中之與報告狀況的刀鋒服務器所在部分不同 之部分。該一個或多個命令可包括P狀態界限命令，用以使該一個或 多個其它刀鋒服務器上的處理器將P狀態限制于較低值。亦可將類似 的命令傳送到報告狀況的刀鋒服務器。在此種方式下，可改變立即受 到該熱狀況影響的處理器以外的各處理器之P狀態。因此，可維持整 個機殼來看的更完整之觀點，且對各種狀況相應地作出響應。
圖6示出可采用前文所述的方法及機制的計算機系統(10)之一 個實施例。計算機系統(10)包含復數個處理節點(12A) 、 (12B) 、(12C)、及(12D)。每一處理節點系經由各別的存儲器控制器(16A -16D)而被耦合到各別的存儲器(14A- 14D)。此外，每一處理節點 (12A-12D)包含用來與該等處理節點(12A-12D)中之其它處理節 點通訊的接口邏輯(18A-18D)。例如，處理節點(12A)包含用來與 處理節點(12B)及(12C)通訊的接口邏輯(18A)。同樣地，處理節點(12B)包含用來與處理節點(12A)及(12D)通訊的接口邏輯(18B)， 其它依此類推。在圖6所示之實施例中，所示之處理節點(12D)被耦 合而經由接口邏輯(18D)與輸入/輸出(I/O)裝置(20A)通訊，且 I/O裝置(20A)又被耦合到第二 I/O裝置(20B)。其它的處理節點 可以類似之方式與其它的I/O裝置通訊。或者，處理節點可與被耦合 到I/O總線之I/O橋接器通訊。
計算機系統(10)可實施基于封包的鏈路(packet-basedlink),以便 進行處理節點間之通訊。在所示實施例中，系將該鏈路實施為一些組 的單向線路(unidirectionalline)(線路(24A)被用來將封包自處理節點 (12A)傳輸到處理節點(12B)，且線路(24B)被用來將封包自處 理節點(12B)傳輸到處理節點(12A))。其它組的線路(24C-24H) 被用來在圖6所示的其它處理節點之間傳輸封包。可以一種高速緩存 一致之方式操作該鏈路，以便進行各處理節點間之通訊，或者以一種 作為I/O裝置(20A-20B)(以及視需要的額外I/O裝置)間之煉環 結構(daisy-chain structure)的非一致之方式操作該鏈路。請注意，將要 自處理節點傳輸到另一處理節點的封包可通過一個或多個中間節點。 例如，如圖6所示，由處理節點(12A)傳輸到處理節點(12D)的封 包可通過處理節點(12B)或處理節點(12C)。可使用任何適當的路由 算法。計算機系統(10)的其它實施例可包含比圖6所示實施例多或 少的處理節點。此外，每一處理節點系經由點對點網絡而被耦合到每 一其它處理節點。
如將于下文中進一歩說明的，除了所示之存儲器控制器及接口邏 輯之外，每一處理節點(12A-12D)尚可包含一個或多個處理器及相 關聯的高速緩存。廣義而言，處理節點包含至少一個處理器，且或可 視需要而包含用來與存儲器及其它的邏輯通訊之存儲器控制器。請注 意，術語"處理節點"及"處理器節點"在本說明書中可被互換使用。
存儲器(14A- 14D)可包含任何適用的存儲器裝置。例如，存儲 器(14A- 14D)可包含一個或多個RAMBUS DRAM (RDRAM)、同 步DRAM (SDRAM)、動態隨機訪問存儲器(DRAM)、及靜態機訪 問存儲器等的存儲器裝置。計算機系統(10)的地址空間系分布在存 儲器(14A-14D)之間。每一處理節點(12A-12D)可包含存儲器對映表，用以決定存儲器(14A- 14D)對映到哪些地址，并因而決定應 將對特定地址的存儲器請求傳送到哪一處理節點(12A- 12D)。在本說 明書中，可將與特定存儲器地址相關聯的特定處理節點稱為該地址的 宿主節點(home node)。在一個實施例中，計算機系統(10)內的地 址之一致性點(coherencypoint)是被耦合到用來儲存與該地址對應的 字節的存儲器之存儲器控制器(16八-16D)。存儲器控制器(16A- 16D) 可包含作為存儲器(14A- 14D)的接口之控制電路。此外，存儲器控 制器(16A-16D)可包含用來使各存儲器請求排隊等候的一些請求隊
一般而言，接口邏輯(18A- 18D)可包含一些緩沖器，用以自該 鏈路接收封包，并緩沖儲存將要在該鏈路上傳輸的封包。計算機系統 (10)可采用用來可靠地傳輸封包的任何適當之鏈路層級之封包流控 制機制。可視需要而使用各種特定的基于封包之信息傳送機制以提供 計算機系統(10)的各處理節點(12A-12D)間之通訊。
I/O裝置(20A-20B)是任何所需周邊裝置之例示。例如，I/O裝 置(20A-20B)可包含網絡適配卡、視訊加速器、聲卡、硬盤機或軟 盤機或其控制器、小型計算機系統接口 (Small Computer System Interface;簡稱SCSI)轉接器、電話適配卡、調制解調器、聲卡、以 及諸如GPIB或現場總線適配卡等的各種資料擷取適配卡。
熟悉此項技術者一旦完全了解前文中之揭示，將可易于作出許多 變化及修改。例如，雖然前文中之說明系參照電源或熱狀況，但是基 于任何所需原因而使用P狀態界限。例如，可改變P狀態界限，以便 將更多的處理電源提供給目前有高電源使用率之一系統。于此同時， 可改變P狀態界限，以便減少目前有低電源使用率的系統之處理電源。 許多此類情況也是可行的且被本發明考慮到。最后的申請專利范圍將 被詮釋為包含所有此類變化及修改。
產業利用性
本發明 一般可應用于微處理器。
權利要求
1、一種用于管理處理器性能的方法，該方法包括儲存用來指示最大處理器性能狀態的值；偵測對轉變到第一處理器性能狀態的請求(200)；為響應該第一處理器狀態小于或等于該最大處理器性能狀態(202)的決定，而將該處理器轉變到該第一處理器性能狀態(212、214、216)；以及為響應該第一處理器狀態大于該最大處理器狀態(202)的決定，而將該處理器轉變到該最大處理器性能狀態(222、224、226)。
2、 如權利要求l所述的方法，進一步包括偵測機殼(170、 172)的第一部分中的該工作環境狀況；將該工作環境狀況報告到遠程服務處理器(132);將命令自該服務處理器傳送到該機殼的第二部分；以及儲存響應接收到該命令的值。
3、 如權利要求2所述的方法，其中，在該機殼的該第二部分中并未偵測到該工作環境狀況。
4、 一種用于管理處理器性能的系統，該系統包括機殼(102)，該機殼包括包含處理器(130)的第一處理電路板(120A至120D)、以及包含處理器(130)的第二處理電路板(120A至120D);以及經由互連結構(142)而被耦合到該機殼的服務處理器(132);其中，該第二處理電路板配置成儲存用來指示最大處理器性能狀態的值；偵測對轉變到第一處理器性能狀態的請求；為響應該第一處理器狀態小于或等于該最大處理器性能狀態的決定，而將該第二處理電路板中的該處理器轉變到該第一處理器性能狀態；以及為響應該第一處理器狀態大于該最大處理器狀態的決定，而將該第二處理電路板中的該處理器轉變到該最大處理器性能狀態。
5、 如權利要求4所述的系統，其中，在該機殼的該第二部分中并未偵測到該工作環境狀況。
6、 一種用于管理處理器性能的系統(100)，該系統包括控制器(B2)，該控制器配置成監視工作環境狀況；以及包括外部的訪問寄存器(182)的處理器(130)，其中，該處理器配置成偵測對轉變到第一處理器性能狀態的請求(200);訪問該寄存器(202)，以便決定最大處理器性能狀態；為響應該第一處理器狀態小于或等于該最大處理器性能狀態(202)的決定，而將該處理器轉變到該第一處理器性能狀態(212、214、216);以及為響應該第一處理器狀態大于該最大處理器狀態(202)的決定，而將該處理器轉變到該最大處理器性能狀態(222、 224、 226)。
7、 如權利要求6所述的系統，其中，該控制器配置成為響應被偵測到的工作環境狀況，而儲存用來指示該最大處理器性能狀態的值。
8、 如權利要求7所述的系統，其中，該狀況包括熱狀況。
9、 如權利要求6所述的系統，其中，該工作環境狀況由該處理器及控制器外部的裝置偵測，以及其中，該控制器配置成為響應自服務處理器接收的命令，而儲存該值。
10、 如權利要求6所述的系統，其中，該處理器配置成為響應該第一處理器狀態大于該最大處理器狀態的決定，而將該處理器已轉變到該第一處理器狀態的信息報告到操作系統。
全文摘要
本發明揭示了一種用來管理處理器的性能狀態的系統及方法。機殼(enclosure)包括具有處理器的第一處理電路板、以及具有處理器的第二處理電路板。服務處理器亦可經由互連結構而被耦合到該機殼。該第二處理電路板配置成儲存用來指示該第二電路板上的處理器之最大處理器性能狀態的值。響應被偵測到的對轉變到第一處理器性能狀態之請求，該第二電路板上之該處理器配置成如果該第一處理器狀態小于或等于該最大處理器性能狀態，則轉變到該第一處理器性能狀態；以及如果該第一處理器狀態大于該最大處理器狀態，則轉變到該最大處理器性能狀態。該第二處理器電路板可響應在該機殼內的其它部分中被偵測到的工作環境狀況，而儲存該值。
文檔編號G06F1/32GK101512462SQ200780030349
公開日2009年8月19日 申請日期2007年8月14日 優先權日2006年8月14日
發明者D·F·托比亞斯, F·L·杜蘭, P·W·蒙哥馬利 申請人:先進微裝置公司