專利名稱：具有雙顯示控制器的顯示系統及其驅動方法
技術領域：
本發明涉及一種具有雙顯示控制器的顯示系統及其驅動方法，特 別指一種在雙顯示控制器之間無失真傳輸的顯示系統及其驅動方法。
背景技術：
在一現有的顯示系統中，中央處理器(CPU)輸出一信號至一顯
示控制器，該顯示控制器經過運算處理之后輸出一信號進而驅動一顯 示系統的顯示元件輸出影像。
在一雙顯示控制系統中，就必須設置兩個顯示控制器，其分別為 主要顯示控制器及第二顯示控制器，且該主要及第二顯示控制器各自
獨立地接受中央處理器的控制；且該顯示元件可被其中任一個顯示控 制器所控制。然而在切換該主要及第二顯示控制器的同時，必須將輸 出信號加以同步化以避免該顯示元件顯示畫面有失真的情況。
目前有多種技術可使該主要及第二顯示控制器達到同步化，如眾 所熟知的"Genlock"技術，該技術讓主要及第二顯示控制器同時運作， 并將其輸出的訊號加以合并而使該顯示元件輸出一完整的影像；但這
種同步化且合并輸出訊號的技術需要昂貴且復雜的電子電路系統。
另一種傳統的技術，則是將主要顯示控制器輸出的片段畫面傳輸 至第二顯示控制器并進行調整以達到同步化的功效，該片段畫面均可 以在任一個顯示控制器中進行調整，但此種片段畫面需要被傳輸及調 整的技術，就需要處理器連續性的運作。
然而，上述的技術不免都會有下列缺點，由于傳統方式需要兩個顯示控制器同時運作，且處理器也需要做連續不斷的處理，導致系統 必須消耗大量能源；但的確是有一些技術方案可以不需要處理器做連 續性的運作，卻不免于復雜且昂貴的電路設計。
根據上述的論點，必須針對主要及第二顯示控制器同步化的缺點 加以改進；首先，必須減少處理器做連續性的運作，甚至完全不需要 做連續性的運作；再者，不需應用昂貴的硬設備，使整體系統更具經 濟效益；此外，低耗能的系統也是欲追求的目標。
發明內容
本發明的主要目的在于克服現有技術的不足與缺陷，提出一種具 有雙顯示控制器的顯示系統及其驅動方法，可利用該顯示系統控制一 顯示裝置。
本發明的再一目的在于，提出一種具有雙顯示控制器的顯示系統 及其驅動方法，其不需處理器做連續性的運作就可達成顯示裝置的控制。
本發明提出多個實施方式以達到以上的目的，其中之一提供一種 具有雙顯示控制器的顯示系統，其包括 一處理器； 一第一顯示控制 器； 一第二顯示控制器； 一第一顯示控制器所使用的畫面緩沖器；一 第二顯示控制器所使用的畫面緩沖器；以及一顯示裝置。其中，該處 理器送出多個顯示畫面給該第一顯示控制器；所述的顯示畫面再通過 該第一顯示控制器傳送給該第二顯示控制器。而該第二顯示控制器可 在沒有對所述的顯示畫面做矯正的動作的情況下更新該顯示裝置輸出 的影像，也可以在對所述的顯示畫面做至少一個矯正動作的情況下更 新該顯示裝置輸出的影像。
在該處理器將多個顯示畫面寫入該第一顯示控制器所使用的畫面 緩沖器的情形下，該第一顯示控制器可驅動該顯示裝置輸出影像；然而，若沒有新的顯示畫面被寫入該第一顯示控制器所使用的畫面緩沖 器，該第二顯示控制器則將先前的所述的顯示畫面紀錄在該第二顯示 控制器所使用的畫面緩沖器，接著該第二顯示控制器馬上將第一顯示 控制器的影像時脈傳輸成為該第二顯示控制器的影像時脈，而該影像 時脈的傳輸是緊跟著垂直同步脈沖的后緣進行，亦即在垂直遮沒期間 之間。而在該影像時脈傳輸之后，該第二顯示控制器則驅動該顯示裝 置顯示影像；且同時該處理器與該第一顯示控制器可被切換成閑置模 式。
該第二顯示控制器會持續驅動該顯示裝置顯示影像，即使該處理 器未將任何顯示畫面寫入該第一顯示控制器所使用的畫面緩沖器。當 該第二顯示控制器以同一畫面訊號驅動該顯示裝置顯示影像一段預定 的時間后，該第二顯示控制器可被切換成閑置模式。而不論任何時間， 當一新的顯示畫面被寫入該第二顯示控制器所使用的畫面緩沖器時， 該顯示裝置的控制權就會緊跟著垂直同步脈沖的后緣由該第二顯示控 制器回到該第一顯示控制器。在本發明實施例中，當該處理器接收到 外部裝置的一輸出訊號時，該第二顯示控制器可由閑置模式被切換成 啟動模式。
該第二顯示控制器會緊跟著垂直同步脈沖的后緣執行所有的訊號 傳輸，例如該第一顯示控制器與該第二顯示控制器之間的控制權切換， 如此可確保一個完整的畫面會在該切換的動作執行之前就被紀錄而可 達成無失真的顯示畫面。既然在系統中，訊號的傳輸、紀錄以及控制 權的切換均為自動執行，故不需要該處理器做連續性的運算，此外該 處理器、該第一顯示控制器與該第二顯示控制器均可切換至低耗能模 式以減少能量的消耗。綜上所述，本發明可以提供一具有價格優勢且 低能耗的顯示系統及其方法。
本發明的有益效果是本發明提供的一種具有雙顯示控制器的顯示 系統及其驅動方法，具有經由低耗能的顯示系統以控制顯示裝置、可在第一及第二顯示控制器傳輸訊號而達成無失真影像輸出于顯示裝 置、不需要昂貴且復雜的硬件而更適用于價格導向或能源消耗導向的 應用面
圖1為本發明實施例的全系統的示意圖2為本發明實施例的顯示系統的示意圖3為本發明實施例顯示系統的驅動顯示裝置的流程圖4A及4B為本發明實施例顯示系統的切換顯示裝置控制權的流
程圖5為本發明實施例顯示系統的切換顯示裝置控制權的流程圖； 圖6為本發明實施例顯示系統的啟動第二顯示控制器的流程圖； 圖7為本發明實施例顯示系統的切換顯示裝置控制權對應時間變 化的關系圖8為本發明實施例顯示系統的切換顯示裝置控制權對應時間變 化的關系圖9為本發明實施例顯示系統的啟動第二顯示控制器對應時間變 化的關系圖。
圖中符號說明100全系統
102處理器
104第一顯示控制器
賜第二顯示控制器
108顯示裝置
200顯示系統
202畫面緩沖器
204畫面緩沖器
206時脈產生器
208時脈產生器210 第一端子
212 第二端子
214 第三端子
216 第四端子
218 第五端子
具體實施例方式
本發明提出的實施例為一計算器架構中的顯示系統，該顯示系統 則可被運用在一系統、方法及計算機程序以驅動顯示裝置顯示影像。 該顯示系統包括 一處理器； 一第一顯示控制器； 一第二顯示控制器； 一第一顯示控制器所使用的畫面緩沖器； 一第二顯示控制器所使用的 畫面緩沖器；以及一顯示裝置。該顯示裝置可被該第一顯示控制器或 該第二顯示控制器所驅動而顯示影像，當同樣的顯示畫面被寫入該第 一顯示控制器所使用的畫面緩沖器，該顯示裝置的控制權，由該第一 顯示控制器切換為該第二顯示控制器。該第二顯示控制器進行將該顯 示裝置的控制權由該第一顯示控制器切換到該第二顯示控制器的轉換 動作為緊跟著垂直同步脈沖的后緣。由于此控制權切換的動作是在垂 直遮沒期間之間進行，如此可避免在傳輸時造成顯示失真。
在本發明的另一實施例中，當一個新的顯示畫面被寫入該第一顯 示控制器所使用的畫面緩沖器，該顯示裝置的控制權就會由該第二顯 示控制器切換到該第一顯示控制器；同樣的，此控制權切換的動作是 在垂直遮沒期間之間進行。
請參考圖1，其為此發明全系統100的示意圖，該全系統100可 應用于本發明多個實施方式。該全系統100包括多個計算器運算裝置， 然而一個典型的計算器運算裝置包括 一處理器102、 一第一顯示控制 器104、 一第二顯示控制器106及一顯示裝置108。該處理器102可分 別控制該第一顯示控制器104與該第二顯示控制器106;該第一顯示控 制器104可內建于該處理器102，也可以以不同功能的電路與該處理器102有所區別。而該計算器運算裝置可為筆記本電腦、掌上型計算機、桌上型計算機、計算器、攜帶式電話或個人數字助理(PDA)等；同
樣地，該顯示裝置108可為液晶顯示器(LCD)、陰極射線管(CRT)或等離子顯示器；該處理器102可以典型的設置于計算器運算裝置的中央處理單元(CPU)，而該第一顯示控制器104與該第二顯示控制器106可為一傳統視訊圖形陣列(VGA)控制器或是特殊應用集成電路(ASIC)控制器，上述例子均為可能的硬件裝置但并不以此為限。
于此實施例中，為該第二顯示控制器106支持六種接口；第一接口為薄膜晶體管(TFT)輸入端口，用以接收該第一顯示控制器104所輸出的顯示畫面；第二接口為雙源晶體管對晶體管邏輯(double edgedtransistor-transistor logic， DETTL)液晶輸出端口 ，其直接與集成電路的薄膜晶體管面板驅動器連接，用以在適當的薄膜晶體管顯示裝置上輸出液晶顯示；第三接口為雙向系統管理總線(system management bus，SMBUS)串行端口，其工作頻率至少為lOOKHz并與該第二顯示控制器106內部的設定緩存器連接，且可對該緩存器進行讀取、寫入的動作；第四接口為一組單輸入/輸出或多輸入/輸出的端子接口，可管理在第一顯示控制器104與該第二顯示控制器106之間的臨界時序切換；第五接口為同步動態隨機存取內存(SDRAM)接口端口，可與低功率的同步動態隨機存取內存連接以儲存單一完整的顯示畫面，該第二顯示控制器106可通過從該同步動態隨機存取內存擷取顯示畫面以使顯示裝置108進行自發性更新畫面的動作；第六接口直接與一個14.31818MHz的晶體連接，該晶體可忽略影像輸入端口的狀態而提供一個獨立的畫面更新的像素時脈，該獨立的畫面更新的像素時脈在畫面更新率為50 Hz的情況下為57.27272 MHz。此外，該獨立的畫面更新的像素時脈也為上述用以儲存顯示畫面的同步動態隨機存取內存提供一接口時序(interface timing)。
根據本發明的另一實施例，該第二顯示控制器106更包含一第七接口，其為多個端子以連接于該處理器102，該連接關系可以在該處理器102在接收到外部訊號的同時，將該第二顯示控制器106由閑置模
式切換成啟動模式。
此外，該第二顯示控制器106具有多樣的運算能力。該第二顯示控制器106支持"顏色混合替換(color swizzling)"可讓該顯示裝置108表現出如同傳統24位的顯示面版。該"顏色混合替換(col or s wizzling)"技巧可在視覺上不造成差異的情況下減少位數目。該第二顯示控制器106更具有反鋸齒(anti-aliasing)的能力，可增加該顯示裝置108顯示文字的銳利度；再者，該第二顯示控制器106可支持單色調模式(monochrome)以將自動定位畫素轉成灰階模式。
另外，該第二顯示控制器106可在一傳遞模式(pass-through mode)下使一接下來的顯示畫面透明(transparency)，亦即在傳送模式(pass-through mode)下該第二顯示控制器106會將該顯示畫面傳送該第一顯示控制器104而不做任何操作演算(manipulations)。如此就可達成一個簡單基本的LCD時序控制芯片與自動化的飛越模式(fly-bymode);飛越模式(fly-by mode)可避免同步動態隨機存取內存緩沖器的不必要寫入，便可以減少整體的能量消耗，而可應用于最小耗電量的設定。該第二顯示控制器106可支持三原色(RGB)面板的除錯，也具有在生產線端的自我測試(self-test)功能。由于該第二顯示控制器106可被設定為在傳遞模式(pass-through mode)下不會對該顯示畫面做任何操作演算(manipulations)，這樣就可以在生產時測試該第二顯示控制器106是否正常。上述針對第二顯示控制器106的討論可與圖2相配合。
請參考圖2，其為本發明顯示系統200的示意圖，第一顯示控制器104連接多個時脈產生器206以及一畫面緩沖器202;然而為了方便說明，所述的時脈產生器206內建于該第一顯示控制器104內部，該第一顯示控制器104更包含至少一個緩存器(register)(圖未示)；一第二顯示控制器106連接多個時脈產生器208以及一畫面緩沖器204;然而為了方便說明，所述的時脈產生器208內建于該第二顯示控
制器106內部，且該第二顯示控制器106更包含一第一端子210、 一第二端子212、 一第三端子214、 一第四端子216、 一第五端子218以及至少一個緩存器(register)(圖未示)。
一處理器102輸出多個顯示畫面給該第一顯示控制器104與該第二顯示控制器106以刷新一顯示裝置108所顯示的畫面。所述的顯示畫面的數量，足以刷新該顯示裝置10S的顯示，而所述的顯示畫面則是由顯示于該顯示裝置108的影像的畫素資料(pixel-by-pixel data)所組成，且該畫面緩沖器202、 204用以儲存所述的顯示畫面，該顯示裝置108可被該第一顯示控制器104與該第二顯示控制器106之中任一個控制器所驅動；所述的端子用以控制該顯示裝置108于該第一顯示控制器104與該第二顯示控制器106的控制權間的切換。該處理器102輸出多個顯示畫面給該第一顯示控制器104，若是該處理器102將顯示畫面寫入該畫面緩沖器202，則該第一顯示控制器104負責驅動該顯示裝置108刷新畫面；若該處理器102未將顯示畫面寫入該畫面緩沖器202，則該顯示裝置10S的控制權則被切換至該第二顯示控制器106。當該處理器102再次將顯示畫面寫入該畫面緩沖器202，則該顯示裝置108的控制權回到該第一顯示控制器104。然而當該顯示裝置108的控制權在該第一顯示控制器104與該第二顯示控制器106之中切換時，可能會導致畫面的失真(artifacts)，本發明所提出的切換方式可避免失真的情況，請參閱圖3至5。
圖3是本發明驅動該顯示裝置108的方法流程圖，在步驟302中，該第一顯示控制器104自該處理器102接收一顯示畫面資料，且該顯示畫面資料被儲存于該畫面緩沖器202。
步驟304，該顯示裝置108的控制權在遮沒期間(blanking interval)于該第一顯示控制器104與該第二顯示控制器106之中切換，遮沒期間(blanking interval)是指在垂直同步脈沖(V-Sync pulse)或水平同步脈沖(H-Sync pulse)的后緣與下一條掃描線起始的時間間隔，掃描線會顯示該顯示裝置108所顯示畫面的整列畫素資料；此處是使用垂直遮沒期間，且該切換的動作是在垂直同步脈沖的后端發生。
在一實施例中，該顯示裝置108被該第一顯示控制器104所驅動，且沒有任何顯示畫面資料被寫入該畫面緩沖器202，則該顯示裝置108的控制權則被切換至該第二顯示控制器106。相反地，該顯示裝置108被該第二顯示控制器106所驅動，且有新的顯示畫面寫入該畫面緩沖器202，則該顯示裝置108的控制權回到該第一顯示控制器104。步驟306中，在控制權被切換之后，該顯示裝置108會根據該擁有控制權的顯示控制器的驅動而刷新顯示畫面。該顯示裝置108的控制權在該第一顯示控制器104與該第二顯示控制器106之中切換的方法將在圖4及圖5做更詳細的說明。
圖4A及圖4B為該顯示裝置108的控制權由該第一顯示控制器104切換到該第二顯示控制器106的方法流程圖。當該畫面緩沖器202持續被寫入新的顯示畫面，則由該第一顯示控制器104負責驅動該顯示裝置108顯示影像；同時該第一顯示控制器104會將顯示畫面傳輸至該第二顯示控制器106，再由該第二顯示控制器106將該顯示畫面記錄在畫面緩沖器204;此后，該第二顯示控制器106將會由該畫面緩沖器204擷取顯示畫面用以驅動該顯示裝置108。該第二顯示控制器106可對所述的顯示畫面執行至少一個的操作演算(manipulations)，例如調整輸出畫面的頻率、執行顏色混合替換(color swizzling)、反鋸齒(anti-aliasing)等運算，并用以刷新該顯示裝置108。
然而根據本發明的另一實施例，該第二顯示控制器106可在不將該顯示畫面記錄至畫面緩沖器204的情況下，對所述的顯示畫面執行至少一個的操作演算(manipulations)，例如調整輸出畫面的頻率、執行顏色混合替換(color swizzling)、反鋸齒(anti-aliasing)等運算，并用以刷新該顯示裝置108。復參閱圖4A，在步驟402中，第一顯示控制器104負責驅動該顯示裝置108顯示影像；步驟404則判斷有無新的顯示畫面被寫入該畫面緩沖器202，若該畫面緩沖器202持續被寫入新的顯示畫面，則依步驟402，由該第一顯示控制器104負責驅動該顯示裝置108顯示影像；相反地，若無新的顯示畫面被寫入該畫面緩沖器202,則進行步驟406，將該第二顯示控制器106的第一端子210設定至一低階狀態(lowstate);接著步驟408，將一新的顯示畫面寫入該畫面緩沖器204;以下說明，該第二顯示控制器106會在垂直同步脈沖(V-Syncpulse)的后緣執行一顯示循環(display load cycle)。而該顯示循環(display loadcycle)即包括將一新的顯示畫面寫入該畫面緩沖器204的步驟，此寫入的動作會在一垂直同步脈沖(V-Sync pulse)的后緣開始，并于下一垂直同步脈沖(V-Sync pulse)的后緣終止，垂直同步脈沖(V-Sync pulse)的后緣則是指一在顯示中顯示畫面的終端和一新的顯示畫面的起始端；意即該第二顯示控制器106會從第一掃描線開始紀錄畫素資料(pixel data)到一垂直同步脈沖(V-Sync pulse)的后緣為止，而該垂直同步脈沖(V-Sync pulse)的后緣或該第二顯示控制器106輸出顯示畫面的時序均由該處理器102通過第二端子212輸入至該第二顯示控制器106，該第二端子212從第一掃描線開始到一垂直同步脈沖(V-Syncpulse)的后緣為止均保持在一低階狀態(low state)。
該第二端子212在一垂直遮沒期間均保持在一高階狀態(highstate)。該處理器102則是利用該第二端子212所在的狀態進行在第一顯示控制器104與該第二顯示控制器106之間控制權的切換的同步化，當一完整的畫面被寫入該畫面緩沖器204，該第二顯示控制器106就會執行將控制權切換回該第二顯示控制器106本身。
在步驟410,該第二顯示控制器106會將多個第一顯示控制器104的時序調變成多個第二顯示控制器106的時序，根據本發明，上述的轉換動作會緊接在一垂直同步脈沖(V-Sync pulse)的后緣，意即在垂直同步脈沖(V-Syncpulse)開始到垂直遮沒期間的結束之間的時間。此外，該第二顯示控制器106也可將時脈產生器206所產生的時脈切換成時脈產生器208所產生的時脈，時脈產生器206與208可以有相同的頻率，但時脈產生器208的運作并不與時脈產生器206同步。然而，先輸入先輸出(First in First out, FIFO)的功能可以將由該第一顯示控制器104所輸入至第二顯示控制器106的顯示畫面的時序修正而成與第二顯示控制器106的時序相匹配。但在本發明的另一實施例，該第一顯示控制器104的時序及第二顯示控制器106的時序會分別在水平同步脈沖(H-Sync pulse)的遮沒期間(blanking interval)進行調變，而畫面的同步化可由鎖相回路(Phase Locked Loop, PLL)所達成也因此可連續性的進行顯示。
在步驟412，該第二顯示控制器106會將該第一顯示控制器104中的多個緩存器(register)及該第二顯示控制器106中的多個緩存器
(register)重置(reset)。而在步驟414，該第二顯示控制器106會將該畫面緩沖器204由寫入模式切換成讀取模式。在本發明的一實施例中，此切換動作會與影像時序的調變同時進行，即在完成影像時序的調變，該第二顯示控制器106使用所述的緩存器與時脈產生器208產生一影像輸出。該影像輸出包括擷取自該畫面緩沖器204的顯示畫面，而該顯示畫面可經操作演算(manipulations)所得或完全不經操作演算
(manipulations)所得，且在該顯示裝置108的控制權切換之后，上述緩存器與時脈產生器208就會在下一條掃描線起始的開端開始運作。
在步驟416，該顯示裝置108的控制權由該第一顯示控制器104切換至第二顯示控制器106，而該第二顯示控制器106就從下一條掃描線起始的開端開始刷新該顯示裝置108的畫面，該第二顯示控制器106獨立地根據該畫面緩沖器204的顯示畫面刷新該顯示裝置108的畫面；在步驟418，該處理器102與該第一顯示控制器104被切換成閑置模式(inactive mode);相反地，在本發明的另一實施方式，該第一顯示控制器104被切換成閑置模式(inactive mode)，但該處理器102則保持在一啟動模式(active mode)。
當該第二顯示控制器106在使用相同的顯示畫面刷新該顯示裝置 108達到一預定的次數時，該第二顯示控制器106可被切換成閑置模式 (inactive mode);該預定的次數儲存在該第二顯示控制器106的緩存 器中。
圖5為該顯示裝置108的控制權由該第二顯示控制器106切換到 該第一顯示控制器104的方法流程圖。在步驟502，該顯示裝置108由 該第二顯示控制器106負責刷新。步驟504，則會偵測是否有新的顯示 畫面被寫入該畫面緩沖器202;若沒有(No)，則回到步驟502由該 第二顯示控制器106負責刷新該顯示裝置108;相反地，若有(Yes)， 則進入步驟506，該第一端子210被設定于一高階狀態(high state)， 此狀態將使該第一顯示控制器104位于一中間型(intermediate)高能 寫入狀態，而此寫入的步驟則由該第二顯示控制器106將該畫面緩沖 器202中的顯示畫面存入該畫面緩沖器204。
在步驟508，該第二顯示控制器106進行該第一顯示控制器104 的時序與該第二顯示控制器106時序之間的調變動作；同時，該第二 顯示控制器106進行時脈產生器206與208的調變。在本發明的一實 施例中，該調變會緊接在一垂直同步脈沖(V-Syncpulse)的后緣迸行； 相反地，在另一實施例，該調變則會在水平同步脈沖(H-Sync pulse) 的遮沒期間(blanking interval)進行。
當第一顯示控制器104在一低階狀態(low state)，所述的時脈產 生器206，影像時序和該第一顯示控制器104所包含的所述的緩存器 (register)會被該處理器102重新初始化(re-initialized)，且同時該 處理器102也會同步地將所述的時脈產生器206與208重新初始化。 根據本發明的另一實施例，所述的時脈產生器206,影像時序和該第一 顯示控制器104所包含的所述的緩存器(register)會由一第三端子214所輸入的中斷(interrupt)而重新初始化，該第三端子214可在一預定 掃描線開始時執行中斷，且該第二顯示控制器106被可程序化以根據 中斷的種類執行多個功能，該中斷的種類是通過一第四端子216指示 該處理器102。而據本發明的再一實施例，該第二顯示控制器106是通 過多個端子指示該中斷的種類。在該第一顯示控制器104重新初始化 后，該第二顯示控制器106就會執行該控制權的切換。
在步驟510，該顯示裝置108的控制權被切換到該第一顯示控制 器104，接著該第一顯示控制器104就根據該處理器102寫入該畫面緩 沖器202的顯示畫面，而驅動該顯示裝置108刷新顯示畫面，接下來， 掃描線、該第一顯示控制器104所包含的所述的緩存器(register)與 所述的時脈產生器206就可產生影像的輸出。
圖6為將該第二顯示控制器106由閑置模式(inactive mode)啟動 的方法流程圖。在步驟602，該第二顯示控制器106保持在一閑置模式
Gnactivemode);步驟604，則會偵測該處理器102是否自 一輸入裝 置接收一輸入訊號，例如一鍵盤、 一觸控板、 一無線觸發事件(event)、 一光標控制板或一鼠標；若該處理器102沒有自一輸入裝置接收一輸 入訊號(No)，則回到步驟602，即該第二顯示控制器106保持在一 閑置模式(inactive mode);而若該處理器102自一輸入裝置接收一輸 入訊號(Yes)，則進入步驟606， 一第五端子會被該處理器102設定 為一高階狀態(high state)并將該第二顯示控制器106由閑置模式
(inactive mode)轉成啟動模式(active mode); 當第五端子設定在一 高階狀態(high state)且該第二顯示控制器106處于啟動模式(active mode)，第二顯示控制器106就會將顯示計時終止緩存器(display timeout register)重置，該顯示計時終止緩存器儲存該第二顯示控制器 106可刷新一顯示畫面的時間值，而在該時間值過后，該第二顯示控制 器106會切換成閑置模式(inactive mode);而根據本發明的另一實施 方式，當該處理器102自一輸入裝置接收一輸入訊號，該處理器102 內建的軟件即會將驅使該第二顯示控制器106從閑置模式(inactivemode)啟動。
步驟608，則會偵測該處理器102是否將一新的顯示畫面更新該 畫面緩沖器202;若無(No)，則進入步驟614，該第二顯示控制器 106僅根據該畫面緩沖器204所儲存的顯示畫面開始進行更新該顯示裝 置108;若有，則該第二顯示控制器106以重置空白顯示緩存器(display blanking register)的方式驅動該顯示裝置108顯示空白畫面。該空白顯 示緩存器(display blanking register)可控制該顯示裝置108的運作， 在該空白顯示緩存器動作的情況下，該第二顯示控制器106會驅使該 顯示裝置108顯示空白畫面，而重置該空白顯示緩存器則可使該顯示 裝置108恢復正常的運作。故若步驟608的結果為是(Yes)則進入步 驟610，該第三端子214會執行一中斷而使該第二顯示控制器106執行 一顯示循環(display load cycle)，而后進入步驟612，該第二顯示控 制器106執行一顯示循環(display load cycle);接著在步驟614該第 二顯示控制器106獨立地驅動該顯示裝置108顯示畫面。針對本方法 驅動顯示裝置108以及系統中元件狀態與時間的關系，將于以下圖7 到9做更詳細的說明。
圖7為本發明的一實施例中，該顯示裝置108的控制權由該第一 顯示控制器104切換至第二顯示控制器106對應于時間變化的關系圖， 該圖顯示在一垂直遮沒期間(vertical blanking interval)該顯示裝置108 的控制權的切換，此圖也進一步顯示此顯示系統200中不同元件，包 括第一顯示控制器104、第二顯示控制器106、畫面緩沖器204、時脈 產生器206、第一端子210及第二端子212的狀態(state)與時間的關 系，其中該提供至少一種類型掃描線中斷的步驟，其特征在于進一 步包括一禁能(disabling)該第一顯示控制器104的步驟，且該禁能步 驟是基于所述的掃描線中斷的種類；在圖7中，X軸表示時間的變化， Y軸則是各元件的狀態。
圖8為本發明的一實施例中，該顯示裝置108的控制權由第二顯示控制器106切換至第一顯示控制器104對應于時間變化的關系圖，
該圖顯示在一垂直遮沒期間(vertical blanking interval)該顯示裝置108 的控制權的切換，此圖也進一步顯示此顯示系統200中不同元件，包 括第一顯示控制器104、第二顯示控制器106、時脈產生器206、第一 端子210、第二端子212及第三端子214的狀態(state)與時間的關系， 其中該提供至少一種類型掃描線中斷的步驟，其特征在于進一步包 括一通知(alerting)該處理器102進行同步地再觸發該第一顯示控制 器104的至少一個影像時序與該第一顯示控制器104的至少一個影像 時序(video timing)的步驟，且該再觸發步驟是基于所述的掃描線中 斷的種類而執行；在圖8中，X軸表示時間的變化，Y軸則是各元件的 狀態。
圖9顯示本發明的一實施例中將第二顯示控制器106由閑置模式 (inactive mode)起始(activating)與時間的關系，此圖也進一步顯示 此顯示系統200中不同元件，包括第一顯示控制器104、第二顯示控制 器106、畫面緩沖器202、畫面緩沖器204、第三端子214及第五端子 218的狀態(state)與時間的關系；在圖9中，X軸表示時間的變化， Y軸則是各元件的狀態。
舉例來說，顯示控制器可由一可程序化的邏輯控制器(ASIC)或 一可攜裝置加以實現。
為了加以解釋，在此將對本發明的實現(第二顯示控制器106) 做一詳細的說明，包括硬件，如處理器、集成電路、端子及緩存器的 設定。以下的設定將可讓本領域技術人員實現本發明的技術。
第二顯示控制器106的緩存器設定 緩存器種類 索引碼默認值
第二顯示控制器106的識別與校對 0 DC01H
第二顯示控制器106的顯示模式 1 0012H水平分辨率(Horizontal Resolution)20458H(1200 Decimal)
水平總數目(Horizontal Total)304E8H(1256 Decimal)
水平同步(Horizontal Sync)41808H(24， 8 Decimal)
垂直分辨率(Vertical Resolution)0340H(900 Decimal)
垂直總數目(Vertical Total)60390H(912 Decimal)
水平同步(Vertical Sync )70403H(4，3 Decimal)
顯示計時停止(Display Timeout)8FFFFH
掃描中斷(Scanline Interrupt)9OOO0H
背光亮度(Backlight Brightness)10XXXFH預留(Reserved)11-.127
第二顯示控制器106的使用者輸入輸出(I/O)端子定義
第二顯示控制器106的特殊應用電路(ASIC)輸出端子-1M (512Kx 16)
同步動態隨機存取內存(SDRAM)的組態 Geode顯示接口端子
Geode畫素時脈(Pixel Clock)
Geode紅色資料(RedData)
Geode綠色資料(Green Data)
Geode藍色資料(Blue Data)
Geode垂直同步(VSync)
Geode水平同步(HSync)
Geode FP—LDE 512Kxl6 SDRAM的接口端子
FBRAM Data
FBRAM Address FB Column Addr Strobe
GFDOTCLK
GFRDAT0-5
GFGDATO-6
GFBDATO-5
GFVSYNC
GFHSYNC
GFP LDE
FBD0-15
FBDA0-10 FBCAS/FB Row Addr Strobe
FB Data Masks
FBRAM Chip Select
FBRAM Write Enable
FBRAM Clock
FBRAM Clock Enable Crystal for secondary display controller 106 Self-Refresh
Display XTAL In
Display XTAL Out 系統接口端子(System Interface Pins )
系統重置(System Reset)
EC Power On Request
第二顯示控制器106中斷輸出(Interrupt Output)
第二顯示控制器106顯示加載命令要求(Load Command Request)
第二顯示控制器106狀態端子 (Status Pins) 第二顯示控制器106隱沒狀態(Blanking Status) secondary display controller 106 Register I/O SMB Clock
secondary display controller 106 Register I/O SMB Data DETTL / Panel Interface Pins Panel Pixel Data 0 Panel Pixel Data 1 Panel Pixel Data 2 Source Dot Clock Data Interface Polarity Control Graphics Output Enable ( Gate driver enable )
FBRAS/
FB畫O-l
FBCS/
FBWE/
FBCLK
FBCLKE
DCONXI DCONXO
RESET ECPWRRQST
DCONIRQ/
DCONLOAD
DCONSTAT
DCONBLNK
DCONSMBCLK
DCONSMBDATA
DOOO隱DOOl
DO10-DO11
DO20-DO21
SCLK
REV 1-2
GOELCD Backlight Enable
Display Backlight Control ( PWM )
Driver Polarity Signal 1
LCD VDD Enable
Burn-In / Test Mode
Color / Monochrome Panel Bias Select
INV
CPV
STV
FSTH
BSTH
TP
BACKLIGHT
DBC
POL1
VDDEN
AGMODE
COLMODE
Total User I/Os
ECPWRRQST啟動的最小循環時間約小于100 nS 。
上述本發明所提出的實施例針對一顯示系統，其包含顯示裝置、 處理器、第一顯示控制器、第二顯示控制器、畫面緩沖器及第一顯示 控制器與第二顯示控制器所包含的時脈產生器；此外，第二顯示控制
器設有多個端子。
上述本發明所提出的實施例提出一方法達成無失真影像輸出的顯 示，畫面會在該第一顯示控制器與第二顯示控制器之間調變之后由該 顯示裝置所輸出，此調變是緊跟著垂直同步脈沖的后緣進行，也就是 垂直遮沒期間之間進行以確保無失真的輸出。
第二顯示控制器可單獨的刷新該顯示裝置，而不需要依靠第一顯 示控制器或處理器，因此該顯示器不需要處理器做連續性的運算。第一及第二顯示控制器以及該顯示裝置在一延長的閑置下可被關 閉，因此本系統可節省大量的能源。
上述本發明所提出的實施例提出不需要昂貴且復雜的硬件而更適 用于價格導向或能源消耗導向的各種應用。
以上所述，僅為本發明最佳之一的具體實施例的詳細說明與圖式， 本發明的特征并不局限于此，并非用以限制本發明，本發明的所有范 圍應以權利要求書的范圍為準，凡合于本發明權利要求書的精神與其 類似變化的實施例，皆應包含于本發明的范疇中，本領域技術人員在 本發明的領域內，可輕易思及的變化或修飾皆可涵蓋在權利要求書的 范圍內。
權利要求
1. 一種具有雙顯示控制器的顯示系統的驅動方法，其中該顯示系統包括一顯示裝置、一處理器、一第一顯示控制器及一第二顯示控制器，且該第二顯示控制器于低功率操作下為最佳化，其特征在于，該驅動方法包括該第一顯示控制器自該處理器接收一顯示資料；切換該顯示裝置的控制權于該第一顯示控制器及該第二顯示控制器之間，且該切換是緊接著在垂直同步脈沖的后緣執行；以及該第二顯示控制器刷新該顯示裝置，而不需依賴該第一顯示控制器及該處理器。
2. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方 法，其中在該切換該顯示裝置的控制權的步驟，其特征在于包括一 當沒有一新的顯示畫面被寫入該第一顯示控制器的一畫面緩沖器，則 將該第二顯示控制器的一第一端子設定為一低階狀態的步驟。
3. 如權利要求2所述的具有雙顯示控制器的顯示系統的驅動方 法，其中在將該第二顯示控制器的該第一端子設定為一低階狀態的步 驟，其特征在于包括一執行一顯示循環的步驟，且該執行一顯示循 環的步驟包括將一顯示畫面寫入該第二顯示控制器的一畫面緩沖器的 步驟，該寫入步驟是接著垂直同步脈沖的后緣進行。
4. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該切換該顯示裝置的控制權的步驟，其特征在于包括一當 至少一新的顯示畫面被寫入該第一顯示控制器的一畫面緩沖器，則將 該第二顯示控制器的一第一端子設定為一中間型的高階狀態的步驟， 其中該中間型的高階狀態為一中間型高耗能寫入狀態。
5. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方法，其中該切換該顯示裝置的控制權的步驟，其特征在于包括一將 該第一顯示控制器的至少一個影像時序與該第二顯示控制器的至少一 個影像時序之間的調變步驟。
6. 如權利要求5所述的具有雙顯示控制器的顯示系統的驅動方 法，其特征在于其中該調變步驟，包括一同時將該第一顯示控制器 與該第二顯示控制器的至少一個影像時序再觸發的步驟，且所述的影 像時序是在一遮沒期間同時被再觸發。
7. 如權利要求5所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該切換該顯示裝置的控制權的步驟，其特征在于進一步包括一將該第二顯示控制器的畫面緩存器由寫入模式切換到讀取模式的 步驟。
8. 如權利要求5所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該切換該顯示裝置的控制權的步驟，其特征在于進一步包 括一將該第二顯示控制器的影像時序連接到該處理器的步驟，該步驟 包括設定該第二顯示控制器的一第二端子為一低階狀態在一垂直同步 脈沖之前的一預定時間點；以及設定該第二端子為一高階狀態在一遮沒期間，其中該遮沒期間為 一垂直同步脈沖的后緣與一新開始的掃描線之間的時間區段。
9. 如權利要求5所述的具有雙顯示控制器的顯示系統的驅動方法，其中該切換該顯示裝置的控制權的步驟，其特征在于進一步包 括一提供至少一種類型掃描線中斷的步驟，其中每一類型的掃描線中 斷設有一對應于預定掃描線的時序，而每一類型的掃描線中斷由該第 二顯示控制器的一第三端子所提供，且所述的掃描線中斷的種類則由 該第二顯示控制器的至少一第四端子所指示。
10. 如權利要求9所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該提供至少一種類型掃描線中斷的步驟，其特征在于進一 步包括一禁能該第一顯示控制器的步驟，且該禁能步驟是基于所述的 掃描線中斷的種類。
11. 如權利要求9所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該提供至少一種類型掃描線中斷的步驟，其特征在于進一 步包括一通知該處理器進行同步地再觸發該第一顯示控制器的至少一 個影像時序與該第一顯示控制器的至少一個影像時序的步驟，且該再 觸發步驟是基于所述的掃描線中斷的種類而執行。
12. 如權利要求5所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該切換該顯示裝置的控制權的步驟，其特征在于進一步包 括一驅動該第二顯示控制器至一閑置模式的步驟，且該步驟是根據該 第二顯示控制器的至少一緩存器的值而執行。
13. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該刷新顯示裝置的步驟，其特征在于進一步包括一啟動該 處于閑置模式的第二顯示控制器的步驟，且該第二顯示控制器會在該 處理器接收到一由至少一個輸入裝置所輸入的輸入訊號的情況下被該 處理器啟動。
14. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該刷新顯示裝置的步驟其特征在于，進一步包括以下步驟將該第二顯示控制器的一第五端子由一低階狀態調整為一高階狀 態，當該處理器接收到一由至少一個輸入裝置所輸入的輸入訊號的情 況下；以及啟動該處于閑置模式的第二顯示控制器。
15. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方法，其中該刷新顯示裝置的步驟，其特征在于包括命令該第一顯示 控制器啟動至少一影像輸出，當至少一新的顯示畫面被寫入該第一顯 示控制器的畫面緩沖器。
16. 如權利要求1所述的具有雙顯示控制器的顯示系統的驅動方 法，其中該刷新顯示裝置的步驟，其特征在于包括由該第一顯示控 制器獨立地驅動該顯示裝置，當沒有新的顯示畫面被寫入該第一顯示 控制器的畫面緩沖器。
17. —種具有雙顯示控制器的顯示系統，其特征在于，包括-一處理器；一第一顯示控制器，其與該處理器電性連接且接收該處理器所輸 出的訊號；以及一第二顯示控制器，其與該處理器電性連接，且與該第一顯示控 制器切換該顯示裝置的控制權，且緊跟在一垂直同步脈沖的后緣。
18. 如權利要求17所述的具有雙顯示控制器的顯示系統，其特征 在于其中該第一顯示控制器與該第二顯示控制器分別包含至少一個 影像時脈，且所述的影像時脈會在該顯示裝置的控制權切換時同步被 初始化。
19. 如權利要求17所述的具有雙顯示控制器的顯示系統，其特征 在于，該第二顯示控制器包括一第一端子，其用以控制該顯示裝置的輸入端，且依據至少一個 新的顯示畫面被寫入該第一顯示控制器的一畫面緩沖器，進行設定該 第一端子的狀態；一第二端子，其用以控制該第二顯示控制器的顯示畫面時序； 一第三端子，其用以提供至少一種掃描線中斷的種類；以及 一第四端子，其用以指示該第二顯示控制器所提供的掃描線中斷 的類型。
20. 如權利要求19所述的具有雙顯示控制器的顯示系統，其特征在于該第二顯示控制器進一步包括一第五端子，其用以將該第二顯 示控制器由閑置模式轉成啟動模式，當該處理器自至少一輸入裝置接 收至少一輸入訊號。
21. 如權利要求17所述的具有雙顯示控制器的顯示系統，其特征在于該第二顯示控制器包括一畫面緩沖器，該畫面緩沖器會在該第 二顯示控制器的第一端子被設定在一低階狀態的情況下，由寫入模式 切換到讀取模式。
22. 如權利要求17所述的具有雙顯示控制器的顯示系統，其特征在于該第二顯示控制器包括至少一個緩存器，所述的緩存器與該第 一顯示控制器的至少一個緩存器會在該顯示裝置的控制權由該第一顯 示控制器切換到該第二顯示控制器的情況下，同步被初始化。
23. —種具有雙顯示控制器的顯示系統，其特征在于該顯示系 統包括一顯示裝置、 一第一顯示控制器、 一第二顯示控制器及一處理 器，且該第二顯示控制器在低功率操作時為最佳化，該系統包括一手段，其用以將該第一顯示控制器的顯示數據傳輸到該第二顯 示控制器；一手段，其用以將該顯示裝置的控制權于該第一顯示控制器與該 第二顯示控制器之間切換，且該切換動作緊跟在一垂直同步脈沖的后緣；以及一手段，其用以刷新該顯示裝置，且該顯示裝置由該第二顯示控 制器所驅動而不需依賴該第一顯示控制器及該處理器。
24. —種具有雙顯示控制器的顯示系統的驅動方法，其包括一機 器可讀儲存媒體，其包括至少一機器可執行的指令程序，以控制一顯 示系統的一處理器，其中該顯示系統包括一顯示裝置、 一第一顯示控制器、 一第二顯示控制器以及一處理器，其特征在于，該方法包括接收顯示資料，其中該顯示資料由該第一顯示控制器接收自該處 理器；切換該顯示裝置的控制權于該第一顯示控制器及該第二顯示控制器之間，且該切換是緊接著在垂直同步脈沖的后緣執行；以及刷新該顯示裝置，其中該顯示裝置由該第二顯示控制器所驅動， 而不需依賴該第一顯示控制器及該處理器。
全文摘要
本發明涉及一種具有雙顯示控制器的顯示系統及其驅動方法。該顯示系統包括一處理器、一第一顯示控制器、一第二顯示控制器及一顯示裝置。該第一顯示控制器接收來自該處理器的顯示資料，當處理器送出新的顯示畫面給該第一顯示控制器，則該第一顯示控制器會負責驅動該顯示裝置刷新畫面。當處理器持續送出相同的顯示畫面給該第一顯示控制器，則該顯示裝置的控制權就會被切換到一在低耗能下達到最佳化的第二顯示控制器；該控制權的切換動作會緊接垂直同步脈沖而執行。
文檔編號G06F3/038GK101535930SQ200780000458
公開日2009年9月16日 申請日期2007年3月22日 優先權日2006年3月23日
發明者馬克·J·弗斯特 申請人:一兒童一筆電組織有限公司