一種高性能智能化基于m模塊的vxi總線測試模塊的制作方法

專利名稱：：一種高性能智能化基于m模塊的vxi總線測試模塊的制作方法
技術領域：
：本實用新型涉及基于M模塊和VXI接口板的VXI總線測試模塊，確切地說是涉及一種基于M模塊和智能VXI接口板、具有高性能智能化的VXI總線測試模塊。
背景技術：
：基于M模塊和VXI接口板或稱載板的VXI總線測試模塊，源于國外VXI技術公司，并得以廣泛應用，如美國VXITECH公司，德國BUSTECH公司和德國MEN公司均有類似產品。由于這些產品的M模塊都采用相同的電氣接口協議和機械結構規范(即M-ModuleSpecification),因此這些產品都存在三個突出的問題其一是M模塊電氣接口最多只能支持16bit10MHZ，致使M模塊與VXI接口板的數據傳輸速度低；其二是M模塊結構尺寸偏小，其上集成的元器件密度低，直接導致M模塊測試功能少、性能低；其三是VXI接口板的智能處理速度低、存儲量小，從而導致VXI模塊的數據處理能力弱。存在這三個問題的M模塊，限制了VXI總線測試模塊的功能和性能的進一步提升，已遠遠不能滿足現代先進技術對VXI總線測試模塊高性能及多功能的需求。
發明內容本實用新型的發明目的在于針對目前VXI總線測試模塊存在的上述缺點，為用戶提供一種基于M模塊結構、電氣接口可達32bitl00MHz、結構尺寸較大可放置更多或更大元器件、適于各種測試設備要求的高性能智能化的基于M模塊的VXI總線測試模塊。本實用新型的發明目的是通過實施下述技術方案實現的-一種高性能智能化基于M模塊的VXI總線測試模塊，只少包括有一塊VXI總線載板模塊和與該載板模塊接駁的M模塊，其特征在于在VXI總線載板模塊上嵌入有32Bitl00MHzPowerPC和嵌入式VxWorks操作系統，每塊VXI總線載板模塊都有一個VXI總線控制接口和兩個EBC總線控制接口，每根EBC總線通過其左右一對針-孔連接器，分別與對應的VXI總線載板模塊的一個EBC總線控制接口及一塊M模塊連接，而VXI總線載板模塊則通過其VXI總線控制接口上的傳輸線與VXIBus連接。所述高性能智能化VXI總線測試模塊，具有兩塊嵌入有32Bitl00MHzPowerPC和嵌入式VxWorks操作系統的VXI載板模塊，它們的四個EBC總線控制接口，通過各自接口上的針-孔連接器接駁有四個功能不同的M模塊。所述四個功能不同的M模塊，分別為A/D轉換M模塊，任意信號發生器M模塊，可測試電壓、電流、電阻的數字多用表M模塊，以及擴充預留功能M模塊。所述VXI載板模塊的EBC總線控制接口及M模塊的輸入接口，為與5X22針-孔連接器適配的總線控制接口，與該總線控制接口連接的EBC總線針-孔連接器為5X22針-孔連接器。這些M模塊，可由開發人員依據規范將其設計制作成各種電路板，開發相應的驅動軟件和應用軟件，使該VXI總線模塊實現各種測試功能。所述的A/D轉換M模塊，包括有模擬電路、數字電路、電源電路；其作用是提供模擬/數字變換，主要用于通信裝備測試時所需的任意頻率模擬信號的采集和存儲。所述的任意信號發生器M模塊，包括有邏輯控電路、D/A轉換電路、模擬輸出電路、電源電路；其作用是提供任意信號激勵，主要用于各種通信裝備測試時所需要的任意信號的激勵。所述的數字多用表M模塊，包括有直流電壓調理電路、交流電壓調理路、電流信號調理電路、電阻信號調理電路、ABC采集電路、電源電路；其作用是用于電壓池流/電阻/開關的測試。本實用新型的優點在于由于在VXI載板模塊上嵌入有32Bit100MHzPowerPC,可以在每個時鐘傳出多個指令，同時操作多個獨立運算單元，既便其內頻較低但是其效率卻較IntelCPU為高;對于空間有限的嵌入式系統來說，PowerPC的低發熱量特點，保障了VXI總線測試模塊工作系統的穩定和有較長的工作壽命；本實用新型所用M模塊電路，雖然與現有產品測試電路基本相同，但是在電路板大小、結構、程控接口和電源功耗等方面都作了較大的改進。這樣，它既可以繼承現有各種成熟的測試電路、又可以方便地實現VXI總線的程控，具有功能靈活、結構小型、易于嵌入到VXI總線模塊或者其它測試模塊中的突出優點。本實用高性能智能化VXI總線測試模塊的應用特點表現在-在VXI總線技術方面，智能化VXI總線測試模塊，充分利用了最新發展的電子技術及其規范，同時又保持了與VXI總線標準的兼容，成為合成儀器技術在VXI總線測試模塊上的具體應用；在產品研發方面，智能化VXI總線測試模塊，具有功能綜合化、觀IJ試智能化、技術模塊化優勢；在測試需求方面，智能化VXI總線測試模塊，其功能可以由用戶動態配置；在使用管理方面，智能化VXI總線測試模塊，采用幵放標準規范，具有更長的產品壽命周期，原始供應商、用戶和第三方開發商，都可以在這種智能化VXI模塊上實現軟件和硬件的增值、開發和應用。圖1為高性能智能化基于M模塊的VXI總線測試模塊結構示意圖圖2為EBC總線時序圖圖3為A/D轉換M模塊結構原理圖圖4為信號輸入耦合及衰減選擇電路原理圖圖5為A/D轉換芯片電路原理圖圖6為40MHZ時鐘驅動輸出電路圖圖7為任意信號發生器M模塊的原理框圖圖8為AD9762的配置電路圖圖9為I-V轉換電路圖IO為數字多用表M模塊模擬電路原理圖圖11為直流電壓調理電路原理圖圖12為交流電壓調理電路原理圖圖13為電流調理原理圖圖14為電阻測量調理原理圖圖15為ADS1251的內部結構圖圖16為配置成雙極性輸入的ADS1251前端電路原理圖實施例高性能智能化基于M模塊的VXI總線測試模塊髙性能智能化基于M模塊的VXI總線測試模塊，包括有兩塊分別具有一個VXI總線控制接口和兩個EBC總線控制接口的VXI總線載板模塊，在VXI總線載板模塊上嵌入有32BitlOOMHzPowerPC和嵌入式操作系統VxWorks，兩塊VXI總線載板模塊，通過各自VXI總線控制接口上的傳輸線與VXIBus總線連接；兩塊VXI總線載板模塊上的EBC總線控制接口，通過各自的5X22針-孔連接器與對應的EBC總線連接，而每根對應的EBC總線又通過各自的5X22針-孔連接器與對應的M模塊連接；所述對應的M模塊有A/D轉換M模塊、用于通信設備測試時所需任意信號激勵的任意信號發生器M模塊、用于電壓、電流、電阻測試的數字多用表M模塊、以及擴充預留功能的M模塊。圖1為該總線測試模塊的結構示意圖。EBC總線接口EBC總線可以很容易的和大多數的RAM和FLASH以及各種外設直接的連接，而不需要任何外部邏輯電路，最大化的減少系統的成本和PCB面積。圖2是EBC總線時序圖。(一)A/D轉換M模塊，提供四路模擬-數字轉換，主要用于通信設備測試時數據采集，圖3為其結構原理圖，其電路的構成有1)模擬電路設計主要是從信號輸入到A/D轉換芯片前端。A/D轉換M模塊的四個通道的模擬前端電路設計完全相同。被測信號送入A/D轉換器之前，需經過信號調理，包括信號輸入耦合、放大/衰減、電平轉換。對信號的耦合方式及衰減、放大通過繼電器進行切換。圖4給出了信號輸入耦合及衰減選擇電路原理圖。各通道輸入信號分別通過一個SMB連接器進入該部分電路板，首先進行輸入信號/接地選擇，繼電器K1吸合時接輸入信號，Kl斷開時接地。繼電器K2用于AC/DC耦合選擇，K2吸合時為AC耦合，斷開時為DC耦合。繼電器K3選擇輸入信號是否是經過10倍的衰減，當K3吸合時為直通方式，斷開時為衰減10倍，2.5V、5V和10V檔需要進行10倍衰減，IV及以下量程檔選擇直通。電容C231、C234、C235的作用是作為衰減器的交流補償，使輸入信號幅度在整個帶寬內基本不隨頻率變化。繼電器K3輸出的信號經過運放OPA656進行設計輸出，進入下一級放大選擇電路。放大電路輸出一1V+1V的信號進入電平轉換電路，以滿足ADC芯片的輸入電平要求。電平轉換使用差分放大器芯片AD8139完成。A/D轉換芯片選用AD公司的高速、高性能14bit的模數轉換芯片AD9244。AD9244雖然提供了內部參考電壓，但指標不高，為保證整機精度，采用外部參考源ADR420，它提供2.048V的參考電壓。圖5給出了AD9244及外圍電路原理圖。2)數字電路設計VXI智能總線測試模塊的三個M模塊(A/D轉換M模塊、任意信號發生器M模塊、數字多用表M模塊)的EBC總線控制接口設計完全相同，都是通過M模塊的針-孔連接器將EBC總線信號送入FPGA，在FPGA內部完成對EBC總線信號的譯碼。由于采用了FPGA芯片替代了傳統的分離數字器件，所以三個M模塊的數字電路都得到了很大程度的簡化，大部份控制通過在FPGA內部編程來完成。FPGA的編程需要通過制定的軟件協議來實現。A/D轉換M模塊提供四路模擬-數字變換，由于四個通道是同步并行采集，所以加到四個通道ADC上的時鐘必須同相位。在電路上，通過FPGA的一個I/O口輸出40MHz時鐘信號到時鐘驅動芯片CY2035，然后通過CY2035輸出四路同相位時鐘信號給四個通道的ADC，CY2035的另外一路輸出反饋到FPGA的全局時鐘輸入管腳。在FPGA內部，將40MHZ的晶振輸出接到FPGA的一個全局時鐘輸入腳，作為DCM的輸入，CY2035的第五路輸出作為反饋輸入，通過DCM進行時鐘鎖定。同時通過DCM產生一個內部全局時鐘信號，相位與輸出時鐘信號相反，供FPGA內部邏輯使用。這樣，FPGA內部只使用一個全局時鐘信號，就可以實現同步設計。圖6給出了40MHz時鐘驅動輸出電路。四個通道采集的數據，分別使用一片存儲容量為1Mxl6bit的靜態SRAM(CY7C1061AV33—12ZC)進行存儲。CY7C1061AV33—12ZC最高工作頻率可達80MHz，滿足40MSPS的存儲速度。由于四個通道為并行采集，所以將四片存儲器的地址線共用，控制線與數據線分開。四個通道的輸入耦合及量程檔控制通過繼電器進行切換，而繼電器的控制是通過FPGA操作串并轉換芯片TPIC6C595來完成的。TPIC6C595有一個串行時鐘輸入端、一個串行數據輸入端及一個選通端。四個通道分別使用一片TPIC6C595，將四片TPIC6C595的串行時鐘輸入端、串行數據輸入端分別并接在一起，只占用FPGA的兩個I/O口，而四個選通端分別占用FPGA的一個I/O口。3)電源設計A/D轉換M模塊的四個模擬通道采用單獨的電源供電。各通道運放所需的一5V電源，由EBC總線提供的一12V電源通過四片LDO(型號為Tl公司的UCC284)調整產生。各通道運放所需的+5V電源，由￡8(2總線提供的+12V電源通過四片LDO(型號為Tl公司的TPS715A01)調整產生。各通道ADC芯片所需的+5V電源，由EBC總線提供的+12V電源通過四片LDO(型號為Tl公司的TPS715A01)調整產生。A/D轉換M模塊數字電路需要的電源有+5V、十3.3V、十2.5V、十1.2V。其中+5V電源直接使用EBC總線提供的+5V電源，為繼電器和5V數字器件供電。+3.3V電源，由EBC總線提供的+5V電源經過一片LDO(型號為LINEAR公司的LT1085CM)調整產生；+3.3V電源為FPGA的I/O口及SRAM和ADC的數字電路供電。十2.5V電源，由產生的+3.3V電源經過一片LDO(型號為MICREL公司的MIC5219)調整產生；+2.5V電源作為FPGA的輔助電源。十1.2V電源，由產生的+3.3V電源經過一片LDO(型號為LINEAR公司的LTC3026)調整產生；十1.2V電源作為FPGA的內核電源。4)軟件設計A/D轉換M模塊軟件功能包括模塊初始化設置、參數設置、采集控制、數據處理、波形顯示。初始化設置包括連接模塊、復位各項參數、初始化軟面板顯示等；參數設置包括設置各通道的采樣速率、采樣長度、量程檔、觸發方式等；采集控制包括啟動數據采集、查詢采集狀態，設置采集中斷、停止采集等；數據處理負責對讀取的數據進行計算，得到被測信號的平均值、有效值、峰一峰值等；波形顯示負責將采集到的數據以波形方式直觀的顯示到軟面板上。(二)任意信號發生器M模塊，產生四路任意激勵信號，提供50種通信裝備測試時所需的任意信號的激勵。該模塊的設計主要包括邏輯控制電路、D/A轉換電路、模擬輸出電路、電源、以及軟件的設計。任意信號發生器M模塊的原理框圖如圖7所示，虛框內為內部控制電路。其中1)邏輯控制電路設計任意信號發生器M模塊，使用一片FPGA芯片作為模塊的控制芯片，負責EBC總線的譯碼，以及控制各通道的D/A轉換、存儲器讀寫等。FPGA選用Xilinx公司的Sprayan-3系列FPGA，型號為XC3S400-5FG320C，具有400K門、8064個邏輯單元、288Kbits塊RAM、221個I/0管腳。EBC總線的所有信號線(包括保留的)加起來總共60根，所以最多需要占用FPGA芯片60個I/O管腳。任意信號發生器M模塊中4個通道的數據存儲器，使用4片型號為CY7C1061AV33、1MX16bit的靜態存儲器，一個通道使用一片。考慮到FPGA的I/O口資源，將FPGA輸出的12根數據線通過4片74ALVC164245分時復用送給4片存儲器，4片存儲器的數據線與4路DAC芯片的數據線分別并接，4片存儲器的地址線和控制線獨立。存儲器部分需要占用的I/O口數量為108根，4路DAC芯片需要4根時鐘線，D/A控制部分所需的I/O口數量為112根。DAC輸出幅度控制使用4片串行DAC芯片控制，共需要6個I/O口。各通道的D/A轉換時鐘分別由1片DDS芯片產生，DDS芯片選用AD9850，DDS控制部分需要13個I/O口。模擬輸出的濾波選擇以及放大選擇共需8個I/0口，外時鐘輸入、外觸發輸入、時鐘輸出、同步輸出各占用一個1/0口，系統指示燈需要一個1/0口，FPGA還需要一個本地時鐘。系統總共需要I/O口204個，選用的FPGA可提供I/O口221個，完全滿足設計要求。2)D/A轉換電路設計任意信號發生器M模塊中的D/A轉換芯片選用AD公司的AD9762，該芯片為電流型輸出的DAC，其滿量程輸出電流由參考電壓和一個外接電阻決定，滿量程輸出電流可以在2mA20Ma之間變化。DAC輸出的電流信號經I-V轉換電路后，變為電壓信號。用一片DAC芯片作AD9762的參考電壓調節，使輸出信號波形不會隨輸出信號大小而失真。參考電壓調節DAC芯片選用AD公司的AD5399,AD5399為12bit雙路串行D/A轉換芯片，一路作參考電壓調節，另一路作輸出信號偏置調節。圖8給出了AD9762的配置電路。3)模擬輸出電路設計AD9762輸出的電流信號需經過I-V轉換、低通濾波、放大電路調理。圖9給出了I-V轉換電路。任意信號發生器M模塊輸出正弦波信號，頻率最高為lOMHz，而D/A轉換器的數據速率最高為40MHz，即一個周期只有四個點。為更好的恢復波形，輸出波形須經過還原信號的濾波器。I-V轉換電路輸出的信號最大幅度為士1V，要達到士10V的輸出，必須經過放大電路放大。4)電源設計任意信號發生器M模塊其模擬電路對電源的要求±5V電源分別由一片LT1085和LT1033經士12V電源產生，+5V電源為DAC和運放供電，一5V電源為運放供電。士15V電源分別由一片LT1085和LT1033經士24V電源產生，為運放供電。任意信號發生器M模塊其數字電路對電源的要求-+5V電源直接為繼電器和5V數字電路供電。+3.3V電源由一片LT1085經+5V電源產生，給FPGA的VCCO、DAC的數字部分、SRAM供電。十1,2V電源由一片LT1085經+5V電源產生，給FPGA的VCQnt供電。+2.5￥電源由一片MIC5219經+5V電源產生，給FPGA的VCCAUT供電。5)軟件設計任意信號發生器M模塊軟件功能，包括模塊初始化設置、參數設置、輸出控制、波形數字處理。初始化設置包括連接模塊、復位各項參數、初始化軟面板顯示等；參數設置包括設置各通道的轉換速率、選擇輸出信號波形、設置輸出信號幅度、選擇觸發方式等；輸出控制包括啟動硬件輸出設定波形、停止輸出或按條件輸出等；波形數字處理負責將設定的波形通過計算，按一定的格式寫入到硬件緩沖區中，并將設定的波形直觀的顯示到軟面板上。(三)數字多用表M模塊數字多用表M模塊的模擬電路，主要包括直流電壓調理電路、交流電壓調理電路、電流調理電路、電阻調理電路及ADC采集電路設計。其電路原理圖如圖IO所示。其中1)直流電壓調理電路設計對電壓測量儀器而言，信號調理電路和模數轉換器直接決定著測量性能。模數轉換器只能測量一個小范圍的直流電壓，并且其輸入電阻一般相對較低,因此被測信號在進入模數轉換器之前，必須有一個稱為"前端"的部分對輸入信號進行調理。信號調理電路具有較高的輸入阻抗，可對小信號進行放大，對大信號進行衰減，以產生幅度適當的直流電壓。數字多用表M模塊直流電壓測量的輸入信號調理，主要包括放大和衰減。直流電壓調理電路如圖11所示。繼電器K9的作用是選擇直流電壓測量還是交流電壓測量，K9斷開為直流電壓測量，吸合為交流電壓測量。繼電器K7的作用是選擇測量0.1V和1V檔直流電壓信號還是測量電阻和直流電流調理電路輸出的O.IV和1V直流信號。模擬開關U44的作用是選擇電阻調理電路輸出的電壓信號，還是電流調理電路輸出的電壓信號到電壓調理電路。當直流電壓量程檔為0.1V和IV檔時，繼電器K5吸合，選擇直通，繼電器K7斷開，信號經過運放U49和電阻R3、R4組成的增益為3的放大器，分別變成0.3V和3V的電壓信號。繼電器K8、K10吸合，運放U43和電阻R86、R87及繼電器Kll組成了增益為1和10可選的放大電路，0.1V檔時Kll吸合增益為10，1V檔時K11斷開增益為1，放大電路輸出一3V+3V的直流電壓信號。繼電器K6斷開，選擇直流電壓信號輸出到ADC采集電路。當直流電壓量程檔為IOV、IOOV、300V檔時，繼電器K5斷開，輸入信號經過衰減電路。衰減電路有三個抽頭，衰減倍數分別為10/3、100/3、100倍。IOV、100V、300V檔電壓信號分別通過上面三個抽頭輸出，均變為一3V十3V信號。10V檔時繼電器K8斷開、K10吸合，100V檔時K8吸合、K10斷開，300V檔時繼電器K8、K10斷開。輸出的一3V+3V信號進入運放U43，繼電器K11斷開增益為1，繼電器K6斷開選擇直流電壓信號輸出到ADC采集電路。2)交流電壓調理電路設計對交流電壓的測量，可以通過交流前端電路將其變為相應的直流電壓，再送入A/D轉換器進行采集。交直流轉換器選用真有效值轉換器，真有效值轉換器輸出的直流電壓，線性的正比于被測各種波形交流信號的有效值，基本不受波形失真的影響。選用AD公司的AD637真有效值轉換芯片作為交直流轉換器。數字多用表M模塊交流電壓的輸入調理電路，也包括衰減與放大兩部分。交流電壓調理電路原理圖如圖12所示。測量交流電壓時，圖11中的繼電器K9吸合。圖12中電容C94用來隔離輸入信號中的直流分量，這樣采集到的信號僅是輸入信號的交流部分。運放U46和電阻R85、R89、R91、R112、R113以及繼電器K13、K14組成反相衰減電路。繼電器K12的作用是測量交流電壓0.1V和IV檔時斷開，測量交流電壓IOV、IOOV、300V檔以及交流電流時吸合。當交流電壓量程檔為O.IV、IV檔時，繼電器K12斷開，輸入信號經過由運放U45和電阻R92、R97組成的增益為3的放大電路，繼電器K16斷開，信號經過由運放U47和電阻R94、R98以及繼電器K15組成的增益為1和10可選的放大電路，0.1V檔時K15吸合，1V檔時K15斷開，輸出3V的交流信號進入U48及其外圍電阻組成的真有效值轉換電路，變成03V的直流信號輸出。當交流電壓量程檔為IOV、IOOV、300V檔時，繼電器K12吸合，輸入信號進入由運放U46和電阻R85、R89、R91、R112、R113以及繼電器K13、K14組成反相衰減電路，IOV檔時，繼電器K13、K14吸合，衰減倍數為10/3;IOOV檔時，繼電器K13吸合、K14斷開，衰減倍數為100/3;300V檔時，繼電器K13、K14斷開，衰減電路輸出3V交流信號，繼電器K16吸合，信號經過由運放U47和電阻R94、R98以及繼電器K15組成的增益為1和IO可選的放大電路，K15斷開增益為l，輸出3V的交流信號進入U48及其外圍電阻組成的真有效值轉換電路，變成03V的直流信號輸出。圖11中的繼電器K6吸合，真有效值轉換電路輸出的03V直流信號進入ADC采集電路。3)電流信號調理電路設計數字多用表M模塊的電流測量，通過分流電阻將電流信號轉換成電壓信號，然后再通過模擬開關接到電壓調理電路。分流電阻的大小按量程檔進行選擇，10mA、100mA量程檔分流電阻為5Q(兩個10Q電阻并聯)，1A、3A量程當分流電阻為O.IQ。對于大電流檔，應在輸入電路中串接保險絲。這里選用3A的自復式貼片保險絲，串接在1A/3A電流檔。電流調理原理圖如圖13所示。當量程檔選擇為10mA、100mA時，電阻R20/R21上的電壓范圍分別為050mV和0500mV，通過運放U12放大2倍，變成00.1V和01V，模擬開關U11選擇S2輸出。當量程檔選擇為1A和3A時，電阻R19上的電壓范圍分別為00.1V和00.3V，通過運放U9、模擬開關U10選擇放大1倍或10/3倍，變成00.1V和0IV，模擬開關Ul1選擇Sl輸出。模擬開關Ul1輸出的電壓信號進入電壓調理電路的0.1V檔和IV檔。4)電阻信號調理設計數字多用表M模塊的電阻測量，采用恒流源法進行測量，按不同的量程檔輸出不同的恒流源。IOOQ檔和1KH檔參考電流為lmA，IOKQ檔參考電流為100^A，100KQ為10pA，lMQ為liaA，10MQ為100nA。恒流源芯片選用TI公司的REF200雙路100uA恒流源芯片，通過簡單的外圍電路可以輸出各電阻量程檔需要的恒流源。電阻測量調理原理圖如圖14所示。5)ADC采集電路設計數字多用表M模塊的ADC采集電路，由ADC輸入信號電平轉換電路和ADC參考源電路組成。ADC器件采用Ai;結構的ADC，該類型的ADC具有動態范圍大、分辨率高、采樣速度快的特點。選用T1公司的ADS1251，它是一款高精度、寬動態范圍的24位AZ結構的模數轉換器，該芯片在很多高精度數據采集系統中已有成熟應用。ADS1251的內部結構如圖15所示。ADS1251的主要功能模塊是由四階Ai:調制器、數字濾波器、控制邏輯和一個串行接口構成。電壓、電流、電阻信號經過調理電路后，送入模數轉換器的信號全部為直流電壓信號，電壓范圍從一3V+3V。由于模數轉換器ADS1251的輸入電壓范圍為一VREF+VREF，且為差分輸入，每一端輸入信號應在0VDD之間。因此將ADS1251配置成雙極性輸入，其電路原理圖如圖16所示。圖中ADS1251需要一個2.5V參考電壓，選用AD公司的高精度、低噪聲、2.5V輸出的參考電壓芯片ADR421。電平轉換電路使用一片DAC芯片和加法器電路實現，DAC芯片選用AD公司的AD5399。一3V+3V電壓信號經過加法器電路后變為0.5V4.5V的直流電壓信號進入ADS1251。數字信號包括各種信號采集的切換及量程檔控制，ADC芯片的數字接口控制，由于采用了隔離設計，對這些信號的控制是通過控制繼電器和光耦來完成的，而對繼電器的控制也是通過串并轉換芯片TPIC6C595完成的。由于數字多用表不需要很大的數據緩沖區，選用的FPGA為Xilinx公司的Spartan-3系列FPGA，型號為XC3S200-4FT256C，具有200K門、4320個邏輯單元、216Kbits塊RAM、173個I/0管腳。利用FPGA自帶的塊RAM實現對采集數據的存儲，省去了存儲電路的設計。6)數字多用表M模塊的電源設計數字多用表M模塊需要的數字部分電源有+5V、十3.3V、+2.5V和+1.2V。其中+5V電源直接使用EBC總線提供的+5V電源，為繼電器以及5V數字器件供電。+3.3V電源由EBC總線提供的+5V電源經過一片LDO調整產生，型號為LINEAR公司的LT1085CM，+3.3V電源為FPGA的I/O口以及SRAM和ADC的數字部分供電。+2.5V電源由產生的+3.3V電源經過一片LDO調整產生，型號為MICREL公司的MIC5219，+2.5V電源作為FPGA的輔助電源。+1.2V電源由產生的+3.3V電源經過一片LDO調整產生，型號為LINEAR公司的LTC3026，+1.2V電源作為FPGA的內核電源。模擬部分的電源采用隔離設計，使用兩個DC-DC模塊，型號分別為PDL02-05S05和SUCW31212BP-G。PDL02-05S05產生的+5V電源為模擬開關以及光耦供電。SUCW31212BP-G產生土12V電源，±12V電源經過兩片TPS715A01分別產生+5V電源和+10V電源為ADC和運放及模擬開關供電，一12V電源經過一片UCC284產生一10V電源為運放和模擬開關供電。7)軟件設計數字多用表M模塊軟件功能包括模塊初始化設置、參數設置、校準控制、采集控制、數據處理。初始化設置包括連接模塊、復位各項參數、初始化軟面板顯示等；參數設置包括設置測量模式、量程檔、更新速率等；校準控制負責將校準參數寫入硬件EEPROM或從硬件EEPROM中讀取校準參數，包括增益系數、偏置系數、溫度系數等；數據處理負責將采集到的數據，通過一定的公式計算出被測信號的大小。本實用新型VXI智能總線測試模塊與現有技術總線測試模塊結構比較:<table>tableseeoriginaldocumentpage19</column></row><table><table>tableseeoriginaldocumentpage20</column></row><table>權利要求1、一種高性能智能化基于M模塊的VXI總線測試模塊，至少包括有一塊VXI總線載板模塊和與該載板模塊接駁的M模塊，其特征在于在VXI總線載板模塊上嵌入有32Bit100MHzPowerPC和嵌入式VxWorks操作系統，每塊VXI總線載板模塊都有一個VXI總線控制接口和兩個EBC總線控制接口，每根EBC總線通過其左右一對針-孔連接器，分別與對應的VXI總線載板模塊的一個EBC總線控制接口及一塊M模塊連接，而VXI總線載板模塊則通過其VXI總線控制接口上的傳輸線與VXIBus連接。2、按照權利要求1所述的高性能智能化VXI總線測試模塊，其特征在于該總線測試模塊具有兩塊嵌入有32Bitl00MHzPowerPC和嵌入式VxWorks操作系統的VXI載板模i央，它們的四個EBC總線控制接口，通過各自接口上的針-孔連接器接駁有四個功能不同的M模塊。3、按照權利要求2所述的高性能智能化VXI總線測試模塊，其特征在于所述兩塊VXI載板模塊通過各自針-孔連接器接駁的四個功能不同的M模塊，分別為A/D轉換M模塊，任意信號發生器M模塊，可測試電壓、電流、電阻的數字多用表M模塊，以及擴充預留功能M模塊。4、按照權利要求1或2或3所述的高性能智能化VXI總線測試模塊，其特征在于所述VXI載板模塊的EBC總線控制接口及M模塊的輸入接口，為與5X22針-孔連接器適配的總線控制接口，與該總線控制接口連接的EBC總線針-孔連接器為5X22針-孔連接器。專利摘要本實用新型公開一種高性能智能化基于M模塊的VXI總線測試模塊，它只少有一塊VXI總線載板模塊和與其接駁的M模塊，特征是在VXI總線載板模塊上嵌入有32Bit100MHzPowerPC和嵌入式VxWorks操作系統，每塊載板模塊有一個VXI總線控制接口和兩個EBC總線控制接口，每根EBC總線通過針-孔連接器，分別與對應的載板模塊的一個EBC總線控制接口及對應的一塊M模塊連接，載板模塊通過VXI總線控制接口的傳輸線與VXIBus連接。改進了電路板大小結構、程控接口，減少了電源功耗，繼承了成熟的測試電路、方便地實現VXI總線程控，具有功能靈活、結構小型、易于嵌入VXI總線模塊或者其它測試模塊的突出優點。文檔編號G06F13/40GK201152972SQ20072008254公開日2008年11月19日申請日期2007年12月18日優先權日2007年12月18日發明者峰高,齊永龍申請人:成都縱橫測控技術有限公司