專利名稱：一種基于soc設計的雷達信號基帶處理芯片的制作方法
技術領域：
本實用新型涉及一種雷達信號基帶處理芯片，具體地說，是涉及一種基于soc設計的雷達信號基帶處理芯片。
背景技術：
在雷達信號處理領域中， 一般采用FPGA+CPU方式來完成基帶信號處理， 或者是采用單芯片組+CPU方式來完成。但是無論哪種方式都存在著多方面的缺 陷，如下1. FPGA+CPU:運算速度慢、通用性差、硬件體積大、成本高、維護困難；2. 單芯片組+CPU:運算速度慢、硬件體積大、成本高以及可供選擇的芯 片組少，難以滿足需要。而雷達信號處理部件的發展趨勢是朝小型化、低功耗、通用化方向發展， 集成電路設計思路、加工工藝的迅猛發展為這種趨勢提供了可能。 實用新型內容本實用新型所解決的問題是提供一種基于soc設計的雷達信號處理芯片，將雷達信號基帶處理所需的功能模塊盡可能多地集于一體，實現大量數據的高 速處理，降低系統功耗，同時提高芯片的通用性。為了實現上述目的，本實用新型提供了一種基于soc設計的雷達信號處理芯片，包括時鐘模塊、模式選擇模塊、參數控制模塊、CPU處理模塊，其特征在于，基于soc設計的雷達信號基帶處理芯片還設有一個協處理器，時鐘模塊分別與模式選擇模塊、CPU處理模塊、協處理器通過單向總線相連，參數控制 模塊分別與模式選擇模塊、CPU處理模塊、協處理器通過單向總線相連，協處理器與CPU處理模塊之間通過交互總線連接。所述協處理器內除設有時鐘模塊、模式選擇模塊、參數控制模塊外，還設 有數據處理模塊和輸出控制端，數據處理模塊分為脈沖處理模塊、濾波處理模 塊、求模和取對數模塊，脈沖處理模塊分別與濾波處理模塊、模式選擇模塊、 參數控制模塊、求模和取對數模塊、輸出控制端通過單向總線連接，濾波處理 模塊還與求模和取對數模塊、參數控制模塊、輸出控制端之間通過單向總線連 接，求模和取對數模塊另與時鐘模塊、輸出控制端通過單向總線連接，時鐘模 塊另與模式選擇模塊相連，參數控制模塊另與模式選擇模塊相連。所述協處理器內至少設有三個數據處理模塊；所述總線包括時鐘總線和控制總線；所述CPU處理模塊上設有一個二次開發接口 。本實用新型的核心思想是將雷達信號基帶處理所需要的功能模塊最大限 度的集成到一個芯片中，同時提高芯片的通用性。雷達信號基帶處理的脈沖處 理模塊、濾波處理模塊、求模和取對數模塊均使用硬件實現，數據結果分析用 CPU處理模塊來完成。在處理方式上，為了使芯片具有很好的通用性，芯片處 理方式分為以下兩種運算模式 一，獨立模式可以用單獨或組合方式完成參 數設置與傳輸、脈沖壓縮處理、濾波運算、求模和取對數功能；二， CPU模式 利用CPU處理模塊完成數據結果處理分析、用戶二次開發，可以根據不同的用 戶需要進行第二次開發。在功能上，脈沖處理模塊完成寬窄脈沖、捷變、直傳、 用戶自定義點數運算；濾波處理模塊可以完成MTI (動目標顯示)、MTD (動目 標檢測)、PD (脈沖多普勒)等主要功能；求模和取對數模塊以脈沖處理模塊 和濾波處理模塊的結果為基礎，對其進行求模或者取對數，用戶可以選擇使用直接結果或者是求模和取對數運算結果；二次開發接口為用戶提供了一個二次 開發平臺，用戶可以通過CPU處理模塊完成二次開發功能。本實用新型中，協處理器內可根據雷達信號基帶處理的需要設置不同的處 理模塊或模塊組合，模塊數量也可根據需要決定，使得本實用新型具有很高的 適用性和通用性；由于各個模塊都集成到一塊芯片中，因此各模塊間具有很高 的通訊速度、較快的數據處理速度以及較小的功耗。本實用新型克服了雷達信號基帶處理現有技術存在的大部分問題，開創性 地使用SOC設計思想來完成雷達信號基帶處理，使得整個系統的數據處理能 力大大提高，同時又滿足了小型化、低功耗、通用化設計要求。本實用新型主 要應用于雷達信號基帶處理。通過
以下結合附圖具體實施方式
對本實用新型進行詳細描述后，本實用 新型的其他特點、優點將會更加明顯。
圖1為本實用新型的結構示意圖。圖2為圖1中協處理器的結構示意圖。
具體實施方式
以下結合附圖詳細描述本實用新型的具體實施方式
。如圖1，基于S0C的雷達信號基帶處理芯片設有時鐘模塊1、模式選擇模 塊2、參數設置模塊3、 CPU處理模塊4和協處理器5五個模塊，時鐘模塊1 分別與模式選擇模塊2、 CPU處理模塊4、協處理器5通過單向總線相連，參數 控制模塊3分別與模式選擇模塊2、 CPU處理模塊4、協處理器5通過單向總線 相連，協處理器5與CPU處理模塊4之間通過交互總線連接。相連，協處理器5與CPU處理模塊4之間通過交互總線連接。時鐘信號開始輸入后，在模式選擇模塊2內可選擇工作模式，進行不同的 工作，選擇CPU模式后，在參數設置模塊3設置基本的參數值，進入CPU模式， 用戶通過二次開發接口可在CPU處理模塊4上進行二次開發，根據用戶自己的 需要，完成不同的開發或補充新程序，或增加新硬件，或者優化現有程序， 或進行數據結果分析等等。所有的運行結果都會輸入到協處理器5進行數據處 理，并從協處理器5輸出處理結果供外設使用。如圖2，基于S0C的雷達信號基帶處理芯片中協處理器5內設有多個處理 模塊，包括脈沖處理模塊7、濾波處理模塊8、求模和取對數模塊9等雷達信 號基帶處理要需的處理模塊。在處理數據時，首先輸入時鐘信號，選擇模式進 入獨立模式，設置基本參數，完成系統的初始化，此時需要處理的數據進入相 應的處理模塊，完成相應的數據處理。比如，需要進行脈沖壓縮處理的數據進 入脈沖處理模塊7，需要進行濾波處理的數據進入濾波處理模塊8，如果脈沖 處理結果和濾波處理結果中還有需要進行求模和取對數運算的數據，則將其送 入求模和取對數模塊9，完成求模和取對數運算后，結果從輸出控制端10輸出 處理結果；不需要進行求模和取對數運算的處理結果，則直接從輸出控制端10 輸出。在整個數據處理過程中，脈沖處理模塊7、濾波處理模塊8、求模和取 對數模塊9都集成在協處理器內，因此數據傳遞速度很快，相應的數據處理速 度也得到提高，由于芯片的數量減少，系統的功耗也大大降低，用戶可以根據 需要，進入不同的工作模式，進行相應的工作，使得系統的通用性大大增加。 在本實用新型中，根據用戶的需要，還可以在協處理器內增設其他處理模 塊，進行其他的數據處理工作，具有很高的適用性和通用性。
權利要求1.一種基于SOC設計的雷達信號基帶處理芯片，包括時鐘模塊(1)、模式選擇模塊(2)、參數控制模塊(3)、CPU處理模塊(4)，其特征在于，基于SOC設計的雷達信號基帶處理芯片還設有一個協處理器(5)，時鐘模塊(1)分別與模式選擇模塊(2)、CPU處理模塊(4)、協處理器(5)通過單向總線相連，參數控制模塊(3)分別與模式選擇模塊(3)、CPU處理模塊(4)、協處理器(5)通過單向總線相連，協處理器(5)與CPU處理模塊(4)之間通過交互總線連接。
2. 根據權利要求1所述的基于S0C設計的雷達信號基帶處理芯片，其特征 在于，所述協處理器(5)內設有數據處理模塊和輸出控制端(10)，數據處理 模塊分為脈沖處理模塊(7)、濾波處理模塊(8)、求模和取對數模塊(9)，脈 沖處理模塊(7)分別與濾波處理模塊(8)、模式選擇模塊(2)、參數控制模 塊(3)、求模和取對數模塊(9)、輸出控制端(10)通過單向總線連接，濾波 處理模塊(8)還與求模和取對數模塊(9)、參數控制模塊(3)、輸出控制端(10)之間通過單向總線連接，求模和取對數模塊(9)另與時鐘模塊(1)、 輸出控制端(10)通過單向總線連接。
3. 根據權利要求1或2所述的基于S0C的雷達信號基帶處理芯片，其特征 在于，所述協處理器(5)內至少設有三個數據處理模塊。
4. 根據權利要求1所述的基于S0C設計的雷達信號基帶處理芯片，其特征 在于，所述CPU處理模塊(4)上設有一個二次開發接口 (6)。
專利摘要一種基于SOC設計的雷達信號基帶處理芯片，第一次運用SOC設計思想來完成雷達信號基帶處理，核心思想是將雷達信號基帶處理所需要的功能模塊盡可能地集成到一個芯片中，同時提高芯片的通用性，雷達信號處理的脈沖壓縮、濾波處理、求模和取對數模塊均用硬件實現，數據結果分析用CPU處理模塊來完成，由于這些功能模塊都集成到一塊芯片中，因此各模塊間具有很高的通訊速度、較大數據處理量以及較小的功耗。本實用新型主要應用于雷達信號基帶處理。
文檔編號G06F13/40GK201107404SQ20072008104
公開日2008年8月27日 申請日期2007年9月12日 優先權日2007年9月12日
發明者春 何, 偉 劉, 劉輝華, 周婉婷, 宗竹林, 林 張, 磊 李, 李蜀霞, 饒全林, 亮 黎 申請人:電子科技大學