數據交易遮斷方法與裝置的制作方法

文檔序號：6616072閱讀：198來源：國知局

專利名稱：數據交易遮斷方法與裝置的制作方法
技術領域：
本發明為一種數據交易遮斷方法與裝置，尤指應用于一計算機系統總線上的數據交易遮斷方法與裝置。
背景技術：
除錯(debug)是計算機系統軟件/硬件/韌體在設計過程中一項重要的動作，因此在目前計算機系統申使用相當頻繁的外圍i殳備互連總線(Peripheral Component Interconnect bus，以下簡稱PCI總線)上進行除錯(debug),是設計過程相當常見的需求。但因為PCI總線在正常狀態下是持續不斷的進行數據傳送，而為能方便進行除錯，必須能將PCI總線的數據交易動作 (Transaction)完全停止。
而在目前常用手段中，主要存在兩種方式來阻斷(block out) PCI總線的數據交易動作，第一種方式是禁能(disable) PCI總線的仲裁器(arbiter),但此方式需要來自軟件的支持，而且需要一個能與軟件一同運作的操作機制才能實現。至于第二種方式是禁能(disable)或撤銷(override)仲裁器發出的總線所有權獲準信號(GNT signal),但此方式無法直接適用于整合有PCI功能的計算機系統芯片組。而且上述兩個作法皆會破壞PCI總線本身的行為規則，并不利于測試偵錯的需求。
另外，計算機系統中的芯片組將多個功能模塊或是多個集成電路利用總線的聯系而整合在一芯片中，南橋芯片組便是一例。請參見圖l,其是一南橋芯片組90的內部架構示意圖，其主要是利用一內部PCI總線900來完成各個功能模塊間的聯系，而各個功能模塊可為如圖中所示的主接口 (host interface)模塊
901、整合式電子設備(Integrated Device Electronics, IDE )接口模塊903,低管腳接口數量(Low Pin Count, LPC )接口才莫塊 905、中斷控制器及DMA接口模塊907等等，而南橋芯片組90主要是通過內部PCI總線900來執行從主接口才莫塊901至其它目標接口模塊(例如IDE接口模塊903， LPC接口模塊905、中斷控制器及DMA接口模塊907等)的數據交易動作(Transaction )。
舉例來說，當計算機系統中的中央處理單元(本圖未示出) 發動一"存儲器讀取循環(memory read cycle )"來讀取LPC接口模塊905上連結的只讀存儲器998中的數據，上述南橋芯片組將進4亍下列程序
(1 )主接口模塊901由主總線999 ( host bus)接收由中央處理單元發出的"存儲器讀取循環"，此"存儲器讀取循環"中具有一地址數據；
(2 )主接口轉PCI模塊902因應"存儲器讀取循環"中的地址數據，而產生一"存儲器讀取PCI數據交易動作，，；
(3 ) PCI轉LPC模塊904通過發出一"內部元件選擇信號 (DEVSEL#)"而主張(claim)"存儲器讀取循環，，由它處理;
(4 )LPC接口模塊905發起一 "LPC循環"來讀取只讀存儲器 998中的數據；
(5)只讀存儲器998因應"LPC循環"而將地址數據中的數據傳回；
(6 ) PCI轉LPC模塊904發出一"傳送準備完成狀態信號 (TRDY#)"，并于"存儲器讀取PCI數據交易動作"完成時，停止發出(de-assert)"內部元件選4奪信號(DEVSEL# )，，及"傳送準備完成狀態信號(TRDY#)";以及
(7 )南橋因應"存儲器讀取循環"而將數據傳回給中央處理單元。
而假如上述存儲器讀取循環在執行過程中出了問題而導致
無法從只讀存儲器998中讀取到想要的數據，此問題可能發生在
上述七個動作中的某些動作，或是某些動作根本沒進行。但目前對上述問題進行除錯的常用手段，就僅是利用儀器來測量芯片外部接口的信號來收集信息，而此種方式只能監測到上述七
個動作中的第l、 4、 5、 7個動作，而無法觀察到芯片內部所進 '行第2、 3、 6個動作所導致的問題。另外，在高集成度的計算機系統中，從主機板上的芯片組向外延伸的接口總線將因擁擠的空間而不容易被存取到，而且需針對不同問題而存取不同的接口，更甚的是，某些高速運行的接口總線對于儀器測量行為相當敏感，而上述種種現象皆導致除錯動作相當不容易進行。因此如何改善上述常用手段的種種缺失，為發展本發明的主要目的。

發明內容
本發明為一種數據交易遮斷方法，應用于一計算機系統總線，此遮斷方法包含下列步驟因應一主控元件通過此計算機系統總線對一目標元件所發出一數據交易請求，而由一第一模擬元件發出一重試信號給此主控元件；以及此主控元件因應此重試信號而停止此數據交易請求并放棄對于此計算機系統總線的所有權。
本發明所述的數據交易遮斷方法，其中此計算機系統總線為一PCI總線，而此主控元件、此目標元件與此第一;f莫擬元件為PCI元件，而此第一模擬元件受控于一阻斷致能信號，當此阻斷致能信號啟動此第一模擬元件后，此計算機系統總線便進入一偵錯狀態。
本發明所述的數據交易遮斷方法，其中此第一模擬元件因應此數據交易請求中的一地址周期結束后，便發出由內部元件選擇信號及停止信號所組合成的該重試信號給此主控元件。
本發明所述的數據交易遮斷方法，其中收到重試信號的主控元件停止發出請求信號，用以停止數據交易請求并放棄對于計算機系統總線的所有權，進而重新加入對總線的所有權竟爭。
本發明所述的數據交易遮斷方法，其中更包含下列步驟因應重試信號的產生，一第二模擬元件便進入總線的所有權的一竟爭隊列中；以及第二模擬元件于拿到總線的所有權后，便
發動一無用循環，而持續占有總線的所有權。
本發明的另一方面為一種數據交易遮斷裝置，應用于一計算機系統總線之上，該計算機系統總線上電連接有一主控元件
以及一目標元件，而數據交易遮斷裝置包含有一第一模擬元件，第一模擬元件電連接于計算機系統總線上，其因應主控元件通過計算機系統總線對目標元件所發出一數據交易請求而發出一重試信號給主控元件，使主控元件因應重試信號而停止數據交易請求并放棄對于計算機系統總線的所有權。
本發明所述的數據交易遮斷裝置，其中計算機系統總線為一PCI總線，而主控元件、目標元件與第一模擬元件為PCI元件，而第一模擬元件受控于一阻斷致能信號，當阻斷致能信號啟動第一模擬元件后，計算機系統總線便進入一偵錯狀態。
本發明所述的數據交易遮斷裝置，其中第一模擬元件因應數據交易請求中的一地址周期結束后，便發出由內部元件選擇信號及停止信號所組合成的重試信號給主控元件。
本發明所述的數據交易遮斷裝置，其中收到重試信號的主控元件停止發出請求信號，用以停止數據交易請求并放棄對于計算機系統總線的所有權，進而重新加入對總線的所有權竟爭。
本發明所述的數據交易遮斷裝置，其中更包含一第二模擬元件，第二模擬元件電連接于計算機系統總線與第一模擬元件，第二模擬元件因應重試信號的產生而進入總線的所有權的一竟爭隊列中，當第二模擬元件于拿到總線的所有權后，便發動一無用循環，而持續占有總線的所有權。
本發明所述的數據交易遮斷裝置，其中更包含一交易數據擷取邏輯電路，其因應計算機系統總線上部分控制信號的邏輯狀態符合一預設值時，而將計算機系統總線上所傳送的數據儲存起來。
本發明所述的數據交易遮斷裝置，其中交易數據擷取邏輯電路具有一暫存器來儲存于計算機系統總線上所傳送的數據。
本發明所述的數據交易遮斷裝置，其中更包含一接口邏輯電路，電連接于交易數據擷取邏輯電路，其因應交易數據擷取邏輯電路發出的一擷取選通信號而開始將暫存器中的數據讀出而傳到一外部除錯電路。
本發明所述的數據交易遮斷裝置，其中計算機系統總線為一PCI總線，而在時脈周期中，當幀信號處于低電平時，或當備妥信號、內部元件選擇信號以及傳送準備完成狀態信號皆處于低電平時，地址信號上的數據將被栓鎖在暫存器中的一地址暫存器中，而命令信號的數據則被栓鎖在暫存器中的一命令暫存器中。
本發明所述的數據交易遮斷裝置，其中計算機系統總線為一PCI總線，而在地址周期中，當幀信號由原本高電平轉而處于低電平時，地址信號上的地址數據將被栓鎖在暫存器中的一地址暫存器中，而命令信號的命令數據則被栓鎖在暫存器中的一命令暫存器。
本發明所述的數據交易遮斷裝置，其中計算機系統總線為
一PCI總線，而在地址周期之后，當幀信號及備妥信號轉為高
電平時，判斷為數據交易動作完成且無數據需要擷取。
本發明所述的數據交易遮斷裝置，其中計算機系統總線為一PCI總線，而在地址周期之后，當備妥信號、內部元件選擇信號以及傳送準備完成狀態信號皆處于低電平時，地址信號上的數據將被栓鎖在暫存器中的一地址暫存器中，而命令信號的數據則被栓鎖在暫存器中的一命令暫存器。
本發明所述的數據交易遮斷裝置，其中計算機系統總線為一PCI總線，而當停止信號轉為低電平，傳送準備完成狀態信號保持高電平時，交易數據擷取邏輯電路將不執行任何數據栓鎖的動作。
本發明所述的數據交易遮斷裝置，其中交易數據擷取邏輯電路與接口邏輯電路皆可用同步邏輯電路來完成，交易數據擷
取邏輯電路并可利用與其它PCI元件相同的時脈信號，而且交
易數據擷取邏輯電路以輸入模式(input mode)來存取PCI總線上傳送的數據。
本發明所述的數據交易遮斷方法與裝置，可加強除錯的方便性。

圖l，其是一南橋芯片組的內部架構示意圖。
圖2,其是本發明為改善常用手段所發展出來有利于除錯進
行的一 P CI總線架構的功能方塊示意圖。
圖3,其是本發明為改善常用手段所發展出來的數據交易遮
斷方法流程圖。
圖4,其是本發明為改善常用手段所發展出來有利于除錯進行的另一PCI總線架構的功能方塊示意圖。
具體實施例方式
本發明通過下列圖式及說明，得一更深入的了解。
請參見圖2，其是本發明為改善常用手段所發展出來有利于除錯進行的一PCI總線架構的功能方塊示意圖，其中PCI總線IO 上連接有多個PCI元件101, 10n,進而可利用此PCI總線IO
進行數據交易。而本發明為能有效地提供阻斷數據交易而可進行偵錯的狀態，便于此PCI總線IO上設置了一第一模擬元件
(emulation device ) 11,其4分演與PCI元件101,…，10n相同的角色，而成為此PCI總線10上眾多元件中的一員。而此第一模擬元件11的動作如圖3所示的數據交易遮斷方法流程圖，此第一模擬元件ll主要受控于一阻斷致能信號，當使用者要進入偵錯狀態(步驟201 )時，便利用此阻斷致能信號來將第一模擬元件 ll啟動，進而使第一模擬元件ll開始運作。而第一模擬元件ll 的主要工作就是阻斷PCI總線IO上所有的數據交易動作。因此，第一模擬元件11不斷偵測P CI總線10上是否有數據交易請求
(Transaction Request)的信號產生(步-紫202 ),而當PCI元件 101,…，10n中某一個擁有此總線所有權(ownership )的PCI 元件(通常稱主控元件(master))對另一個PCI元件(通常稱目標元件(target))發出一數據交易請求(Transaction R叫uest) 時，連結于PCI總線10上的第一模擬元件11便會馬上知悉，進而因應此數據交易請求而即刻發出一重試信號(retry)給發出數據交易請求的此主控元件(步驟203 ),用以讓此主控元件誤以為目標元件處于忙碌狀態而無法處理此比凄i據交易請求。而為能盡快發出重試信號，第一模擬元件ll將于數據交易請求中的地址周期(address phase )結束后便馬上發出"內部元件選擇信號(DEVSEL弁信號)"及"停止信號(STOP弁信號)"來組合成一重試信號給發出此數據交易請求的主控元件。
而根據P CI總線的規格，此主控元件并無法分辨此重試信號為誰所發，因此收到重試信號的此主控元件必須停止發出
(de-assert)請求信號(REQ弁信號)，用以停止此數據交易請求并放棄對于此PCI總線10的總線所有權，進而重新加入對此總線所有權的竟爭。換言之，只要有此數據交易請求的產生，本發明所設置的第一模擬元件1 l便搶先發出一重試信號(retry ) 給發出數據交易請求的此主控元件，使得此主控元件停止此數據交易請求(步驟204 )。如此一來，即使此數據交易請求所對應的真實目標元件，在進行正常"^碼程序后而因應此數據交易請求以進入傳送準備完成狀態(即傳送準備完成狀態(TRDY# 信號)的信號被拉高)以及將欲傳送數據準備好之時，因為此主控元件已終止此數據交易請求，所以數據交易動作無法完成，而達到阻斷所有的數據交易動作，進而讓使用者方便進行偵錯。而上述的第一模擬元件ll的硬件可單獨存在于一集成電路包裝中，或是整合于計算機系統的芯片組中，既不需另外配合軟件的運作，也不需改變P CI總線10本身的行為就可支持偵錯的需求，進而達成發展本發明的目的。
由于本發明第一模擬元件11的作用使然，即使此數據交易請求的真實目標元件因應此數據交易請求而進入傳送準備完成狀態(即TRDY弁信號被拉高)以及將欲傳送數據準備好時，此主控元件大多也已終止此數據交易請求而使其數據交易動作無法完成。然而，若有一時機巧合發生時，此數據交易請求仍有可能成功執行而石皮壞了應此被阻斷的狀態。也就是說，當此主控元件失去總線所有權后，其又重新獲得此總線所有權，而又重新再度發出一數據交易請求時，相對應此數據交易請求的真實目標元件剛好完成數據準備，而處在傳送準備完成狀態，此時此數據交易請求便可成功執行。
而為能避免此一狀況發生，便可加設一如圖l中的第二模擬元件12,其亦可受控于一阻斷致能信號，當使用者要進入偵錯
狀態時，便利用此阻斷致能信號來將第二模擬元件12啟動。而第二模擬元件12的主要工作為加入總線所有權(ownership)的竟爭，而在收到重試信號的此主控元件停止發出(de-assert) 請求信號(REQ弁信號)之際，便可搶先一步獲得此總線的所有權(即得到由仲裁器(arbiter )發出的總線所有權獲準信號(GNT signal))。因此，第二模擬元件12不斷偵測此第一才莫擬元件11 是否發出重試信號(步驟205 )，只要第一模擬元件ll有重試信號產生，本發明所設置的第二模擬元件12便可在專用線路(如圖2中的虛線箭頭)上、此重試信號的觸發下，搶先發出請求信號(REQ弁信號)而進入總線所有權的竟爭隊列中(步驟206 ), 用以確定第二模擬元件12比先前的主控元件早一步拿到此總線的所有權。而且第二模擬元件12于拿到此總線的所有權后，便在步驟207中發動一無用循環(dummy cycle),而持續占有該總線的所有權，其中此無用循環持續的時間長度將比一般正常循環的時間長度大。如此一來，可以避免當此主控元件失去總線所有權后，其又重新獲得此總線所有權，并又重新再度發出一數據交易請求時，相對應此數據交易請求的真實目標元件剛好完成數據準備，而使此數據交易請求被成功執行的誤動作。因此，通過第二模擬元件12的配置能夠達到阻斷所有的數據交易動作，而讓使用者方便進行偵錯。而上述的第二模擬元件12的硬件可單獨存在于一集成電路包裝中，或是整合于計算機系統的芯片組中。
另外，為能改善常用手段于除錯過程的缺失，本發明更如圖4所示，在南橋芯片組4內部的PCI總線40增設一交易數據擷取邏輯電路410以及接口邏輯電路411,而此PCI元件lOl,10n可以是如圖l所示的主接口模塊901、 IDE接口模塊903, LPC 接口模塊905、中斷控制器及DMA接口模塊907等等。
而上述交易數據擷取邏輯電路410將通過不斷監視
(monitor ) PCI總線40上部分控制信號(例如幀信號(FRAME# 信號)、備妥信號(IRDY弁信號)、內部元件選擇信號(DEVSEL弁信號)、傳送準備完成狀態信號(TRDY弁信號)以及停止信號
(STOP弁信號))的邏輯狀態(logic state)來達到監控PCI總線 40上數據交易的行為，并可于適當時機來將想要擷取的數據栓鎖在交易數據擷取邏輯電路410中的暫存器4101中，而上述動作皆符合PCI規格的定義。
在時脈周期(clock phase)中，當FRAME弁信號處于低電平時，或當IRDY弁信號、DEVSEL弁信號以及TRDY弁信號皆處于低電平時，地址信號AD(31:0)上的數據將被栓鎖在32位元的地址暫存器41010中，而命令信號CMD/BE弁(3:0)的數據則被栓鎖在4位元的命令暫存器41011中。
至于在地址周期(address phase )中，當FRAME弁信號由原本高電平轉而處于低電平時，地址信號AD ( 31:0)上的地址數據將被栓鎖在32位元的地址暫存器41010中，而命令信號 CMD/BE# (3:0)的命令數據則被栓鎖在4位元的命令暫存器 41011中。
而在地址周期(address phase)之后，交易數據擷取邏輯電路410仍持續監控IRDY弁信號、DEVSEL弁信號以及TRDY弁信號，而當FRAME弁信號及IRDY弁信號轉為高電平時，代表數據交易動作完成，因此將無數據需要擷取，但是當IRDY弁信號、 DEVSEL弁信號以及TRDY弁信號皆處于低電平時，地址信號AD (31:0)上的數據將被栓鎖在32位元的地址暫存器41010中，而命令信號CMD/BE弁(3:0)的數據則被栓鎖在4位元的命令暫存器41011。又假如命令信號CMD是一個特殊循環(special cycle ) 且IRDY弁信號處于低電平時，地址信號AD(31:0)上的數據將被栓鎖在32位元的地址暫存器41010中，而命令信號CMD/BE弁 (3:0)的數據則被栓鎖在4位元的命令暫存器41011。
而由于除錯程序中想要擷取的數據主要是過程中轉移的數據以及一些特殊命令中所傳輸的數據，因此當此交易屬于無人回應或是回傳一重試信號的情況時(例如目標裝置將STOP弁信號轉為低電平，但將TRDY弁信號保持高電平)，交易數據擷取
而為能支持多筆數據交易，例如叢發模式(burst mode),
上述地址暫存器41010及命令暫存器41011可由多組來組成，用
以存放多筆數據，而上述僅是為方便而以一組為例進行說明。
另外，當地址信號AD ( 31:0 )上的數據與命令信號CMD/BE弁
(3:0)的數據被栓鎖后，交易數據擷取邏輯電路410便發出一
擷取選通信號來觸發接口邏輯電路411,使得此接口邏輯電路
411開始將地址暫存器41010及命令暫存器41011中的數據讀出
而傳到外部除錯電路49來使用。而交易數據擷取邏輯電路410 與接口邏輯電路411皆可用同步邏輯電路來完成。交易數據擷取
邏輯電路410并可利用與其它PCI元件lOl, ...， 10n相同的時脈信號，而且交易數據擷取邏輯電路410以輸入模式(input mode) 來存取PCI總線40上傳送的數據，并不會影響PCI總線40的正常動作。如此一來，便可有效解決常用手段中關于除錯的缺失。
綜上所述，本發明增設的第一模擬元件ll、第二模擬元件 12、交易數據擷取邏輯電路410及接口邏輯電路411，其可有效地暫停PCI總線上不預期的數據交易以及方便地擷取PCI總線上想要的數據，進而達到加強除錯方便性的目的，且本發明可廣泛應用至各式計算機系統中。
以上所述僅為本發明較佳實施例，然其并非用以限定本發明的范圍，任何熟悉本項技術的人員，在不脫離本發明的精神和范圍內，可在此基礎上做進一步的改進和變化，因此本發明的保護范圍當以本申請的權利要求書所界定的范圍為準。
附圖中符號的簡單說明如下
南橋芯片組90 PCI總線900
主接口模塊901 主接口轉PCI才莫塊902
IDE接口模塊903 PCI轉LPC模塊904
LPC接口模塊905 主總線
999中斷控制器及DMA接口模塊
PCI總線10、 40 第一模擬元件
PCI元件101，…，第二模擬元件12
交易數據擷取邏輯電路410接口邏輯電路411
暫存器4101地址暫存器41010
命令暫存器41011外部除錯電路49。
權利要求
1.一種數據交易遮斷方法，其特征在于，應用于一計算機系統總線，該遮斷方法包含下列步驟因應一主控元件通過該計算機系統總線對一目標元件所發出一數據交易請求，而由一第一模擬元件發出一重試信號給該主控元件；以及該主控元件因應該重試信號而停止該數據交易請求并放棄對于該計算機系統總線的所有權。
2. 根據權利要求l所述的數據交易遮斷方法，其特征在于，該計算^L系統總線為一PCI總線，而該主控元件、該目標元件與該第一模擬元件為PCI元件，而該第一模擬元件受控于一阻斷致能信號，當該阻斷致能信號啟動該第一模擬元件后，該計算機系統總線便進入一偵錯狀態。
3. 根據權利要求l所述的數據交易遮斷方法，其特征在于，該第一模擬元件因應該數據交易請求中的一地址周期結束后，便發出由內部元件選擇信號及停止信號所組合成的該重試信號給該主控元件。
4. 根據權利要求l所述的數據交易遮斷方法，其特征在于，更包含下列步驟因應該重試信號的產生，一第二模擬元件便進入該計算機系統總線的所有權的一竟爭隊列中；以及該第二模擬元件于拿到該計算機系統總線的所有權后，便發動一無用循環，而持續占有該計算機系統總線的所有權。
5. —種數據交易遮斷裝置，其特征在于，應用于一計算機系統總線之上，該計算機系統總線上電連接有一主控元件以及一目標元件，而該數據交易遮斷裝置包含有一第一模擬元件，該第一模擬元件電連接于該計算機系統總線上，其因應該主控元件通過該計算機系統總線對該目標元件所發出一數據交易請求而發出一重試信號給該主控元件，使該主控元件因應該重試信號而停止該數據交易請求并放棄對于該計算機系統總線的所有權。
6. 根據權利要求5所述的數據交易遮斷裝置，其特征在于，該計算才幾系統總線為一PCI總線，而該主控元件、該目標元件與該第一模擬元件為PCI元件，而該第一模擬元件受控于一阻斷致能信號，當該阻斷致能信號啟動該第一模擬元件后，該計算機系統總線便進入一偵錯狀態。
7. 根據權利要求5所述的數據交易遮斷裝置，其特征在于，該第一模擬元件因應該數據交易請求中的一地址周期結束后，便發出由內部元件選擇信號及停止信號所組合成的該重試信號 ^^該主控元件。
8. 根據權利要求5所述的數據交易遮斷裝置，其特征在于，更包含一第二模擬元件，該第二模擬元件電連接于該計算機系統總線與該第一模擬元件，該第二模擬元件因應該重試信號的產生而進入該計算機系統總線的所有權的一竟爭隊列中，當該第二模擬元件于拿到該計算機系統總線的所有權后，便發動一無用循環，而持續占有該計算機系統總線的所有權。
9. 根據權利要求5所述的數據交易遮斷裝置，其特征在于，更包含一交易數據擷取邏輯電路，其因應該計算機系統總線上部分控制信號的邏輯狀態符合一預設值時，而將該計算機系統總線上所傳送的數據儲存起來。
10. 根據權利要求9所述的數據交易遮斷裝置，其特征在于，該交易數據擷取邏輯電路具有一暫存器來儲存于該計算機系統總線上所傳送的數據。
11. 根據權利要求10所述的數據交易遮斷裝置，其特征在于，更包含一接口邏輯電路，電連接于該交易數據擷取邏輯電路，其因應該交易數據擷取邏輯電路發出的一擷取選通信號而開始將該暫存器中的數據讀出而傳到一外部除錯電路。
12. 根據權利要求10所述的數據交易遮斷裝置，其特征在于，該計算機系統總線為一PCI總線，而在一時脈周期中，當一幀信號處于低電平時，或當一備妥信號、一內部元件選擇信號以及一傳送準備完成狀態信號皆處于低電平時，一地址信號上的數據將被栓鎖在該暫存器中的一地址暫存器中，而一命令信號的數據則被栓鎖在該暫存器中的一命令暫存器中。
13. 根據權利要求10所述的數據交易遮斷裝置，其特征在于，該計算機系統總線為一PCI總線，而在一地址周期中，當一幀信號由原本高電平轉而處于低電平時，一地址信號上的地址數據將被栓鎖在該暫存器中的一地址暫存器中，而一命令信號的命令數據則被栓鎖在該暫存器中的一命令暫存器。
14. 根據權利要求10所述的數據交易遮斷裝置，其特征在于，該計算機系統總線為一PCI總線，而在一地址周期之后，當一幀信號及一備妥信號轉為高電平時，判斷為數據交易動作完成且無數據需要擷取。
15. 根據權利要求10所述的數據交易遮斷裝置，其特征在于，該計算機系統總線為一PCI總線，而在一地址周期之后，當一備妥信號、一內部元件選擇信號以及一傳送準備完成狀態信號皆處于低電平時，一地址信號上的數據將被栓鎖在該暫存器中的一地址暫存器中，而一命令信號的數據則被栓鎖在該暫存器中的一命令暫存器。
16. 根據權利要求10所述的數據交易遮斷裝置，其特征在于，該計算機系統總線為一PCI總線，而當一停止信號轉為低電平，一傳送準備完成狀態信號保持高電平時，該交易數據擷取邏輯電路將不執行任何數據栓鎖的動作。
全文摘要
本發明提供一種數據交易遮斷方法與裝置，應用于一計算機系統總線，此裝置包含有一第一模擬元件，此遮斷方法包含下列步驟因應一主控元件通過此計算機系統總線對一目標元件所發出一數據交易請求而由一第一模擬元件發出一重試信號給此主控元件；以及此主控元件因應此重試信號而停止此數據交易請求并放棄對于此計算機系統總線的所有權。本發明所述的數據交易遮斷方法與裝置，可加強除錯的方便性。
文檔編號G06F13/20GK101196858SQ200710307069
公開日2008年6月11日申請日期2007年12月28日優先權日2007年12月28日
發明者謝正立申請人:威盛電子股份有限公司

完整全部詳細技術資料下載