專利名稱：地址線故障處理裝置、地址線故障處理方法、地址線故障處理程序、信息處理裝置以及存 ...的制作方法
技術領域：
該發明涉及地址線故障處理裝置、地址線故障處理方法、地址線故障 處理程序、信息處理裝置以及存儲器控制器。
背景技術：
一直以來，存在如下計算機系統，即在中央處理單元(CPU: Central Processing Unit)以及I/O橋與存儲器之間具有存儲器控制器，在CPU 以及I/O橋與存儲器控制器之間使用系統地址總線以及系統數據總線連 接，在存儲器控制器與存儲器之間連接存儲器地址總線以及存儲器數據 總線。在這樣的計算機系統中，在經由地址線與存儲器控制器連接的存 儲器中產生了故障時，與該處理相關地執行各種方法。 一般而言，對于 配置大容量存儲器的服務器，在存儲器中產生了故障的情況下，采用分 離產生了故障的存儲器(存儲器退化)、使用其他的存儲器使系統重新 起動的方法。
此外，在存儲器的故障中，有存儲器中配置的存儲器單元(存儲元 件)的故障和與存儲器連接的地址線的故障，當在存儲器單元中產生了 固定故障的情況下，已知利用ECC (Error Check and Code:糾錯碼) 糾正數據以避免存儲器退化的方法，以及如專利文獻l中公開的那樣， 例如，在向存儲器寫入的數據是固定的的情況下，某個單元產生故障， 讀出數據只能記錄為"4"的情況下，執行地址線的替換以使寫入數據 為"4"，由此避免存儲器單元的固定故障的方法等。
與此不同，在專利文獻2中，公開了通過配置代替主存儲器的輔助 存儲器來解除存儲器的故障的存儲器系統。在該情況下，在主存儲器的 存儲器單元發生了故障時，以及在主存儲器的地址線發生了故障時，都 將地址線切換到輔助存儲器以應對存儲器的故障，因此能夠避免主存儲器的退化。
專利文獻l:日本特開昭59-036394號公報 專利文獻2:日本特開昭55-028565號公才艮
但是，在使發生了故障的存儲器退化的以往技術中，進行存儲器退 化后使系統重新起動，因此存在有時由于大幅的存儲器容量減少使存儲 器變得不足，系統無法起動的問題。
此外，在避免存儲器單元的固定故障的以往技術中存在如下問題， 即雖然在存儲器單元發生了故障的情況下，能進行避免存儲器退化的處 理，但對地址線的故障無法避免存儲器退化。也就是說，在上述的以往 技術中存在以下問題，即對存儲器單元的固定故障能夠利用數據糾正或 地址線的替換來避免存儲器退化，但無法應對存儲器的地址線故障，因 此必須進行存儲器退化，重新起動系統。
此外，在配置輔助存儲器的以往技術中存在如下問題，即在主存儲 器的存儲器單元發生了故障時，以及在主存儲器的地址線發生了故障 時，都能夠避免存儲器退化，這僅限于配置了輔助存儲器的情況，為了 配置輔助存儲器，成本增高，因此無法簡單地避免存儲器退化。
這樣，上述的任一種以往技術都存在如下問題，即在存儲器的地址 線中產生了故障的情況下，發生由存儲器退化帶來的大幅的存儲器容量 減少。
發明內容
因此，本發明是為了解決上述以往技術的問題而完成的，目的是提 供一種無須導入輔助存儲器，在存儲器的地址線發生了故障的情況下也 能避免由存儲器退化帶來的大幅的存儲器容量減少的地址線故障處理 裝置、地址線故障處理方法、地址線故障處理程序、信息處理裝置以及 存儲器控制器。
為了解決上述問題，而實現其目的，權利要求l涉及的發明是一種 處理與存儲器的每個比特連接的地址線的故障的地址線故障處理裝置，其特征在于包括檢查與所述每個比特連接的地址線以確定故障地址線 的故障地址線確定單元；在與所述存儲器的高位比特連接的高位地址線 上，連接從與該高位比特之外的低位比特連接的低位地址線分別分支的 分支地址線，并切換來自所述高位地址線的輸入與來自所述分支地址線 的輸入中的任一個以輸出到所述高位比特的地址線代替單元；以及在通 過所述故障地址線確定單元確定了所述故障地址線的情況下，向所述地 址線代替單元發出指示，以代替所述高位地址線，切換為從該故障地址 線分支的所述分支地址線的地址線代替指示單元。
此外，權利要求2涉及的發明的特征在于在上述發明中，所述故 障地址線確定單元在經由所述地址線與所述存儲器連接的存儲器控制 器內確定所述故障地址線。
此外，權利要求3涉及的發明的特征在于在上述發明中，所述故 障地址線確定單元在控制所述存儲器控制器的存儲器控制器控制裝置 中確定所述故障地址線。
此外，權利要求4涉及的發明的特征在于在上述發明中，還包括 現有存儲器容量指示單元，用以在通過所述地址線代替指示單元代替所
述高位地址線，切換為從所述故障地址線分支的所述分支地址線的情況 下，計算現有的存儲器容量并向CPU和管理卡指示。
此外，權利要求5涉及的發明是一種地址線故障處理方法，該方法 是對以如下方式構成的地址線組處理地址線故障的地址線故障處理方 法在與存儲器的每個比特連接的地址線中，在與所述存儲器的高位比 特連接的高位地址線上，連接從與該高位比特之外的低位比特連接的低 位地址線分別分支的分支地址線，并切換來自所述高位地址線的輸入與 來自所述分支地址線的輸入中的任一個以輸出到所述高位比特；該方法 其特征在于包含檢查與所述每個比特連接的地址線以確定故障地址線 的故障地址線確定步驟；以及在通過所述故障地址線確定步驟確定了所 述故障地址線的情況下，向所述地址線代替單元發出指示，以代替所述 高位地址線，切換為從該故障地址線分支的所述分支地址線的地址線代 替指示步驟。
此外，權利要求6涉及的發明是一種地址線故障處理程序，該程序是使計算機執行對以如下方式構成的一組地址線處理地址線故障的地
址線故障處理方法的地址線故障處理程序在與存儲器的每個比特連接 的地址線中，在與所述存儲器的高位比特連接的高位地址線上，連接從 與該高位比特之外的低位比特連接的低位地址線分別分支的分支地址 線，并切換來自所述高位地址線的輸入與來自所述分支地址線的輸入中 的任一個以輸出到所述高位比特；其特征在于使計算機執行檢查與所
及在通過所述故障地址線確定過程確定了所述故障地址線的情況下，向 所述地址線代替單元發出指示，以代替所述高位地址線，切換為從該故 障地址線分支的所述分支地址線的地址線代替指示過程。
此外，權利要求7涉及的發明是一種信息處理裝置，該裝置包括處 理器、存儲器、以及通過地址線與所述處理器及所述存儲器連接并控制 所述存儲器的訪問處理的存儲器控制器，其特征在于所述存儲器控制 器包括檢查所述地址線以確定發生了故障的故障地址線的故障地址線 確定單元；連接所述存儲器的高位地址線和從所述存儲器的低位地址線 分支的分支地址線，并切換來自所述高位地址線的輸入與來自所述分支 地址線的輸入的地址線切換單元；以及在通過所述故障地址線確定單元 確定了所述故障地址線的情況下，向所述地址線切換單元發出指示，以 代替所述高位地址線，切換為從該故障地址線分支的所述分支地址線的 指示單元。
此外，權利要求8涉及的發明是一種存儲器控制器，該存儲器控制 器是連接在處理部與存儲器之間，經由系統地址線從所述處理部接收系 統地址，經由存儲器地址線向所述存儲器輸出存儲器地址并控制所述存 儲器的讀寫的存儲器控制器，其特征在于包括檢測所述存儲器地址線 中是否發生了故障的檢測單元；將提供給高位存儲器地址線的所述存儲 器地址切換為所述系統地址的高位系統地址和所述系統地址的低位系 統地址中的任一個的選擇單元；以及在通過所述檢測單元檢測到了低位 存儲器地址線的故障發生的情況下，將提供給所述高位存儲器地址線的 所述高位系統地址切換為與檢測到所述故障發生的所述低位存儲器地 址線對應的所述低位系統地址的單元。
根據權利要求l、 5、 6、 7或8的發明，通過犧牲高位地址線代替為低位地址線能夠繼續使用存儲器，在存儲器的地址線發生故障的情況下 也能避免由存儲器退化帶來的大幅的存儲器容量減少。
此外，根據權利要求2的發明，在經由地址線與存儲器連接的存儲 器控制器內確定故障地址線，因此能夠在硬件上進行故障地址線的確 定，與在存儲器控制器之外(例如，管理卡內)確定的方法相比，能夠 縮短故障地址線的確定所需的時間。
此外，根據權利要求3的發明，以在控制存儲器控制器的存儲器控 制器控制裝置中確定故障地址線為特征，因此能夠利用固件實現故障地 址線的確定，與在存儲器控制器內確定的方法相比，能夠避免配置復雜 的電路。
此外，根據權利要求4的發明，在代替高位地址線，切換為從故障 地址線分支的分支地址線的情況下，計算現有的存儲器容量并向CPU 和管理卡指示，因此CPU和管理卡能夠檢測到地址線代替后的存儲器 容量，能夠判斷重新起動后的系統的結構等(例如，以現有的存儲器容 量是否能夠進行系統的重新起動等)。
圖1是用于說明實施例1中的地址線故障裝置的概要以及特征的圖。
圖2是表示實施例1中的地址線故障裝置的結構的模塊圖。
圖3是用于說明實施例1中的故障地址線確定部的處理過程的圖。
圖4是用于說明地址線代替電路、地址代替指示寄存器以及存儲器 容量指示寄存器的圖。
圖5是用于說明實施例1中的地址線故障裝置的處理過程的圖。
圖6是表示實施例2中的地址線故障裝置的結構的模塊圖。
圖7是表示執行實施例1的地址線故障程序的計算機的圖。
符號說明1CPU; 2系統地址總線；3系統數據總線；4 I/O橋；5存儲器控制器；51寫緩沖；52讀緩沖；6存儲器；7MMB; 71故 障地址線確定部；8存儲器數據總線；9存儲器地址總線；10地址線 故障處理裝置；11MMBI/F; 12讀信息寄存器；13地址代替指示寄存 器；14地址線代替電路；15存儲器容量指示寄存器；16寫數據指示 寄存器
具體實施例方式
以下參照附圖詳細說明該發明涉及的地址線故障處理裝置、地址線 故障處理方法、地址線故障處理程序、信息處理裝置以及存儲器控制器 的實施例。另外，在下文中，按順序說明實施例1中的地址線故障處理 裝置的結構以及處理過程、實施例l的效果，接著，與實施例l相同， 按順序說明實施例2涉及的地址線故障處理裝置和實施例3涉及的地址 線故障處理裝置。
實施例1
術語的說明
首先，在開始時說明本實施例使用的主要術語。以下的實施例中使 用的"MMB ( Management board:管理卡)"是指監視CUP或存儲器等 硬件的狀態，管理硬件結構的控制、硬件的初始設定、收集CPU錯誤 信息等計算機系統的運用的裝置，對應于權利要求書中記載的"存儲器 控制器控制裝置"。此外，"存儲器控制器"是指存儲器與CPU之間或 者存儲器與I/O橋之間的接口 ，經由系統總線按照來自CPU或I/O橋 的命令，進行存儲器的數據的讀出、寫入、存儲器的刷新等控制。
實施例1中的地址線故障處理裝置的概要以及特征
接著，使用圖l具體說明實施例1中的地址線故障處理裝置的主要 特征。圖l是用于說明實施例1中的地址線故障裝置的概要以及特征的 圖。
實施例1中的地址線故障處理裝置設置在圖1的(A)所示的計算 機系統中。即，這樣的計算機系統構成為，在CPU以及I/O橋與存儲 器之間具有存儲器控制器，將CPU以及I/O橋與存儲器控制器之間使用系統地址總線(SA[O~ SA[6)以及系統數據總線連接，將存儲器控 制器與存儲器之間使用存儲器地址總線(地址線A
的系統地址總線SA[5]的輸入 與來自系統地址總線SA[O
SA[4]的分支地址線的輸入中的任一個以 輸出到地址線bit[5的地址線代替電路，以及切換來自針對bit[6的系統 地址總線SA[6的輸入與來自系統地址總線SA0
SA[4]的分支地址線 的輸入中的任一個以輸出到地址線bit[6的地址線代替電路。
在這樣的結構中，實施例1中的地址線故障處理裝置檢查與每個比 特連接的地址線以確定故障地址線。即，實施例1中的地址線故障處理 裝置檢查與圖1的(A )所示的128字節的存儲器連接的7條(A[O~ A[6])地址線以確定故障地址線。更具體而言，圖1的(A)所示的MMB 中設置的故障地址線確定部在計算機系統的電源接通后，檢查所有地址 線以確定故障地址線。并且，實施例1中的地址線故障處理裝置在確定了故障地址線的情 況下，向地址線代替電路發出指示，以代替高位地址線，切換為從該故 障地址線分支的分支地址線。在本實施例中，在確定了故障地址線的情
況下，首先，向地址線代替電路發出指示，以代替地址線bit[6，切換 為從該故障地址線分支的分支地址線，在確定了多條故障地址線的情況 下，向地址線代替電路發出指示，以按照地址線bit[6、地址線bit5
的順序進行切換。
更具體而言，例如，如圖1的(B)所示，實施例1中的地址線故 障處理裝置中設置的故障地址線確定部確定地址線bit
的輸入，將來自系統地址總線SA
的分支地址線的 輸入輸出到地址線bit[6，而進行切換的情況下，計算現有的存儲器容 量為64字節并向CPU和管理卡指示。另外，在圖1的(B)中，省略 圖1的(A)所示的CPU、 1/0橋、寫緩沖、讀緩沖等。
根據這樣的操作，實施例1中的地址線故障處理裝置通過犧牲高位 地址線以代替為低位地址線，能夠繼續進行該存儲器的使用，如上述的 主要特征那樣，在存儲器的地址線發生了故障的情況下也能避免由存儲 器退化帶來的大幅的存儲器容量減少。
實施例1中的地址線故障處理裝置的結構
接著，使用圖2~圖4說明實施例1中的地址線故障處理裝置。圖 2是表示實施例1中的地址線故障處理裝置的結構的模塊圖，圖3是用 于說明實施例1中的故障地址線確定部的處理的圖，圖4是用于說明地及存儲器容量指示寄存器的圖。
如圖2所示，存儲器控制器5包括MMBI/F11、讀信息寄存器12、 寫數據指示寄存器16、地址代替指示寄存器13、地址線代替電路14、 存儲器容量指示寄存器15，寫緩沖51和讀緩沖52。 MMB 7包括故障 地址線確定部71。并且，存儲器控制器5經由系統地址總線2以及系統 數據總線3與CPU1以及I/0橋4連接，此外，存儲器控制器5經由存 儲器數據總線8以及存儲器地址總線9與存儲器6連接。此外，管理計 算機系統整體的運用的MMB 7經由MMB I/F管理存儲器控制器5的動 作。
并且，實施例1中的地址線故障處理裝置10如圖2所示，特別是作 為與本發明密切相關的部件，由位于存儲器控制器5內的MMBI/F11、 讀信息寄存器12、寫數據指示寄存器16、地址代替指示寄存器13、地 址線代替電路14以及存儲器容量指示寄存器15、和位于MMB 7內的 故障地址線確定部71構成。在此，故障地址線確定部71對應于權利要 求書中記栽的"故障地址線確定單元"，地址線代替電路14同樣對應于 "地址線代替單元"，地址代替指示寄存器13同樣對應于"地址線代替 指示單元"，存儲器容量指示寄存器15同樣對應于"現有存儲器容量指 示單元"。
地址線代替電路14是如下的電路在與存儲器的高位比特連接的高 位地址線上，連接從與該高位比特之外的低位比特連接的低位地址線分 別分支的分支地址線，并切換來自高位地址線的輸入與來自分支地址線 的輸入中的任一個以輸出到高位比特。
具體而言，如圖4所示，在包括7個比特的128字節的存儲器6中， 設置如下的地址線代替電路在與高位比特bit[5以及bit[6連接的地址 線上，連接從與低位比特bit[O~ bit[4連接的地址線分別分支的分支地 址線，切換來自針對bit[5的系統地址總線SA[5]的輸入與來自系統地址 總線SA[O~ SA[4]的分支地址線的輸入中的任一個以輸出到地址線 bit[51的地址線代替電路，以及切換來自針對bit[6的系統地址總線SA[6] 的輸入與來自系統地址總線SA[O
SA[4的分支地址線的輸入中的任 一個以輸出到地址線bit[6的地址線代替電路。故障地址線確定部71檢查與每個比特連接的地址線以確定故障地 址線。即，實施例1中的地址線故障處理裝置檢查與圖4所示的128字 節的存儲器6連接的7條(A[O~ A6)地址線以確定故障地址線。具 體而言，MMB7中設置的故障地址線確定部71在計算機系統的電源接 通后，例如按照圖3的處理過程檢查所有地址線以確定故障地址線。
如圖3所示，故障地址線確定部71在計算機系統的電源接通后(步 驟S301肯定)，在存儲器6的整個區域中寫入全"0"(步驟S302),為 了開始地址線bit
即A
即A[6的檢查結束為止，在A[6的 檢查結束后(步驟S312肯定)，結束處理。
即，故障地址線確定部71在計算機系統的電源接通后(步驟S301 肯定)，經由MMB I/F 11取得經由寫緩沖51存儲在寫數據指示寄存器 16中的寫入數據和經由讀緩沖52存儲在讀信息寄存器12中的讀入數 據，執行上述處理，檢查所有地址線以確定故障地址線，將確定的故障 地址線的切換經由MMB I/F 11向地址代替指示寄存器13指示。例如，如圖4的(A)所示，在確定了地址線bit
的系統地址總線SA[6的輸入，將來自系統地址總線SA0的分 支地址線的輸入輸出到地址線bit[6。
返回圖2，地址代替指示寄存器13在確定了故障地址線的情況下， 利用來自故障地址線確定部71的指示，向地址線代替電路發出指示， 以代替高位地址線，切換為從該故障地址線分支的分支地址線，與權利 要求書中記栽的"地址線代替指示單元"對應。在本實施例中，在確定 了故障地址線的情況下，首先，向地址線代替電路發出指示，以代替地 址線bit問，切換為從該故障地址線分支的分支地址線，在確定了多條 故障地址線的情況下，向地址線代替電路發出指示，以按照地址線 bit[6、地址線bit[5的順序進行切換。
更具體而言，例如，如圖4的(A)所示，在故障地址線確定部71 確定了地址線bit
的故障后(參照圖4的(B)的(l))，地址線代 替電路14按照經由MMB I/F 11存儲在地址代替指示寄存器13中的指 示，停止地址線bit[O]以及地址線bit[31的使用(參照圖4的(B )的(2 )), 停止針對bit[6的系統地址線SA[6以及針對bit[5]的系統地址線SA5
的使用(參照圖4的(B)的(3))，并進行切換，以代替來自針對bit[6
的系統地址總線SA[6的輸入，將來自系統地址總線SA
的分支地址 線的輸入輸出到地址線bit[5(參照圖4的(B)的(4))。
存儲器容量指示寄存器15，在代替高位地址線，切換為從故障地址線分支的分支地址線的情況下，計算現有的存儲器容量并向CPU和管 理卡指示。即，如圖4的(A)所示，在代替地址線bit問，將來自系統 地址總線SA[0的分支地址線的輸入輸出到地址線bit[6而進行了切換 情況下，計算現有的存儲器容量為64字節并向CPU和管理卡指示(參 照圖4的(A)的(5))。此外，例如，如圖4的(B)所示，在代替地 址線bit[6，將來自系統地址總線SA[0的分支地址線的輸入輸出到地址 線bit[6而進行切換，并代替來自針對bit[5的系統地址總線SA[5的 輸入，將來自系統地址總線SA[3的分支地址線的輸入輸出到地址線 bit[5I而進行了切換的情況下，計算現有的存儲器容量為32字節并向 CPU和管理卡指示(參照圖4的(A)的(5))。
實施例1中的地址線處理裝置的處理過程
接著，使用圖5說明實施例1中的地址線處理裝置10的處理。圖5 是表示實施例1中的地址線處理裝置的處理過程的圖。
首先，實施例1中的地址線故障處理裝置10在計算機系統的電源接 通后(步驟S501肯定)，i殳置在MMB 7中的故障地址線確定部71例如 按照上述圖3所示的處理，檢查與存儲器6連接的地址線，確定故障地 址線(步驟S502 )。在此，如果沒有確定故障地址線(步驟S502否定)， 則結束處理。
與此相反，地址代替指示寄存器13在確定了故障地址線后(步驟 S502肯定)，向地址線代替電路14指示進行地址線代替(步驟S503 )。 具體而言，在圖4的(A)所示的情況下，由于確定了地址線bit[0的故 障，所以指示進行切換，以代替地址線bit[6，將來自系統地址總線SA[O
的分支地址線的輸入輸出到地址線bit[6。
并且，存儲器容量指示寄存器15向CPU 1和MMB 7指示計算出 的現有存儲器(步驟S503),并結束處理。即，如圖4的(A)所示， 在代替地址線bit問，將來自系統地址總線SA[OI的分支地址線的輸入輸 出到地址線bit[61而進行了切換的情況下，計算現有的存儲器容量為64 字節并向CPU和管理卡指示。
實施例1的效果如上所述，根據實施例1，檢查與每個比特連接的地址線以確定故
障地址線，在與存儲器6的高位比特連接的高位地址線上，連接從與該 高位比特之外的低位比特連接的低位地址線分別分支的分支地址線，并 切換來自高位地址線的輸入與來自分支地址線的輸入中的任一個，在確 定了故障地址線的情況下，代替高位地址線，切換為從該故障地址線分 支的上述分支地址線，因此犧牲高位地址線以代替為低位地址線，由此 能夠繼續進行該存儲器的使用，在存儲器的地址線發生了故障的情況下 也能避免由存儲器退化帶來的大幅的存儲器容量減少。
此外，根據實施例1,在代替高位地址線，切換為從故障地址線分 支的上述分支地址線的情況下，計算現有的存儲器容量并向CPU和管 理卡指示，因此CPU和管理卡能夠檢測到地址線代替后的存儲器容量， 能夠判斷重新起動后的系統的結構等(例如，以現有的存儲器容量是否 能夠進行系統的重新起動等)。
此外，才艮據實施例1，在MMB 7中包括故障地址線確定部71以確 定故障地址線，因此能夠利用固件實現故障地址線的確定，與在存儲器 控制器5內進行確定的方法相比，能夠避免配置復雜的電路。
實施例2
在上述實施例中，i兌明了在MMB7中包括故障地址線確定部71的 情況，在實施例2中，說明在存儲器控制器5中包括故障地址線確定部 71的情況。
實施例2中的地址線故障處理裝置的結構
首先，在開始時使用圖6說明實施例2中的地址線故障處理裝置。 圖6是表示實施例2中的地址線故障處理裝置的結構的模塊圖。
實施例2中的地址線故障處理裝置10與圖2所示的實施例1中的地 址線故障處理裝置10的結構相同，但故障地址線確定部71不包括在 MMB7中，而是包括在存儲器控制器5中這一點有所不同。以下以此 為中心進行說明。
在實施例2中，計算機系統的電源接通后，故障地址線確定部71經由位于存儲器控制器5中的MMB I/F 11接收來自MMB 7的"檢查 與存儲器6連接的地址線以確定故障地址線"的命令，例如，按照上述 的圖3所示的處理，檢查與存儲器6連接的地址線，以確定故障地址線。 另夕卜，實施例2中的故障地址線確定部71不經由MMB I/F 11便可取得 經由寫緩沖51存儲在寫數據指示寄存器16中的寫入數據和經由讀緩沖 52存儲在讀信息寄存器12中的讀入數據，以確定故障地址線。
并且，故障地址線確定部71不經由MMB I/F 11便可向地址代替指 示寄存器13指示已確定的故障地址線的切換。具體而言，在圖4的(A) 所示的情況下，由于確定了地址線bit[0的故障，因此指示進行切換， 以代替地址線bit[6j，將來自系統地址總線SA0的分支地址線的輸入輸 出到地址線bit6。
實施例2的效果
如上所述，根據實施例2，在存儲器控制器5內確定故障地址線， 因此能夠在硬件上進行故障地址線的確定，與在MMB 7內進行確定的 方法相比，能夠縮短故障地址線的確定所需的時間。
實施例3
另外，在此之前說明了實施例1以及實施例2中的地址線故障處理 裝置，本發明在上述實施例以外還能以各種不同的方式實施。因此，在 下文中，作為實施例3的地址線故障處理裝置，將各種不同的實施例分 為(1) ~ (7)進行說明。
(1)故障地址線的檢查
在上述的實施例1以及實施例2中，說明了在計算機系統的電源接 通時進行故障地址線的檢查的情況，但本發明并不限定于此，也可以在 計算機系統工作期間，每隔固定時間(例如，每隔l個小時)進行故障 地址線的檢查。
(2 )存儲器數
在上述的實施例1以及實施例2中，說明了包括一個存儲器的計算 機系統的情況，但本發明并不限定于此，在包括多個存儲器的計算機系統中，也可以為每個存儲器在存儲器控制器內設置地址線代替電路14， 在檢查每個存儲器的地址線以確定故障地址線的情況下，利用與該故障 地址線對應的地址線代替電路進行處理。
(3 )現有存儲器容量
在上述的實施例1以及實施例2中，說明了作為處理一條地址線的 故障的結果，存儲器容量減半的情況，例如，在DIMM (Dual In-line Memory Module )等中， 一條地址線共用行地址與列地址，因此在處理 了一條地址線的故障的情況下，存儲器容量變為四分之一。
(4)地址線代替電路
在上述的實施例1以及實施例2中，說明了在地址線代替電路14 中分支到兩條高位地址線的情況，但本發明并不限定于此，通常，同時 有兩條地址線發生故障的情況很少，因此也可以是分支到一條高位地址 線的情況，與此不同，根據計算機系統中配置的存儲器的整個容量進行 判斷，也可以是分支到三條以上的高位地址線的情況。
(5 ) MMB
在上述實施例2中，在電源接通時經由位于存儲器控制器5中的 MMB I/F 11從MMB 7接收"檢查與存儲器6連接的地址線以確定故障 地址線，，的命令，但此處來自MMB 7的命令也可以簡單地是在電源接 通后表示電源已穩定的情況的1比特的信號。或者一般地，也可以用輸 入到LSI的復位信號代替。此時，相當于MMB7的裝置也可以用稱作 電源監視電路或復位電路的硬件來實現。
(6)系統結構等
此外，在本實施例中說明的各個處理中，作為自動進行的處理說明 的處理的全部或者一部分也可以手動進行。例如，用戶可以從鍵盤或觸 摸屏要求進行故障地址線的檢查。此外，關于包含上述文字中或附圖中 表示的處理過程(例如，圖3所示的地址線的檢查順序等)、控制過程、 具體名稱、各種數據或參數的信息，除了特別提到的情況外可以任意進 行變更。此外，圖示的各裝置的各結構要素是功能概念上的要素，在物理上 不一定如圖示那樣構成。即，各裝置的分散、結合的具體方式不受圖示
的方式限定(例如，圖2的方式等)，其全部或一部分可以根據各種負 栽或使用情況等以任意的單位在功能上或物理上分散/結合而構成。此 外，由各裝置進行的各處理功能的全部或任意一部分可以由CPU以及 該CPU分析執行的程序實現，或者可作為由布線邏輯構成的硬件實現。
(7)故障地址線處理程序
另外，在上述的實施例1以及實施例2中，說明了利用硬件邏輯實 現各種處理的情況，但本發明并不限定于此，也可以由計算機執行預先 準備的程序。因此，下面使用圖7說明執行具有與上述實施例l所示的 地址線故障處理裝置10具有相同功能的地址線故障處理程序的計算機 (MMB)的一個例子。圖7是表示執行實施例1中的地址線故障處理 程序的計算機的圖。
如圖7所示，作為信息處理裝置的計算機700使用總線770等連接 鍵盤710、顯示器720、 CPU 730、 ROM 740、 HDD 750以及RAM 760 而構成，此外與由CPU1、 1/0橋4、存儲器控制器5、存儲器6、系統 地址總線2、系統數據總線3、存儲器數據總線8以及存儲器地址總線9 構成的計算機連接。
ROM 740中預先存儲與上述實施例1所示的地址線故障處理裝置 10具有相同功能的地址線故障處理程序，即，如圖7所示，預先存儲故 障地址線確定程序741、地址代替指示程序742、存儲器容量指示程序 743。另外，這些程序741 ~ 743與圖2所示的地址線故障處理裝置10 的各結構要素相同，可以適當進行結合或分散。
并且，通過CPU 730從ROM 740中讀出并執行這些程序741 ~ 743, 如圖7所示，各程序741~743作為故障地址線確定過程731、地址代替 指示過程732、存儲器容量指示過程733起作用。另外，各過程731~ 733與圖2所示的故障地址線確定部71、地址代替指示寄存器13、存儲 器容量指示寄存器15分別對應。
此外，如圖7所示，HDD 750中設置讀寫信息數據751、地址線代替指示數據752和存儲器容量數據753。該讀寫信息數據751對應于圖 2中使用的讀信息寄存器12以及寫數據指示寄存器16，地址線代替指 示數據752對應于地址代替指示寄存器13存儲的地址線代替指示，存 儲器容量數據753對應于存儲的現有存儲器容量。并且，CPU 730對讀 寫信息數據751登記讀寫信息數據761，對地址線代替指示數據752登 記地址線代替指示數據762，對存儲器容量數據753登記存儲器容量數 據763，基于該讀寫信息數據761、地址線代替指示數據762和存儲器 容量數據763執行地址線故障處理。
另外，上述的各程序741 ~ 743不一定從最初起《更存儲在ROM 740 中，也可以例如在插入到計算機700中的軟盤(FD)、 CD-ROM、 MO 盤、DVD盤、磁光盤、IC卡等"可移動用物理介質"，或者在計算機 700的內外包括的HDD等"固定用物理介質"，此外，也可以在經由/> 共線路、因特網、LAN、 WAN等與計算機700連接的"其他計算機(或 服務器)"等中存儲各程序，計算機700從它們讀出各程序并執行。
產業上的可利用性
如上所述，本發明涉及的地址線故障處理裝置、地址線故障處理方 法、地址線故障處理程序、信息處理裝置以及存儲器控制器在處理與存 儲器的每個比特連接的地址線的故障的情況中是有用的，特別適于在存 儲器的地址線發生了故障的情況下也能避免由存儲器退化帶來的大幅 的存儲器容量減少。
權利要求
1、一種處理與存儲器的每個比特連接的地址線的故障的地址線故障處理裝置，其特征在于包括檢查與所述每個比特連接的地址線以確定故障地址線的故障地址線確定單元；在與所述存儲器的高位比特連接的高位地址線上，連接從與該高位比特之外的低位比特連接的低位地址線分別分支的分支地址線，并切換來自所述高位地址線的輸入與來自所述分支地址線的輸入中的任一個以輸出到所述高位比特的地址線代替單元；以及在通過所述故障地址線確定單元確定了所述故障地址線的情況下，向所述地址線代替單元發出指示，以代替所述高位地址線，切換為從該故障地址線分支的所述分支地址線的地址線代替指示單元。
2、 根據權利要求l所述的地址線故障處理裝置，其特征在于所述故障地址線確定單元在經由所述地址線與所述存儲器連接的存儲器控制器內確定所述故障地址線。
3、 根據權利要求l所述的地址線故障處理裝置，其特征在于所述故障地址線確定單元在控制所述存儲器控制器的存儲器控制器控制裝置中確定所述故障地址線。
4、 根據權利要求l所述的地址線故障處理裝置，其特征在于還包括現有存儲器容量指示單元，用以在通過所述地址線代替指示單元代替所述高位地址線，切換為從所述故障地址線分支的所述分支地址線的情況下，計算現有的存儲器容量并向CPU和管理卡指示。
5、 一種地址線故障處理方法，該方法是對以如下方式構成的地址線組處理地址線故障的地址線故障處理方法在與存儲器的每個比特連接的地址線中，在與所述存儲器的高位比特連接的高位地址線上，連接從與該高位比特之外的低位比特連接的低位地址線分別分支的分支地址線，并切換來自所述高位地址線的輸入與來自所述分支地址線的輸入中的任一個以輸出到所述高位比特；該方法其特征在于包含檢查與所述每個比特連接的地址線以確定故障地址線的故障地址線確定步驟；以及在通過所述故障地址線確定步驟確定了所述故障地址線的情況下，向所述地址線代替單元發出指示，以代替所述高位地址線，切換為從該故障地址線分支的所述分支地址線的地址線代替指示步驟。
6、 一種地址線故障處理程序，該程序是使計算機執行對以如下方式構成的地址線組處理地址線故障的地址線故障處理方法的地址線故障處理程序在與存儲器的每個比特連接的地址線中，在與所述存儲器的高位比特連接的高位地址線上，連接從與該高位比特之外的低位比特連接的低位地址線分別分支的分支地址線，并切換來自所述高位地址線的輸入與來自所述分支地址線的輸入中的任一個以輸出到所述高位比特；該程序其特征在于使計算機執行檢查與所述每個比特連接的地址線以確定故障地址線的故障地址線確定過程；以及在通過所述故障地址線確定過程確定了所述故障地址線的情況下，向所述地址線代替單元發出指示，以代替所述高位地址線，切換為從該故障地址線分支的所述分支地址線的地址線代替指示過程。
7、 一種信息處理裝置，該裝置包括處理器、存儲器、以及通過地址線與所述處理器及所述存儲器連接并控制所述存儲器的訪問處理的存儲器控制器，其特征在于所述存儲器控制器包括檢查所述地址線以確定發生了故障的故障地址線的故障地址線確定單元；連接所述存儲器的高位地址線和從所述存儲器的低位地址線分支的分支地址線，并切換來自所述高位地址線的輸入與來自所述分支地址線的輸入的地址線切換單元；以及在通過所述故障地址線確定單元確定了所述故障地址線的情況下，向所述地址線切換單元發出指示，以代替所述高位地址線，切換為從該故障地址線分支的所述分支地址線的指示單元。
8、 一種存儲器控制器，該存儲器控制器是連接在處理部與存儲器之間，經由系統地址線從所述處理部接收系統地址，經由存儲器地址線向所述存儲器輸出存儲器地址并控制所述存儲器的讀寫的存儲器控制器，其特征在于包括檢測所述存儲器地址線中是否發生了故障的檢測單元；將提供給高位存儲器地址線的所述存儲器地址切換為所述系統地址的高位系統地址和所述系統地址的低位系統地址中的任一個的選擇單元；以及在通過所述檢測單元檢測到了低位存儲器地址線的故障發生的情況下，將提供給所述高位存儲器地址線的所述高位系統地址切換為與檢測到所述故障發生的所述低位存儲器地址線對應的所述低位系統地址的單元。
全文摘要
包括在與存儲器的高位比特連接的高位地址線上，連接從與該高位比特之外的低位比特連接的低位地址線分別分支的分支地址線，并切換來自高位地址線的輸入與來自上述分支地址線的輸入中的任一個以輸出到高位比特的地址線代替電路，在檢查與每個比特連接的地址線并確定了故障地址線的情況下，向地址線代替電路發出指示，以代替高位地址線，切換為從該故障地址線分支的分支地址線，由此在存儲器的地址線發生了故障的情況下也能避免由存儲器退化帶來的大幅的存儲器容量減少。
文檔編號G06F12/16GK101529397SQ20068005619
公開日2009年9月9日 申請日期2006年10月27日 優先權日2006年10月27日
發明者鈴木賢司 申請人:富士通株式會社