采用抖動注入的高速收發信機測試儀的制作方法

專利名稱：采用抖動注入的高速收發信機測試儀的制作方法
技術領域：
本發明一般涉及集成電路測試領域。更具體地說，本發明 針對釆用抖動注入的高速收發信機測試儀。
背景技術：
由于高速收發信機電路相比傳統總線技術的出色特性，在 微電子和計算機行業中廣為應用。這些特性包括但不限于更高的吞吐 量和布線效率。但是，這種電路在性質上是模擬的且通常難于可靠地 設計、表征和制造。因此，這種不可靠性為生產測試階段帶來了挑戰。 這些挑戰迫使測試專業人員修改其質量保證方法。例如，這些修改包 括設計新方法來篩選現代高速收發信機設計，因為簡單的循環測試法 不再有用。因此，為了正確地篩選高速收發信機設計，需要應力眼圖 測試。這些測試生成人工引發的抖動并將其引入收發信機裝置以便測 量裝置抗抖動的能力。值得注意的是，當前存在用于應力眼圖生成的 抖動注入儀器。但是，由于這些儀器的高成本、數量有限的通道以及 對模擬調制電路的需要，它們極少實際用于生產測試。此外，廣泛用 于抖動注入的延遲線技術無法為當前高速收發信機設計中可用的最小 延遲元件生成足夠小的延遲步長。此缺點可通過使用才莫擬相位插值技
術來克服，沖莫擬相位插值技術允許生成小于單位延遲元件的延遲步長。 但是，這些技術要求謹慎地調整且易受處理、制作和環境狀況的影響， 并排除了僅數字或低成本應用中延遲發生器的引入。

發明內容
在一個實施例中，本發明公開針對高速數字測試^f義。高速 數字測試儀包含抖動發生器，抖動發生器中包含配置為接收第一時鐘 輸入信號和相對于第一時鐘輸入信號相移一個延遲的第二時鐘輸入信 號。復用器具有復用器輸入和復用器選擇端口。相位濾波器可操作地 連接至復用器輸出。相位選擇信號發生器可操作地與復用器選擇端口 通信并配置為生成相位選擇信號以不斷在第一時鐘信號和第二時鐘信 號之間進行選擇。在另一個實施例中，本發明公開針對生成高速抖動測試模 式的方法。該方法包括生成快速變化的相位信號，其中包^^f氐頻相位 信號和至少一個高頻分量。快速變化的相位信號經濾波以創建基本上 缺失至少 一個高頻分量的濾波相位信號。并行數據串行化為濾波相位 信號的函數以創建高速抖動測試^t式。在又一個實施例中，本發明^Hf針對測試具有串行^接收端 口和串行發射端口的被測裝置的方法。該方法包括生成快速變化的相 位信號，其中包含低頻相位信號和至少一個高頻分量。快速變化的相 位信號經濾波以創建基本上缺失至少一個高頻分量的濾波相位信號。 多個數據輸入端口上的并行數據串行化為濾波相位信號的函數以創建 串行測試模式。串行測試模式輸入被測裝置的串行接收端口 。來自被 測裝置的串行發射端口的串4亍數據信號。串行數據信號去串4亍化為并 行數據以創建去串行化的數據信號。輸入^皮測裝置的串行接收端口的 去串行化的數據信號。在又一個實施例中，本發明乂>開針對測試具有串行接收端 口和串行發射端口的被測裝置的方法。該方法包括使;故測裝置能在其
串行發射端口上發射串行數據信號。從被測裝置的串行發射端口接收 串行數據信號。串行數據信號去串行化為并行數據。并行數據輸入串 行化器的多個數據輸入端口。生成快速變化的相位信號，其中包^^[氐 頻相位信號和至少一個高頻分量。快速變化的相位信號經濾波以創建 基本上缺失至少 一個高頻分量的濾波相位信號。多個數據輸入端口上 的數據串行化為濾波相位信號的函數以創建串行測試模式。串行測試 信號輸入被測裝置的串行接收端口 。使被測裝置能對比接收的信號與 串行數據信號。


為了便于說明本發明，附圖表示本發明的一個或多個實施 例的若干方面。但是應當理解，本發明不限于附圖所示的準確配置和 手段，附圖包括
圖l是本發明公開的測試設置的示意圖2是輸入圖1的PLL的調相信號的示圖3是本發明公開的備選高速測試儀的示意圖，其中包含用于驅 動時鐘信號復用器的選擇線的循環存儲器；
圖4是適合在本發明公開的高速測試儀中使用的sigma-delta調制 器的高級示意圖5是示圖，表示使用本發明公開的測試儀可以實現的小于最小 硬件延遲的延遲；
圖6是本發明公開的另一高速收發信機測試儀的示意圖，其中包 含與被測裝置連接的接收和發射端口；以及
圖7是利用多比特調制的本發明公開的抖動發生器的示意圖。
具體實施例方式現在參照附圖，圖1表示根據本發明第一實施例的抖動測
試設置ioo。在高層面上，測試設置ioo包括與一個或多個^:測裝置(DUT)如DUT 108通信的高速測試儀104,每個高速測試儀包含高速 收發信機電路，如收發信機電路112。如下文詳細說明，配置測試4義 104為收發信機電路112提供高速抖動刺激模式(由箭頭116代表)，用 于測試收發信機電路對抖動輸入的響應。同樣如下文所述，測試儀104 的 一個有用特性是，測試儀可以設計為使用極簡單的硬件基于極d、延 遲(通常從根本上僅受半導體裝置內的熱擾動導致的噪聲所限制)生成 抖動刺激模式，如模式116。本領域普通技術人員很容易理解，DUT 108 事實上可以是包含高速收發信機電路的任何微電子裝置，如 PCI-Express 、 Serial ATA、 Serial RapidIO 、 Full-buffered DIMM和 Hypertransport⑧應用中使用的可以獲益于使用抖動高速串行化數據信 號進行測試的其中那些。在所示實施例中，測試4義104包含至少一個用于串行化并 行測試數據124的高速數據傳輸串行化器120，以及用于驅動數據傳 輸串行化器的輸入以注入抖動到刺激^t式116中的抖動發生器128。 刺激沖莫式116的測試數據124可源自應用于數據串行化復用器120的 輸入132的一個或多個低頻并行字。例如，測試數據124可從存儲器(未 示出)(如測試儀104內置的存儲器)產生，存儲器通常但并不一定以相 比刺激4莫式116的相對低頻運行，并通常使用與DUT 108相同的低成 本技術。在操作期間，測試數據124進入數據傳輸串行化器120作為 抖動發生器128的輸出信號136的函數，由此將并行測試數據轉換為 以例如每秒幾千兆比特(Gbps)的速率運行的高質量抖動串行才莫式116。 本領域普通技術人員知道，取代于單個數據傳輸串行化器120，測試 儀104可包含多個數據傳輸串行化器以創建低成本多通道脈沖或多通 道模式發生器。應該理解，數據傳輸串行化器120可設計為包含協議 特定功能，如8b/10b編碼、PRBS獲得和檢查等等其他。抖動發生器128可包含用于生成調相信號144的相位調制 器140。在所示實施例中，調制器144包含復用器148，復用器將時鐘 信號152與相位延遲時鐘信號156結合為相位選擇信號160的函數，
相位選擇信號在未延遲的時鐘信號和相位延遲的信號之間選擇，作為
相位選擇信號上包含的快速變化的二進制數據146的函數。如下文所 述，二進制數據164設計為包含各種頻率分量，如低頻正弦波和高頻 分量，并可由任何適當來源生成。本領域普通技術人員知道，對于復 用器148，相位選擇信號160包含控制數據，在兩個復用輸入的此例 中，由用于在兩個輸入之間選擇的高("1")和低("0")離散數據比特 的連續數據流表示。在所示實施例中，相位延遲的時鐘信號156可簡 單通過使時鐘信號152經過延遲168生成，其可設計為具有固定延遲 或允許延遲值在特定范圍內的可編程延遲值。本領域的技術人員知道， 這些延遲值可根據所需的測試條件為所考慮的DUT選擇。測試儀104的一個重要特性是，延遲168不需要很小，可以 使用合理界定的大小以便能更魯棒地處理變量。根據所示測試儀104， 實現微小延遲生成在相位選擇信號160的選擇的算法步驟中完成并且 不依靠或受限于任何特定硬件實現。所提出發明的這一屬性有幾個優 點。PLL輸入的時鐘速度以及相位選擇邏輯計時的速度在100 MHz到 300MHz的范圍內，而最終輸出速度在2GHz到6GHz的范圍內。因 此，測試儀104允許使用單個硬件電路在GHz信號上注入大的和小的 抖動值最大抖動值等于延遲168的值(可在100 MHz時輕+〉建立)， 而最小值由sigma-delta調制的屬性決定，如上文所述。參照圖2，同時參照圖1，圖2表示由復用器148(圖l)對時 鐘輸入信號152、相位延遲時鐘信號156和相位選擇信號160的操作 生成的圖1的調相信號144的示例部分200。在圖2中，部分200是 由多個時鐘信號部分204和延遲信號部分208組成的方波信號。相位 選擇信號部分212,表示為多個低控制比特216(即選擇時鐘信號152 的"0")和多個高控制比特220(即選擇相位延遲時鐘信號156的"1")， 反映了復用器所接收的相位選擇信號160(圖l)的一部分，如上所迷。 本領域技術人員將知道，調相信號144包含多個值相等的延遲部分224 A-C。這些部分224A-C與之前就圖1所述的粗延遲168所引入的固定
延遲一致。再參照圖1，抖動發生器128還包含相位濾波器，如鎖相環 (PLL)172，適合于測試儀104所采用的微小延遲生成技術。更具體地 說，為了以數字方式注入抖動并施壓于高速收發信機電路112以測量 它對傳輸干擾的耐受性，測試儀104依賴于利用PLL 172的頻率選擇 性性質的微小延遲生成技術。在運行中，PLL 172接收并過濾掉調相 信號144的高頻分量以生成輸出信號136，而輸出信號136如上所述 是數據傳輸串行化器120的選擇線的輸入。因此，測試數據124進入 數據串行化器復用器120作為輸出信號136的函數，而輸出信號136 是調相信號144的高頻濾波版本，由此將并行測試數據轉換為高質量 抖動串行沖莫式116。本領域普通技術人員將知道，單個PLL 172可耦 合至單個數據傳輸串行化器120，如圖所示，或單個PLL 172可耦合 至多個數據傳輸串行化器120(未示出)。前一個配置讓每個數據傳輸串 行化器120可以相互獨立的工作，而后一個配置盡管節省能源，會導 致每個數據傳輸串行化器120以相同方式抖動。圖3表示根據本發明的另一個抖動測試設置300。在高層面 上，抖動測試設置300包括在運行上與至少一個DUT308通信的高速 測試儀304。抖動測試設置300和圖1的抖動測試設置IOO之間的不 同之處在于，圖3的高速測試儀304具有由軟件^臭擬sigma-delta調制 器316生成的相位選擇信號312。為了便于說明，圖3的高速測試儀 304的所有其他部件可以與圖1的高速測試儀104的相應各個部件相 同或相似。也就是說，圖3的高速測試儀可包含數據傳輸串行化器314, 用于從任意測試數據320生成高速刺激才莫式318以響應來自抖動發生 器328的相位濾波輸出信號324,抖動發生器328包含與從時鐘信號 復用器340輸出的調相信號336串聯的PLL332，時鐘信號復用器340 的輸入為時鐘信號334、相位延遲時鐘信號348、以及相位選擇信號 312。除了模擬sigma-delta調制器316會導致的操作中的任何差異之外， 高速測試儀304的操作可與上述就圖1的高速測試儀104所述的相同。在所示實施例中，模擬sigma-delta調制器316包含循環存 儲器352,循環存儲器352存儲各個控制比特356的序列，用于在復 用器340的兩個輸入(即時鐘信號344和相位延遲時鐘信號348)之 間按順序以高速(如100 MHz - 200 MHz)進行選擇，從而按照以上就圖 1和圖2所述的方式生成調相信號336。在本實施例中，循環存儲器 352的內容(如控制比特356)根據sigma-delta調制選擇。更具體地說， 為了生成相位選擇信號312，在軟件中模擬sigma-delta調制器，如圖4 中所示的sigma-delta調制器400。此sigma-delta調制器400的輸入W 是定作目標的所需相位調制信號。它可以是DC信號(如延遲小于當前 技術的最小延遲)、正弦波信號或任何任奮f曼速變化的信號。輸入信號 jc/w/的最大頻率等于sigma-delta調制器400的帶寬。sigma-delta調制器 400通常包含將多比特量化器408的輸出送到誤差調制器412的反饋 回路404。有關sigma-delta轉換的更多信息，本領域技術人員可參考 S.R. Norsworthy， R. Schreier, G. C. Temes, editors, Delta-Sigma數據 轉換理論、設計和纟莫擬,New York; IEEE Press, 1997，通過引用 完整地結合到本文中。在軟件中模擬sigma-delta調制器400時，它生成包含原始 輸入信號；c/w/和不需要的高頻量化噪聲的1比特輸出波形。通過使 sigma-delta調制器400的帶寬匹配PLL 332的帶寬，確保不需要的高 頻量化噪聲位于PLL的抑止帶，并因此不會通過PLL被傳送到相位濾 波輸出信號324中。例如，由于大部分PLL具有二級相位響應，因此 只需要在軟件中模擬二級sigma-delta調制器。如果使用更高級PLL， 可才莫擬匹配級的sigma-delta調制器。美國專利申請序號09/844,675中 提供了使用循環存儲器如循環存儲器352模擬sigma-delta調制信號的 說明。應該注意，如果可以容忍硬件障礙，可以使用完全合格的 sigma-delta調制器(如圖4中所示的sigma-delta調制器400)來替代循環 存儲器352。還應該注意，可以使用非循環存儲器替代循環存儲器352。 在這種情況下，控制比特的重復序列(如圖3中所示的比特序列356)
可以互相串聯在串行(或其他)存儲器(未示出)中存儲許多次。時鐘信號344的頻率和循環存儲器352的觸發器358的時鐘 頻率可以相同也可以互不相同。在它們相同的情況下，最小頻率將由 PLL 332的相位響應的帶寬和所用sigma-delta調制器的質量決定。如 果時鐘頻率太低，sigma-delta調制器的過抽樣率將會低，并且相位信 號(如正弦波)的質量會受到影響。相反，如果時鐘頻率高，編碼信號 的質量會提高，但圖3中延遲360的最大大小會減小。因此，對于此 方法，在延遲調制范圍和延遲調制質量之間有一個折衷。(圖7表示根 據本發明制作的可減輕這種狀況的備選測試儀700的實施例，如下文 詳細論述。)在備選實施例中，時鐘信號344和循環存儲器352的觸發 器358的頻率可以互不相同。但是，它們需要同步。參照圖5，同時參照圖3，圖5筒要說明了使用根據本公開 制作的測試儀(如圖3中的測試儀304)的重要優點。圖5說明相位濾波 信號(如圖3中的相位濾波信號324)的示例前沿500。在此實例中，循 環存儲器352的控制比特356(圖3)使用sigma-delta調制編碼DC信號。 也就是說，在軟件中使用恒定輸入信號模擬sigma-delta調制器。由于 在通過恒定輸入信號才莫擬時，sigma-delta調制器會表現出聲音行為， 在^f莫擬階段必須謹慎以確保所有輸出諧波^皮PLL 332的頻率響應充分 抑制。如圖所示，相位濾波信號324的前沿500(和后沿[未示出])表現 出相對于相應未延遲前沿508的延遲504,該延遲是從未延遲前沿508 到可使用當前技術實現的最小硬件延遲所延遲的硬件延遲信號520的 前沿516的最小硬件延遲512的分數。顯然，才莫擬的sigma-delta調制 允許實現遠遠短于最小硬件延遲512的延遲(延遲504)。接下來參照附圖6，此圖表示根據本公開制作的另一個高速 抖動測試儀600。鑒于以上就圖1和圖3分別描述的測試儀104、 304 顯示為每個只包含發射端口 ，圖6中的測試^f義600同時具有發射端口 604和接收端口 608,允許對高速收發信機(未示出)進行環回測試。更 具體地說，DUT(未示出)的高速串行發射端口 612發送串行數據流(以
箭頭616表示)到測試儀600的接收端口 608。在所示實施例中，^接收 端口 608包含用于恢復串行數據流616的計時的時鐘恢復單元 (CRU)620,以及用于去串行化串行數據流616至低頻并行總線628的 去串行化器624。此并行總線628循環連接到發射端口 604處的數據 傳輸串行化器632。在并行總線628上回送的信號比環回高速串行數 據流616更不容易出錯。在其發射端口側，測試儀600的數據傳輸串行化器632由抖 動發生器636驅動，該抖動發生器可分別與圖1、 3和7中的抖動發生 器128、 328、 700中的任一個相同或相似。分別像圖1和3中的數據 傳輸串行化器120、 314—樣，數據傳輸串行化器632輸出高速抖動刺 激才莫式(以箭頭640表示)以輸入DUT。抖動注入可分別以與圖1和3 中的測試儀104、 304相同的方式應用于數據傳輸串行化器632。本領域的技術人員應該清楚，測試儀600的環回不同于傳 統環回。通過從DUT發射端口 612恢復時鐘計時并完全去串行化高速 串行數據流616，測試儀600完全分離了 DUT發射性能與DUT接收 性能。DUT接收端口 644看到的是帶有控制抖動輪廓的標稱良好信號。 因此，這一測試階段的失敗將僅僅歸因于DUT接收端口 644而不是 DUT發射端口 612。時鐘計時恢復還允許測試儀600與DUT異步運行 (當然，包括同步運行)。取決于應用，經常會需要測試兩種操作模式(即 同步和異步)的能力。圖7表示根據本公開制作的多比特抖動發生器700，它使用 多比特控制數據708而不是圖1、 3、 6分別所示的抖動發生器128、 318、 636的單比特控制數據生成相位濾波抖動信號704。本領域普通 技術人員很容易理解，多比特抖動發生器700可用于測試儀104、 304、 600中的任何一個以替代相應的單比特抖動發生器128、 328、 636。驅動抖動發生器700的多比特字符是具有兩個(二進制)以上 輸入的復用器712。因此，需要多于單個比特才能從輸入中進行各個 選擇。在所示實施例中，復用器712表示為具有四個輸入，即時鐘信號716和三個延遲的時鐘信號720A-C。這樣，每個選擇需要控制數據 708的兩個比特。在備選實施例中，復用器712的輸入數據可多于或 少于四個，而控制數據708包含用于每個選擇的適當數量的控制比特。
延遲時鐘信號720A-C可以任何適當的方式來生成。例如， 在所示實施例中，延遲時鐘信號720A-C使用延遲724A-C的級聯來創 建，延遲724A-C中的每一個與圖1中的延遲168相似。延遲724A-C 的值可以全部相同或每個至少與其他一個不同。在備選實施例中，延 遲724A-C不需要級聯，而是互相并行配置。此外，應該注意，雖然 控制數據708顯示為駐留在循環存儲器中，并非必須如此。例如，可 以使用任一個上述備選方案將控制數據708傳遞到復用器712。控制 數據708可使用上述單比特方案中使用的相同方法來生成。對于多比 特抖動發生器的模擬sigma-delta調制器實施例，主要差別在于在軟件 中模擬的是多比特sigma-delta調制器，而不是單比特sigma-delta調制 器。以上公開并在附圖中說明了示范實施例。本領域技術人員 會理解，可以對本文具體公開的實施例進行各種變更、省略和添加， 只要不背離本發明的精神和范圍。
權利要求
1.一種高速數字測試儀，包含抖動發生器，其包含配置為接收第一時鐘輸入信號和第二時鐘輸入信號的復用器，所述第二時鐘輸入信號相對于所述第一時鐘輸入信號相移一個延遲，所述復用器具有復用器輸出和復用器選擇端口；可操作地連接至所述復用器輸出的相位濾波器；以及與所述復用器選擇端口有效通信并配置為生成相位選擇信號以不斷在所述第一時鐘信號和所述第二時鐘信號之間進行選擇的相位選擇信號發生器。
2. 如權利要求l所述的高速數字測試儀，其中所述延遲在多個高速測 試中的每一個期間是恒定的。
3. 如權利要求2所述的高速數字測試儀，其中所述延遲是可編程 的，從而允許所述延遲在所述多個測試中變化。
4. 如權利要求l所述的高速數字測試儀，其中所述相位選擇信號具有 低頻分量和高頻分量，并且所述相位濾波器具有通帶選擇用于通過所述 低頻分量并阻止所述高頻分量。
5. 如權利要求l所述的高速數字測試儀，其中所述相位濾波器包含鎖 相環(PLL)。
6. 如權利要求l所述的高速數字測試儀，其中所述相位濾波器具有濾 波器輸出，且所述數字測試儀還包含具有可操作地與所述濾波器輸出通 信的串行化器選擇端口的并行數據串行化器。
7. 如權利要求6所述的高速數字測試儀，其中所述數據串行化器包 含多個數據輸入端口，且所述測試儀還包含去串行化器，該去串行化 器具有分別與所述串行化器的相應所述多個數據輸入端口通信的多個 數據輸出端口。
8. 如權利要求7所述的高速數字測試儀，其中所述去串行化器配 置為接收具有時鐘計時的串行數據流，且所述測試儀還包含用于從串 行數據流恢復時鐘計時的時鐘恢復單元。
9. 如權利要求l所述的高速數字測試儀，其中所i^目位選擇信號發 生器包含循環存儲器。
10. 如權利要求9所述的高速數字測試儀，其中所述循環存儲器包 含由模擬sigma-delta調制器生成的復用器控制數據。
11. 如權利要求l所述的高速數字測試儀，其中所述相位選擇信號發 生器包含sigma-delta調制器。
12. 如權利要求l所述的高速數字測試儀，還包含4且延遲，配置為延 遲所述第一時鐘輸入信號所im遲，以創建所述第二時鐘輸入信號。
13. 如權利要求l所述的高速數字測試儀，其中所述復用器接收至 少三個不同定相的時鐘輸入信號。
14. 如權利要求13所述的高速數字測試儀，其中所述相位選擇信號 發生器包含多比特寬循環存儲器。
15. 如權利要求13所述的高速數字測試儀，其中所述復用器配置 為接收N個不同定相的時鐘輸入信號，并且所述數字測試儀還包含具 有用于創建所述N個不同定相時鐘輸入信號的序列的N-1個粗延遲元 件。
16. —種生成高速抖動測試^莫式的方法，包括 生成快速變化的相位信號，其包含低頻相位信號和至少一個高頻分量；過濾所述快速變化的相位信號以創建基本上缺失所述至少一個高 頻分量的濾波相位信號；以及將并行數據串行化為所述濾波相位信號的函數，以創建高速抖動 測試一莫式。
17. 如權利要求16所述的方法，其中生成所述快速變化的相位信號 的步驟包括從多個不同定相的時鐘信號中輪流選擇。
18. 如權利要求17所述的方法，其中從所述多個不同定相的時鐘信 號中輪流選擇的步驟使用相位選擇信號執行。
19. 如權利要求18所述的方法，還包括生成所述相位選擇信號的步驟。
20. 如權利要求19所述的方法，其中生成所述相位選擇信號的步驟包 括觸發循環存儲器。
21. 如權利要求20所述的方法，其中生成所述相位選擇信號的步驟 包括觸發多比特寬循環存儲器。
22. 如權利要求16所述的方法，其中生成所述快速變化的相位信號 的步驟包括根據循環sigma-delta調制在時鐘信號和延遲時鐘信號之間 進行選擇。
23. 如權利要求16所述的方法，其中過濾所述快速變化的相位信號 的步驟包括將所述快速變化的相位信號輸入鎖相環。
24. —種測試具有串行接收端口和串行發射端口的祐:測裝置的方法， 生成包含低頻相位信號和至少一個高頻分量的快速變化的相位信號，包 括生成快速變化的相位信號，其包含4氐頻相位信號和至少一個高頻分量；過濾所述快速變化的相位信號，以創建基本上缺失所述至少一個 高頻分量的濾波相位信號；將多個數椐輸入端口上的并行數據串行化為所述濾波相位信號的 函數，以創建串行測試;f莫式；將所述串行測i^莫式輸入被測裝置的串行接收端口 ；從尋皮測裝置的串行發射端口接收串行數據信號；將所述串行數據信號去串行化為并行數據，以創建去串行化的數 據信號；以及將所述去串行化的數據信號重新串行化以輸入被測裝置的串行接收 端口。
25. 如權利要求24所述的方法，其中生成所述快速變化的相位信號 的步驟包括從多個不同定相的時鐘信號中輪流選擇一個時鐘信號。
26. 如權利要求24所述的方法，其中過濾所述快速變化的相位信號 的步驟包括將所述快速變化的相位信號輸入鎖相環。
27. 如權利要求24所述的方法，其中所述串行數據信號包含時鐘計 時，并且所述方法還包括從所述串行數據信號接收所述時鐘計時的步 驟。
28. —種測試具有串行接收端口和串行發射端口的^^測裝置的方 法，包括使被測裝置能在其串行發射端口上發射串行數據信號； 從3皮測裝置的串行發射端口接收所述串行數據信號； 將所述串行數據信號去串行化為并行數據； 將所述并行數據輸入串行化器的多個數據輸入端口 ； 生成快速變化的相位信號，其包含低頻相位信號和至少一個高頻 分量；過濾所述快速變化的相位信號以創建基本上缺失所述至少一個高 頻分量的濾波相位信號；將所述多個數據輸入端口上的數據串行化為所述濾波相位信號的 函數，以創建串行測試信號；將所述串行測試信號輸入被測裝置的串行接收端口 ；以及使被測裝置能對比接收的信號與所述串行數據信號。
全文摘要
一種用于測試高速串行收發信機電路的測試儀。所述測試儀包含抖動發生器，抖動發生器使用快速變化的相位選擇信號在兩個或更多不同定相的時鐘信號之間進行選擇以生成調相信號。所述相位選擇信號設計為包含低頻和高頻分量。所述調相信號輸入相位濾波器以過濾掉不需要的高頻分量。相位濾波器的濾波輸出輸入數據傳輸串行化器以將低速并行字串行化為高速抖動測試模式。
文檔編號G06K5/00GK101351810SQ200680049042
公開日2009年1月21日 申請日期2006年10月27日 優先權日2005年10月27日
發明者B·皮什達, C·K·L·譚, M·M·哈菲德, S·拉貝熱 申請人:Dft微系統公司