非dram指示符和存取未存儲于dram陣列中的數據的方法

專利名稱：非dram指示符和存取未存儲于dram陣列中的數據的方法
技術領域：
本發明大體上涉及存儲器領域，且明確地說，涉及從SDRAM讀取未存儲于DRAM 陣列中的數據的有效方法。
背景技術：
便攜式電子裝置已經成為現代生活的普遍配備。便攜式電子裝置的兩個必然趨勢是 功能性增加和尺寸減小。功能性增加需要較高的計算功率和較多的內存。便攜式電子裝 置的尺寸減小是導致重視功率消耗的原因，因為較小的電池可存儲和傳遞較少的功率。 因此，增加性能和減少功率消耗的進步對于便攜式電子裝置來說是有利的。大多數便攜式電子裝置包括動態隨機存取存儲器(DRAM)以存儲用于處理器或其 它控制器的指令和數據。DRAM是可用的最具成本效益的固態存儲器技術。盡管每個位 的價格對于例如磁盤驅動器等大容量存儲技術來說較低，但高存取等待時間、高功率消 耗和對沖擊或振動的高敏感性阻礙了在許多便攜式電子裝置應用中使用大容量存儲驅動 器。同步DRAM (SDRAM)通過將所有控制信號和數據傳送循環與時鐘沿對準而提供優 于常規DRAM的改進性能和簡化的接口設計。雙倍數據速率(DDR) SDRAM允許在時 鐘的上升沿和下降沿兩者上傳送數據，從而提供更高的性能。大多數SDRAM模塊包括模式寄存器以存儲例如CAS等待時間、突發長度等可配置 參數。隨著SDRAM技術的復雜性和可配置性增加，許多SDRAM模塊添加了擴展模式 寄存器以存儲例如延遲鎖定環路(DLL)啟用、驅動強度等額外可配置參數。模式寄存 器和擴展模式寄存器兩者均是只寫的。也就是說，控制器不能讀取這些寄存器的內容。 通過引入模式和擴展模式寄存器，DRAM模塊第一次存儲除寫入到DRAM陣列和從 DRAM陣列讀取的數據以外的信息。因此，需要新的數據傳送操作。許多SDRAM模塊包括模式寄存器組(MRS)和擴展模式寄存器組(EMRS)操作 來向寄存器加載所需參數。這些操作通常通過同時將CS、 RAS、 CAS和WE控制信號驅 動為低、用庫地址位在MRS與EMRS之間進行選擇且在地址線AO-All上提供擬寫入到 選定寄存器的信息來實施。在大多數實施方案中，所有DRAM庫必須在MRS或EMRS 命令的時候不活動，且可能不對SDRAM模塊進行進一步操作達規定的最小持續時間(例如6個時鐘循環)。這些限制不會負面影響SDRAM性能，因為由于模式和擴展模式寄存 器的性質的緣故，它們一旦在初始化時被寫入就永遠不會改變。第三代圖形雙倍數據速率行業規范(GDDR3)提供從SDRAM模塊讀取除存儲在 DRAM陣列中的數據以外的信息的能力。作為EMRS操作期間的一個選項，SDRAM可 在數據總線上輸出供應商代碼和版本號(EMRS寫入信息在地址總線上傳輸)。必須遵守 EMRS操作的所有限制一一所有庫均是閑置的且在操作之后保持不活動達最小持續時間 (例如6個時鐘循環)。由于所述信息(供應商ID和版本號)的靜態性質，只需要讀取所 述信息一次(例如在初始化期間)，且EMRS操作的限制不會顯著影響性能。DRAM操作的基本方面在于必須周期性更新在每一位位置處存儲數據的電容性電荷 來保持數據狀態。按行刷新DRAM陣列； 一些SDRAM模塊可同時刷新多個DRAM庫 中的相同行。DRAM陣列中的每一行必須在規定的刷新周期內得以刷新。可在每個刷新 周期中依序將DRAM行刷新一次，此稱為集中式刷新(burst refresh)。然而，這阻礙存 取DRAM陣列達循環通過所有行所必需的時間，且造成顯著的性能降級。或者，針對每 一行的刷新循環可均勻地分散在整個刷新周期中，與讀取和寫入數據傳送交替。這稱為 分布式刷新。更常見實施分布式刷新，因為其造成較少的性能惡化。分布式刷新操作中的全部所需刷新周期和因此的刷新循環間隔取決于DRAM陣列電 路小片的溫度。作為首要規則，DRAM陣列電路小片溫度每增加10 °C，刷新速率就必 須加倍。針對SDRAM模塊規定的刷新周期通常是DRAM在其最高預期操作溫度下需要 的刷新周期。因此，每當DRAM陣列電路小片處于較低溫度時，最大刷新周期較長，且 分布式刷新循環可能間隔得較長，從而降低其對DRAM讀取和寫入存取的影響。這將通 過消除不必要的刷新活動來改進處理器性能并降低功率消耗。用于從SDRAM模塊存取未存儲于DRAM陣列中的數據的同步讀取循環可與用于存 取"正常"SDRAM數據——也就是說，存儲于SDRAM模塊上的DRAM陣列中的數據—— 的讀取和寫入循環無縫結合。通過使用用于存取未存儲于DRAM陣列中的數據的同步讀 取循環，可在對針對存儲于SDRAM模塊上的DRAM陣列中的數據的系統存取具有最小 影響的情況下，讀取SDRAM模塊上的溫度傳感器的輸出。舉例來說，無需關閉所有庫， 且在讀取循環之后不向SDRAM存取施加任何等待周期，如在經由GDDS3協議存取擴展 模式寄存器數據的情況下一樣。由于用于存取未存儲于DRAM陣列中的數據的同步讀取循環在計時和排序上大致類 似于用于存取存儲于DRAM陣列中的數據的同步讀取循環，因而對未存儲于DRAM陣列中的返回數據的識別和提取存在問題。SDRAM控制器通常以管線方式起作用，從而 發出對數據突發的請求，并且稍后(即，在模式寄存器的CAS等待時間字段所確定的延 遲之后)接收所述數據。此外，許多SDRAM控制器通過在FIFO或其它緩沖器中緩沖來 自多個讀取循環的數據，且使得所述數據在從由控制器從SDRAM模塊俘獲所述數據時 作進一步延遲之后可用于請求裝置來進一步管線化存儲器讀取操作。在大多數情況下，系統模塊(例如總線或縱橫互連件中的主裝置)不需要針對未存 儲于DRAM陣列中的數據的讀取操作，且因此SDRAM控制器不會轉發所述數據。而是， 未存儲于DRAM陣列中的數據通常由SDRAM控制器讀取以供其自身消耗一一也就是 說，為了獲得用以調整刷新速率的溫度讀數；為了獲得SDRAM模塊識別以調整計時參 數；為了讀取模式或擴展模式寄存器以驗證其被恰當設置等等。因此，必須從存儲于 DRAM陣列中的讀取數據流識別和提取未存儲于DRAM陣列中的讀取數據，所述存儲于 DRAM陣列中的讀取數據流被轉發到請求主裝置。一種用以識別和提取未存儲于DRAM陣列中的讀取數據的方法會是在將所述數據從 SDRAM存儲器模塊傳送到控制器時立即將其"捕獲"。然而，由于許多存儲器控制器的 高度管線化結構的緣故，這種方法會負面影響性能，因為其將需要控制器在發起針對未 存儲于DRAM陣列中的數據的存儲器存取循環時暫停"正常"SDRAM活動，直到返回 所述數據為止。為了最大化性能，針對未存儲于DRAM陣列中的數據的讀取循環的同步 性質應當通過將其與正常讀取存取無縫混合來完全利用。這需要一種用于在管線進一步 下方(例如當存儲器控制器從緩沖器提取讀取數據以供分派到請求主裝置時)識別和提 取未存儲于DRAM陣列中的數據的機制。 發明內容根據一個或一個以上實施例，在與針對處于DRAM陣列中的數據的SDRAM讀取和 寫入循環無縫交替的同步讀取循環中，從SDRAM讀取未存儲于SDRAM模塊的DRAM 陣列中的數據(例如溫度傳感器的輸出)。針對所有讀取循環維持控制信息(在未存儲于 DRAM陣列中的數據的情況下包括非DRAM指示符)。將存儲于DRAM陣列中的返回數 據和未存儲于DRAM陣列中的數據一起進行緩沖。當從緩沖器提取讀取數據時，未存儲 于DRAM陣列中的數據由非DRAM指示符識別且被引導到控制器內的電路。當未存儲 于DRAM陣列中的數據指示SDRAM電路小片的溫度時，控制器可響應于所述溫度來調 整刷新速率。一個實施例涉及一種控制一個或一個以上SDRAM模塊的方法，執行針對SDRAM模塊的一個或一個以上存儲器存取循環來存取未存儲于SDRAM模塊的DRAM陣列中的 數據。用于未存儲于DRAM陣列中的數據的每一存儲器存取循環與非DRAM數據識別 符相關聯。在從SDRAM模塊接收到未存儲于DRAM陣列中的數據之后，響應于所述非 DRAM數據識別符來提取所述未存儲于DRAM陣列中的數據。另一實施例涉及一種可操作以向存儲器模塊發起同步讀取循環的存儲器控制器，所 述同步讀取循環針對存儲于DRAM陣列中的數據和未存儲于DRAM陣列中的數據。所 述控制器包括可操作以緩沖所接收的存儲于DRAM陣列中的數據和未存儲于DRAM陣 列中的數據的讀取數據緩沖器。所述控制器還包括可操作以緩沖與每一同步讀取循環相 關聯的控制信息的讀取控制緩沖器，所述信息在針對未存儲于DRAM陣列中的數據的讀 取循環的情況下包括非DRAM指示符。另外，控制器包括讀取響應邏輯，其控制讀取數 據緩沖器且可操作以響應于所述非DRAM指示符來從讀取數據緩沖器識別并提取未存儲 于DRAM陣列中的數據。


圖l是系統互連的功能方框圖。圖2是包含控制器和SDRAM存儲器模塊的從裝置的功能方框圖，其描繪SDRAM 模塊的功能塊。圖3是包含控制控制器和SDRAM存儲器模塊的從裝置的功能方框圖，其描繪控制 器的功能塊。圖4是描繪控制一個或一個以上SDRAM模塊的方法的流程圖。
具體實施方式
在功能單元之間傳送數據是任何計算機系統的基本操作。大多數計算機系統包括一 個或一個以上主裝置，例如處理器、協處理器、直接存儲器存取(DMA)引擎、總線橋 接器、圖形引擎等。主裝置是可以起始通過系統總線或互連進行數據傳送操作以向從裝 置傳送數據和/或自從裝置傳送數據的裝置。從裝置一一其可包括(例如)存儲器、磁盤 驅動器、輸入/輸出(I/O)電路、圖形控制器、實時時鐘和許多其它電路和裝置——通過 接收寫入數據和/或提供讀取數據來對系統總線上的數據傳送操作作出響應。從裝置不會 起始總線數據傳送操作。圖1描繪高性能數據傳送系統，其大體上由數字10指示。交換機矩陣12 (還稱為 縱橫交換機)將多個主裝置14互連到多個從裝置16,在大多數一般情況下，任何主裝 置能夠存取任何從裝置。舉例來說，圖2描繪主裝置1存取從裝置1，且同時主裝置2存取從裝置0。在一些實施方案中，所述從裝置16中的一者或一者以上可包括兩個或兩 個以上地址總線，從而允許由一個以上主裝置14同時存取。一種類型的從裝置16 (在圖2中描繪)是存儲器子系統。存儲器從裝置16包括控 制器50和一個或一個以上存儲器模塊100。控制器50可包含處理器、數字信號處理器、 微控制器、狀態機等。在示范性實施例中，存儲器模塊100可包含SDRAM模塊100。 控制器50通過此項技術中眾所周知的控制信號時鐘(CLK)、時鐘啟用(CKE)、芯片選 擇(CS)、行地址選通(RAS)、列地址選通(CAS)、寫入啟用(WE)和數據限定符(DQM) 來指導對SDRAM模塊100的操作。控制器50提供多個通往SDRAM模塊100的地址線， 且雙向數據總線連接所述兩者。SDRAM模塊包括DRAM陣列104，其可劃分為多個庫 106。 DRAM陣列存儲指令和數據，且在控制器50的指導下從SDRAM控制電路108讀 取、或將其寫入到SDRAM控制電路108和由SDRAM控制電路108刷新。SDRAM模塊IOO另外包括模式寄存器IIO和擴展模式寄存器112。SDRAM模塊100 可另外包括識別信息114，例如供應商ID、版本號、制造日期、電路小片信息等。識別 信息114可存儲在寄存器中；或者，其可硬連線到電路小片。SDRAM模塊100另外包括溫度感測電路116，其包括設置在DRAM陣列104附近 且可操作以感測DRAM陣列電路小片的溫度的一個或一個以上溫度傳感器(例如熱敏電 阻)118。模式寄存器IIO和擴展模式寄存器112、 SDRAM模塊識別114的內容和溫度 傳感器116的輸出均為可從SDRAM模塊100讀取但不存儲在DRAM陣列104中的所有 數據實例。圖3描繪從存儲器裝置16的另一視圖，其在示范性實施例中展示控制器50的功能 方框圖。控制器50對來自主裝置14的讀取和寫入數據傳送請求作出響應，這由系統互 連12中實施的仲裁確定。控制器50在狀態機52的控制下指導對存儲器模塊100的讀取 和寫入存儲器存取循環。狀態機52指導I/O模塊54產生控制信號(例如CS、 RAS、 CAS、 WE、 DQM等)的恰當計時和排序。1/0塊54另外輸出地址總線上的存儲器地址和庫選 擇信號。同步讀取循環可針對于存儲在存儲器模塊100中的DRAM陣列104內的數據， 或未存儲在DRAM陣列104中的數據(例如SDRAM模塊100上的寄存器110、 112、識 別信息114、溫度傳感器116或其它非DRAM陣列104數據源)。此外，針對于存儲在 DRAM陣列104中的數據和未存儲在DRAM陣列104中的數據的同步讀取循環可無縫混 合，以最大化存儲器從裝置16的性能。在I/O塊56處，使用DQS選通在數據總線上俘獲從存儲器模塊100返回的讀取數據。接著將讀取數據在數據存儲緩沖器(例如FIF0 58)中緩沖。為了恰當地將讀取數據 分派到請求主裝置，控制器50將控制信息維持在緩沖器(例如讀取控制FIF0 60)中。 控制信息可包括讀取循環的突發長度；在針對于存儲在DRAM陣列104中的數據的讀 取循環的情況下的請求主裝置14的識別；以及在針對于未存儲在DRAM陣列104中的 數據的讀取循環的情況下的非DRAM指示符和(視情況)非DRAM地址。讀取控制FIFO 60中的控制信息的每一實例唯一地與讀取數據FIFO58中的讀取數據相關聯。控制器50包括讀取響應邏輯62，其提取讀取數據和相關聯的控制信息，且分派所 述讀取數據。在所描繪的實施例中，讀取響應邏輯62同時彈出所述讀取數據FIF0 58和 讀取控制FIFO 60。讀取響應邏輯62基于從讀取控制FIFO 60彈出的相關聯控制信息來 分派從讀取數據FIFO 58彈出的讀取數據。在存儲于DRAM陣列104中的讀取數據的情 況下，經由系統互連12將讀取數據返回到請求主裝置14。在未存儲于DRAM陣列104中的數據一一由存在非DRAM指示符指示一一的情況 下，讀取響應邏輯將讀取數據引導到控制器50內的目的地。在一個實施例中，僅存在一 個未存儲于DRAM陣列104中的讀取數據源，本文中稱為SDRAM狀態寄存器。請注意， SDRAM狀態寄存器無需是包含存儲元件的實際寄存器。而是，SDRAM溫度感測電路116 的輸出可直接通過存取SDRAM狀態寄存器來讀取。在一個實施例中，由于針對于 SDRAM狀態寄存器的同步讀取循環的緣故，將溫度和SDRAM識別信息114兩者返回控 制器50。在其它實施例中，可連接和讀取額外數據作為SDRAM狀態寄存器的一部分。 不管讀取SDRAM狀態寄存器中所包括的數據如何，讀取響應邏輯62響應于非DRAM 指示符而將SDRAM狀態寄存器數據識別為未存儲于DRAM陣列104中的數據。通過此 識別，不將所述數據引導到請求主裝置14，而是將所述數據路由到控制器50中的適當 電路。將SDRAM溫度數據引導到刷新計數器和邏輯電路64，在所述電路中可計算出基于 DRAM陣列104電路小片的當前實際溫度的最佳刷新速率。刷新計數器和邏輯電路64 接著以最佳速率將刷新需要信號發送到狀態機52。這通過將刷新循環隔開得盡可能不頻 繁來保持SDRAM模塊100的數據狀態而允許控制器最大化性能且最小化功率消耗。讀 取SDRAM狀態寄存器一一用以獲得當前溫度數據且確定是否準許刷新速率變化一一的 時間間隔是由DRAM溫度樣本計時器66確定的，所述計時器66是可編程的。或者，讀 取SDRAM狀態寄存器可由軟件命令起始。將SDRAM識別信息引導到裝置ID寄存器68。控制器50可響應于裝置ID寄存器68中所反映的SRAM裝置ID來改變各種接口參數(例如計時、初始化程序等)。在上文所論述的實施例中，單個SDRAM狀態寄存器包含針對未存儲于DRAM陣列 104中的數據的讀取循環的唯一 目標，且SDRAM狀態寄存器讀取返回溫度和SDRAM ID 信息兩者。在另一實施例中，同步讀取循環可針對于未存儲于DRAM陣列104中的數據 的多個地址。舉例來說，可讀取模式寄存器100和擴展模式寄存器112。在這個實施例中， 可與SDRAM識別信息114分開來讀取溫度感測電路116。在這個實施例中，為了區分未 存儲于DRAM陣列104中的不同類型的數據，非DRAM地址可與非DRAM指示符一起 存儲在控制信息中，例如在讀取控制FIFO60中。讀取響應邏輯62接著會在識別并將未 存儲于DRAM陣列104中的數據引導到控制器50中的適當電路時考慮所述非DRAM地 址。在上文所述的實施例中，非DRAM指示符可在控制信息中包含單個位。在一個實施 例中，從裝置16中的單個控制器50可控制多個SDRAM模塊100。在此情況下，可單 獨監視每一 SDRAM模塊100的溫度，以獨立優化每一 SDRAM模塊100的刷新速率。 在此實施例中，非DRAM指示符可包含多個位。另外，對所述位的編碼可指示是從哪個 SDRAM模塊100讀取的未存儲于DRAM陣列104中的數據。在此實施例中，根據要求 或需要，刷新計數器和邏輯64、裝置ID寄存器68和其它電路可經復制，或可經設計以 維持每一 SDRAM模塊100的單獨值。圖4描繪一種控制一個或一個以上SDRAM模塊的方法，其一般由數字150指示。 控制器50執行針對于存儲在DRAM陣列104中的數據的同步讀取和寫入操作(方框 152)。這當然是正常的SDRAM控制器操作，且盡管被描繪為單個方框或方法步驟，但 實際上是進行中的活動。狀態機52或控制器50內的其它控制電路接著接收用以讀取未 存儲在DRAM陣列104中的數據的信號(方框154)。這可包含來自DRAM溫度樣本計 時器66的"讀取DRAM溫度"信號。或者，其可以是軟件命令。控制器50執行針對于 未存儲在DRAM陣列104中的數據的同步讀取操作(方框156),例如以讀取SDRAM狀 態寄存器(其可含有溫度信息)或以直接讀取未存儲在DRAM陣列104中的一個或一個 以上單獨數據源。狀態機52產生包括非DRAM指示符的控制信息，且將其與針對未存 儲在DRAM陣列104中的數據的讀取循環相關聯(方框158)。控制器50接收并緩沖由SDRAM模塊100返回的讀取數據(方框160)。如"循環" 箭頭所指示，這是進行中的活動，響應于由控制器50早期在存儲器接口管線中發起的讀 取循環而發生。由于所緩沖的數據出現以供部署，因而讀取響應邏輯62檢查控制信息(例如在讀取控制FIFO 60中緩沖的信息)以獲得非DRAM指示符(方框62)。讀取響應邏 輯62使用所述非DRAM指示符來將與所述控制信息相關聯的讀取數據識別為未存儲在 DRAM陣列104中。基于此識別，讀取響應邏輯62將存儲于DRAM陣列104中的讀取 數據分派到請求主裝置14 (例如由控制信息中的主裝置ID識別)。讀取響應邏輯62將 未存儲于DRAM陣列104中的讀取數據引導到控制器50中的適當電路，例如用于溫度 數據的刷新計數器和控制邏輯64 (方框164)。控制器接著繼續其進行中的活動，執行針 對于存儲在DRAM陣列104中的數據的同步讀取和寫入操作(方框152)。產生并將非DRAM指示符存儲在針對每一讀取循環維持的控制信息中允許針對于未 存儲在DRAM陣列104中的數據的讀取循環與針對于來自DRAM陣列104的數據的讀 取循環交替。這最大化存儲器從裝置16的性能，因為不需要暫停所有針對于存儲在 DRAM陣列104中的數據的存儲器存取循環來執行針對于未存儲在DRAM陣列104中的 數據的讀取循環。本文中使用術語"模塊"在一般意義上是用于表示包括DRAM陣列104和控制電路 108的功能SDRAM單元。明確地說，術語"模塊"不限于包括所述術語的行業標準標 識符，例如單列直插式存儲器模塊(SIMM)或雙列直插式存儲器模塊(DIMM)。雖然本文己經相對于特定特征、方面和實施例描述了本發明，但將容易了解能夠在 本發明的寬廣范圍內作出多種變化、修改和其它實施例，且因此應當將所有變化、修改 和實施例視為在本發明范圍內。因此，應在所有方面將本實施例理解為說明性的而并非 限制性的，且希望屬于所附權利要求書的意義和等效范圍內的所有改變涵蓋于其中。
權利要求
1.一種控制一個或一個以上SDRAM模塊的方法，其包含對SDRAM模塊執行一個或一個以上同步讀取循環來存取未存儲于所述SDRAM模塊的DRAM陣列中的數據將針對未存儲于DRAM陣列中的數據的每一讀取循環與非DRAM指示符相關聯；以及在從SDRAM模塊接收到所述未存儲于DRAM陣列中的數據之后，響應于所述非DRAM指示符來識別所述未存儲于DRAM陣列中的數據。
2. 根據權利要求1所述的方法，其進一步包含對SDRAM模塊執行一個或一個以上讀 取循環來存取存儲于所述SDRAM模塊的DRAM陣列中的數據。
3. 根據權利要求2所述的方法，其進一步包含將所述接收的未存儲于DRAM陣列中的 數據與所述接收的存儲于DRAM陣列中的數據一起緩沖。
4. 根據權利要求3所述的方法，其中提取所述未存儲于DRAM陣列中的數據包含從含 有存儲于DRAM陣列中的數據和未存儲于DRAM陣列中的數據兩者的緩沖器提取 所述未存儲于DRAM陣列中的數據。
5. 根據權利要求4所述的方法，其進一步包含將存儲于DRAM陣列中的數據轉發到請 求主裝置且不將未存儲于DRAM陣列中的數據轉發到主裝置。
6. 根據權利要求5所述的方法，其進一步包含響應于所述未存儲于DRAM陣列中的數 據來改變刷新所述SDRAM模塊中的一者或一者以上的速率。
7. 根據權利要求3所述的方法，其進一步包含維持與每一讀取循環相關聯的控制信息。
8. 根據權利要求7所述的方法，其中所述控制信息包括讀取突發長度。
9. 根據權利要求7所述的方法，其中與針對存儲于DRAM陣列中的數據的讀取循環相 關聯的所述控制信息包括請求主裝置識別。
10. 根據權利要求7所述的方法，其中與針對未存儲于DRAM陣列中的數據的讀取循環 相關聯的所述控制信息包括所述非DRAM指示符。
11. 根據權利要求10所述的方法，其中從SDRAM存儲器模塊讀取的數據和所述控制 信息均各自在FIFO中緩沖。
12. 根據權利要求11所述的方法，其進一步包含同時彈出讀取數據FIFO和控制信息 FIFO。
13. 根據權利要求12所述的方法，其中響應于所述非DRAM指示符來識別所述未存儲 于DRAM陣列中的數據包含在相應彈出的控制信息包括非DRAM指示符的情況下 將彈出的讀取數據識別為未存儲于DRAM中的數據。
14. 根據權利要求1所述的方法，其中所述非DRAM指示符包含單個位。
15. 根據權利要求1所述的方法，其中所述非DRAM指示符包含多個位，且其中對所述 非DRAM指示符位的編碼指示是從多個存儲器模塊的哪個存儲器模塊中讀取的所 述未存儲于DRAM陣列中的相關聯數據。
16. 根據權利要求l所述的方法，其中對SDRAM模塊執行一個或一個以上讀取循環以 存取未存儲于所述SDRAM模塊的DRAM陣列中的數據包含周期性執行針對所述 SDRAM存儲器模塊上的溫度感測電路的讀取循環。
17. 根據權利要求16所述的方法，其中執行針對溫度感測電路的讀取循環的周期由可 編程計數器確定。
18. 根據權利要求16所述的方法，其中執行針對所述SDRAM存儲器模塊上的溫度感 測電路的讀取循環響應于軟件命令而發生。
19. 根據權利要求16所述的方法，其進一步包含響應于所述存儲器模塊的溫度來調整 刷新速率。
20. —種存儲器控制器，其可操作以向存儲器模塊發起同步讀取循環，所述同步讀取循 環針對于存儲在DRAM陣列中的數據和未存儲在DRAM陣列中的數據，所述存儲 器控制器包含讀取數據緩沖器，其可操作以緩沖所接收的存儲于DRAM陣列中的數據和未存儲 于DRAM陣列中的數據；讀取控制緩沖器，其可操作以緩沖與每一同步讀取循環相關聯的控制信息，所述 信息在針對未存儲于DRAM陣列中的數據的讀取循環的情況下包括非DRAM指示 符；以及讀取響應邏輯，其控制所述讀取數據緩沖器且可操作以響應于所述非DRAM指示 符從所述讀取數據緩沖器中識別并提取未存儲于DRAM陣列中的數據。
21. 根據權利要求20所述的控制器，其中所述讀取數據緩沖器和讀取控制緩沖器是 FIFO。
22. 根據權利要求21所述的控制器，其中所述讀取數據FIFO和讀取控制FIFO由所述 讀取響應邏輯同時彈出。
23. 根據權利要求21所述的控制器，其中所述非DRAM指示符包含單個位。
24. 根據權利要求21所述的控制器，其中所述非DRAM指示符包含多個位，且其中對 所述非DRAM位的編碼指示是從多個存儲器模塊中的哪個存儲器模塊讀取的所述 未存儲于DRAM陣列中的相關聯數據。
全文摘要
在與針對DRAM陣列中的數據的SDRAM讀取和寫入循環無縫交替的同步讀取循環中，從SDRAM讀取未存儲于所述SDRAM模塊的所述DRAM陣列中的數據，例如溫度傳感器的輸出。針對所有讀取循環維持控制信息，所述控制信息在數據未存儲于DRAM陣列中的情況下包括非DRAM指示符。將存儲于DRAM陣列中的返回數據和未存儲于DRAM陣列的數據一起進行緩沖。當從所述緩沖器提取讀取數據時，未存儲于DRAM陣列中的數據由所述非DRAM指示符識別且被引導到所述控制器內的電路。當未存儲于所述DRAM陣列中的數據指示SDRAM電路小片的溫度時，所述控制器可響應于所述溫度來調整刷新速率。
文檔編號G06F13/16GK101243420SQ200680030123
公開日2008年8月13日 申請日期2006年6月23日 優先權日2005年6月23日
發明者羅伯特·邁克爾·沃克 申請人:高通股份有限公司