直接訪問存儲裝置及直接訪問存儲操作方法

專利名稱：直接訪問存儲裝置及直接訪問存儲操作方法
技術領域：
本發明涉及直接訪問存儲(DMA， Direct Memory Access)，特別涉及一種 具有嵌入式直接訪問存儲控制器(DMAC， Direct Memory Access Controller)結 構的裝置及其在先進微控制器總線結構(AMBA, Advanced Microcontroller Bus Architecture)中的應用。
背景技術：
在片外總線系統中，直接訪問存儲廣泛應用于各個領域，如在外設部件互 連標準(PCI, Peripheral Component Interconnect)總線結構中石更盤設備和系統存 儲器間的應用。在片上系統(SOC， System on chip)中，為了能夠重復^f吏用知識 產權核，設計人員通常將知識產權核與標準的總線集成，例如先進微控制器 總線。所述知識產權核是應用于片上系統中，經驗證過的具備特定功能的邏 輯塊，例如USB控制器、MP3解碼器。在先進微控制器總線的說明書中定義了 核心模塊的功能和各模塊之間的接口、時序關系，但沒有定義直接訪問存儲 控制器的結構。為了完成知識產權核之間的直接訪問存儲數據傳輸，由此產 生了各種不同的基于先進微控制器總線結構的直接訪問存儲控制器。有的直 接訪問存儲控制器過于簡單難以滿足設計需求，有的又過于復雜而使得操作 過程繁瑣、功耗加大，有的則僅僅是為特殊總線結構和應用定制并且擴展性 很差，還有的直接訪問存儲控制器甚至會額外增加先進微控制器總線結構所 沒有定義的控制信號以及它本身同先進微控制器總線的時序和功能關系，因 此破壞了先進微控制器總線結構。面對這些情況，設計人員不得不耗費時間 挑選可用的直接訪問存儲控制器，然后根據選定的直接訪問存儲控制器，為 知識產權核額外設計接口及控制運行的方法來滿足設計要求。
Synopsys7/^司2005年12月14日的Design Ware DW—ahb_dmac Databook
version 2.07a中公開了 一種基于先進微控制器總線結構的中央直接訪問存儲控 制器，應用于含有多個知識產權核并且知識產權核間直接訪問存儲數據傳輸
的源設備，通過數據緩存器接收源設備的數據暫存，再通過內部仲裁器確定 直接訪問存儲的目標設備，從數據緩存器中讀取源設備數據向目標設備傳輸。 通過這樣的方法來高效地處理最多16個知識產權核之間的直接訪問存儲數據 傳輸。但是對于現今大多數內部模塊功能復雜并且模塊功能劃分良好的片上 系統，各個模塊間只存在著不多的直接訪問存儲數據傳輸，因此Syn叩sys公司 所公開的中央直接訪問存儲控制器并不能有效地適用于這種系統的總線，其 不足之處在于
1. 中央直接訪問存儲控制器是為處理多個知識產權核間直接訪問存儲 數據傳輸設計，因此結構復雜，導致芯片面積增大，芯片成本增加；
2. 中央直接訪問存儲控制器運行需要設計人員為知識產權核定制不同 的總線接口來進行數據傳輸，因而會破壞總線結構；
3. 中央直接訪問存儲控制器的結構與處理直接訪問存儲操作的方法決 定了總線設備之間無法直接進行數據傳輸，使直接訪問存儲操作效 率降低。

發明內容
本發明所要解決的技術問題是為了避米因為使用中央直接訪問存儲控器而使得總線設備之間的直接訪問存儲操作效率降低并且破壞總線結構。
為解決上述問題，本發明將知識產權核、直接訪問存儲控制器、先進微 控制器總線結構主接口和先進微控制器總線結構從接口集成來構成可以完成 直接訪問存儲功能的裝置。下面對于本發明直接訪問存儲裝置的各個組成部 件作——介紹
先進微控制器總線結構從接口，與總線相連，用于接收并傳輸CPU通知
知識產權核進行直接訪問存儲操作的系統信號；
知識產權核，接收并根據系統信號發送直接訪問存儲操作請求信號和操 作信息；接收直接訪問存儲器的反饋和通知信號；
直接訪問存儲控制器，接收并根據直接訪問存儲操作請求信號和操作信 息，發送總線數據傳輸的啟動指令、驅動信息；接收并根據先進微控制器總 線結構主接口反饋的傳輸失敗信息發送總線數據傳輸終止指令；接收并發送 內部數據或接收外部數據；通知知識產權核直接訪問存儲操作成功或失敗；
先進微控制器總線結構主接口，與總線相連，接收啟動指令和驅動信息 啟動與總線的數據傳輸并反饋直接訪問存儲控制器；接收終止指令終止與總 線的數據傳輸，并將從總線接收的外部數據傳輸給直接訪問存儲控制器；將 直接訪問存儲控制器發送的內部數據發送至總線。
相應地，本發明還采用了一種直接訪問存儲梯:作的方法，包括以下步驟 CPU向知識產權核發送系統信號通知進行直接訪問存儲操作；知識產權核向 直接訪問存儲控制器發送直接訪問存儲請求信號及操作信息；直接訪問存儲 控制器接收直接訪問存儲請求信號及操作信息并向知識產權核反饋；知識產 權核接收反饋并處置請求信號；直接訪問存儲控制器根據接收的操作信息向 先進微控制器總線結構主接口發送啟動指令和驅動信息；先進微控制器總線 結構主接口接收啟動指令和驅動信息啟動直接訪問存儲的總線數據傳輸，從 總線接收外部數據傳輸給直接訪問存儲控制器或從直接訪問存儲控制器接收 內部數據發送至總線，并將總線數據傳輸過程反饋給直接訪問存儲控制器； 直接訪問存儲控制器根據接收的反饋保持總線數據傳輸的繼續進行或者向先 進微控制器總線結構主接口發送終止指令停止總線數據傳輸并通知知識產權 核直接訪問存儲操作失敗；當總線數據傳輸完成后，先進微控制器總線結構主接口通知直接訪問存儲控制器總線數據傳輸完成，直接訪問存儲控制器通 知知識產權核直接訪問存儲操作成功。
與現有4支術相比，本發明具有以下優點
1. 本發明直接訪問存儲裝置通過將知識產權核、直接訪問存儲控制器、 先進微控制器總線結構主接口和先進微控制器總線結構從接口集成 來構成可以完成直接訪問存儲功能的裝置，無需經過中央直接訪問存 儲控制器，并且剔除了中央直接訪問存儲控制器的內部仲裁器，因此
面積較小，降低了芯片成本；
2. 從本發明直接訪問存儲操作方法可以看到，直接訪問存儲操作中知識 產權核與總線設備的數據傳輸都統一通過先進微控制器總線結構主 接口在總線上完成并且采用標準的總線傳輸，因此不破壞總線結構；
3. 從本發明直接訪問存儲操作方法中還可以看到，直接訪問存儲操作所 傳輸數據通過總線僅僅在本發明直接訪問存儲裝置和總線設備之間 直接傳輸而無需經過中央直接訪問存儲控制器，因此直接訪問存儲操 作效率提高。


圖1 本發明直接訪問存儲裝置在先進高性能總線或先進系統總線上作 為源設備的示意圖2本發明直接訪問存儲操作方法流程圖3 本發明直接訪問存儲操作方法涉及的信號流向圖4本發明直接訪問存儲操作方法的相關信號時序圖5 本發明直接訪問存儲裝置的進一步擴展結構圖。
具體實施例方式
本發明直接訪問存儲裝置通過將知識產權核l、直接訪問存儲控制器5、數 據緩存器3、緩存器控制器4、先進微控制器總線結構主接口6和先進微控制器 總線結構7從接口集成在一起。使知識產權核l能夠通過先進高性能總線 (AHB, Advanced High-performance Bus)直接與總線上的設備實現直接訪問存 儲數據傳輸操作。
如圖l所示，本發明直接訪問存儲裝置(未標號)包括
先進微控制器總線結構從接口7，與總線相連，用于接收并傳輸CPU通知 知識產權核1進行直接訪問存儲操作的系統信號；
知識產權核1,接收并根據系統信號發送直接訪問存儲操作請求信號和操 作信息；接收直接訪問存儲器5的反饋和通知信號；
直接訪問存儲控制器5,接收并根據直接訪問存儲操作請求信號和操作信 息，發送總線數據傳輸的啟動指令、驅動信息；接收并根據先進微控制器總 線結構主接口6反饋的傳輸失敗信息發送總線數據傳輸終止指令；接收并發送 內部數據或接收外部數據；通知知識產權核1直接訪問存儲操作成功或失敗；
先進微控制器總線結構主接口6，與總線相連，接收啟動指令和驅動信息 啟動與總線的數據傳輸并反饋直接訪問存儲控制器5;接收終止指令終止與總 線的數據傳輸，并將從總線接收的外部數據傳輸給直接訪問存儲控制器5;將 直接訪問存儲控制器5發送的內部數據發送至總線。
本發明直接訪問存儲裝置還可以包括數據緩存器3,存儲直接訪問存儲操 作的外部數據或內部數據。緩存器控制器4，采用多路器實現，用于將直接訪 問存儲控制器5接收的外部數據寫入數據緩存器或讀取數據緩存器3存儲的內 部數據傳輸給直接訪問存儲控制器5。當然，本發明直接訪問存儲裝置并不需 要依賴數據緩存器3和緩存控制器4來實現直接訪問存儲功能，增加這兩個部 件只是為了使得直接訪問存儲操作過程對于內部數據和外部數據的保存和處 理更加方^f更。
所述知識產權核l還可以包括寄存器群2,用于存儲先進微控制器總線結
構從接口 7傳送的系統信號和知識產權核1產生的操作信息。通過在知識產權 核中加入寄存器群使知識產權核接收的系統信號和產生的操作信息信號分類 更加明確。
所述直接訪問存儲控制器5包括與知識產權核1的接口模塊(未顯示)、 與先進微控制器總線結構主接口6的接口模塊(未顯示)、與緩存器控制器4 的接口模塊(未顯示)以及內部功能模塊(未顯示)。其中各接口模塊負責 與相應部件的信號傳輸，例如與緩存器控制器4的接口模塊負責直接訪問存儲 控制器5與緩存控制器4的數據信號傳輸。而內部功能模塊完成指令發送和接 收功能，例如接收知識產權核1的請求信號發出反饋信號通過與知識產權核1 的接口模塊傳輸到知識產權核1 。
所述系統信號包括設備狀態信號和設備地址信號，其中設備狀態信號包 括源設備狀態信號或目標設備狀態信號，表示源設備或目標設備對于直接訪 問存儲是否可用；設備地址信號包括源設備地址信號或目標設備地址信號， 表示直接訪問存儲操作的源設備或目標設備地址。
所述操作信息包括讀寫狀態、傳輸數據大小、源設備地址信號基及目標 設備地址信號基。
所述驅動信息包括讀寫狀態、傳輸數據大小、傳輸類型、當前傳輸狀態、 源i殳備地址和目標i殳備i也址。
所述內部數據為知識產權核要向總線上設備傳送的數據。
所述外部數據為先進微控制器總線結構主接口從總線上接收的總線設備 傳送的數據。
圖2為本發明直接訪問存儲操作的方法，包括CPU向知識產權核發送系 統信號通知進行直接訪問存儲操作；知識產權核向直接訪問存儲控制器發送 直接訪問存儲請求信號及搡作信息；直接訪問存儲控制器接收直接訪問存儲 請求信號及操作信息并向知識產權核反饋；知識產權核接收反饋并處置請求 信號；直接訪問存儲控制器根據接收的操作信息向先進微控制器總線結構主 接口發送啟動指令和驅動信息；先進微控制器總線結構主接口接收啟動指令 和驅動信息啟動直接訪問存儲的總線數據傳輸，從總線接收外部數據傳輸給 直接訪問存儲控制器或從直接訪問存儲控制器接收內部數據發送至總線，并 將總線數據傳輸過程反饋給直接訪問存儲控制器；直接訪問存儲控制器根據 接收的反饋保持總線數據傳輸的繼續進行或者向先進微控制器總線結構主接 口發送終止指令停止總線數據傳輸并通知知識產權核直接訪問存儲操作失 敗；當總線數據傳輸完成后，先進微控制器總線結構主接口通知直接訪問存 儲控制器總線數據傳輸完成，直接訪問存儲控制器通知知識產權核直接訪問 存儲操作成功。
下面結合圖2和圖3分別對于讀和寫兩種直接訪問存儲操作詳細闡述。
寫操作中，CPU10通知總線仲裁器8指定本發明直接訪問存儲裝置為直接 訪問存儲操作的源設備，總線設備ll作為直接訪問存儲的目標設備。包括下 列步驟
步驟21, CPU產生系統信號包括目標設備狀態信號OppositeJP一ready以 及目標設備地址信號基Externa1—base一addr向知識產權核發送來通知知識產 權核進行直接訪問存儲操作，對于Opposite一IP—ready信號，如果值為"0", 則表示目標設備還不可訪問；如果值為"1"，則表示目標設備可訪問，此 處為"1",知識產權核內的寄存器群從先進微控制器總線結構從接口獲取 這些信號并暫存；
步驟22 ，知識產權核向直接訪問存儲控制器發出直接訪問存儲請求信號 DMA—request和直接訪問存儲操作信息，包括DMA—direction信號，表示與目 標設備的讀寫狀態，此處由于是寫搡作所以為"1" ; DMA—size信號，表示 與目標設備傳輸數據的大小；Internal—base—addr信號，表示源設備地址信號 基；External—base—addr信號，表示目標設備地址信號基；
步驟23,直接訪問存儲控制器接收知識產權核發出的直接訪問存儲請求 信號，返回一個反饋信號DMA—acknowledge,同時獲取知識產權核發出的直 接訪問存儲操作信息并且將直接訪問存儲完成信號DMA一end置為無效，發送 給知識產權核，其中直接訪問存儲請求信號由知識產權核的內部時鐘控制， 反饋信號和直接訪問存儲完成信號由先進高性能總線產生的時鐘控制，具體 時序關系如圖5所示，其中系統信號sys一clk為先進高性能總線產生時鐘，應 用信號app一clk為知識產^l核內部時鐘，我們可以從中看出總線產生的時鐘頻 率要高于知識產權核內部的時鐘，為保證反饋信號、直接訪問存儲完成信號 這些信號能被較慢的知識產權核內部時鐘采樣到，這些信號必須鎖存至少幾 個時鐘周期的時間，具體多少個時鐘周期由兩個時鐘的頻率倍數關系決定， 設計人員可以在直接訪問存儲控制器中進行配置和選擇；
步驟24，如果知識產權核收到直接訪問存儲控制器的反饋信號，會將請求 信號置為無效，否則，會一直保持請求信號值為高直到超時或其他原因才將 請求信號置為無效；同時，直接訪問存儲控制器向先進微控制器總線結構主
接口發送啟動指令，即聯絡信號Ca11—Master,同時根據接受的直接訪問存儲 操作信息，向主接口發送驅動信息包括讀寫狀態信號HWRITE一root，此時 HWRITE—root為"1"，表示向目標設備寫入數據；傳輸數據大小信號 HSIZE—root,傳輸類型信號HBURST」root，表示突發傳輸；當前傳輸狀態信 號HTRANS一root,包含不連續，連續，等待，忙碌四種狀態，此時為連續狀態； 源設備地址信號Interna1—addr，由直接訪問存儲控制器在源設備地址信號基
Internal—base—addr上加上不超過傳輸數據大小的偏移量(offset)來構成；目 標設備地址信號HADDR，同樣由直接訪問存儲控制器在目標設備地址信號基 External—base—addr上加上不超過傳輸數據大小的偏移量(offset)來構成；
步驟25,先進微控制器總線結構主接口接收啟動指令和驅動信息啟動直接 訪問存儲的總線數據傳輸，直接訪問存儲控制器根據與目標設備的讀寫狀態 信號值為"1"得知是與目標設備的寫操作，因此通過緩存控制器從數據緩存 器中讀出內部數據，而先進微控制器總線結構主接口根據驅動信息的讀寫狀 態信號HWRITE—root為'T'得知是向目標設備寫入數據，因此從直接訪問存 儲控制器接收內部數據寫入總線，在向總線寫入數據過程中，先進微控制器 總線結構主接口會向直接訪問存儲控制器返回反饋信號，即傳輸狀態響應信 號HRESP,包括傳輸正常OK、傳輸出錯ERROR,若直接訪問存儲控制器接收 到的傳輸狀態響應信號為OK,則會保持先進微控制器總線結構主接口向總線 寫入數據的繼續進行；若直接訪問存儲控制器接收到的傳輸狀態響應信號為 ERROR,直接訪問存儲控制器會向先進微控制器總線結構主接口發送終止指 令停止先進微控制器總線結構主接口向總線寫入數據，并向知識產權核發送 直接訪問存儲結果信號DMA—result為failure的信息來表示直接訪問存儲操作 失敗；
步驟26，當先進微控制器總線結構主接口向總線寫入數據完成后，先進微 控制器總線結構主接口通知直接訪問存儲控制器向總線寫入數據完成，直接 訪問存儲控制器向知識產權核發送直接訪問存儲停止信號DMA—end和直接訪 問存儲結果信號DMA—result為success的信息表示直接訪問存儲操作成功，它 與DMA一end由相同的時鐘控制，也需要鎖存若干個時鐘周期以保證能被知識 產權核內部時鐘采樣到。
讀操作中，CPU10向總線仲裁器8發送信號指定本發明直接訪問存儲裝置
為直接訪問存儲操作的源設備，總線設備ll作為直接訪問存儲的目標設備。
讀搡作與寫搡作的步驟類似，包括以下歩驟
步驟21, CPU產生系統信號包括目標設備狀態信號OppositeJP—ready以 及目標設備地址信號基ExternalJ)ase—addr向知識產權核發送來通知知識產 權核進行直接訪問存儲操作，此時OppositeJtP—ready值為"1",表示目標設 備可訪問，知識產權核內的寄存器群從先進微控制器總線結構從接口獲取這 些信號并暫存；
步驟22，知識產權核向直接訪問存儲控制器發出直接訪問存儲請求信號 DMA—request和直接訪問存儲操作信息，包括DMA一direction信號為"0"， 表示與目標設備的讀操作；表示與目標設備傳輸數據大小的；DMA—size信號； 表示源設備地址信號基的InternalJ)ase—addr信號；表示目標設備地址信號基 的External—base—addr信號；
步驟23 ，直接訪問存儲控制器接收知識產權核發出的直接訪問存儲請求 信號，返回一個反饋信號DMA—acknowledge，同時獲取知識產權核發出的直 接訪問存儲梯:作信息并且將直接訪問存儲停止信號DMA一end置為無效，發送 給知識產4又核；
步驟24，如果知識產權核收到直接訪問存儲控制器的反饋信號，會將請求 信號置為無效，否則，會一直保持請求信號值為高直到超時或其他原因才將 請求信號置為無效；同時，直接訪問存儲控制器向先進微控制器總線結構主 接口發送啟動指令，即聯絡信號Ca11—Master，同時根據接受的直接訪問存儲 操作信息，向主接口發送驅動信息包括讀寫狀態信號HWRITE—root，此時 HWRITE—root為"0",表示從目標設備讀取數據；傳輸數據大小信號 HSIZE—root，傳輸類型信號HBURST—root,表示突發傳輸；當前傳輸狀態信號HTRANS一root,包含不連續，連續，等待,忙碌四種狀態，此時為連續狀態； 源設備地址信號InternaLaddr，由直接訪問存儲控制器在源設備地址信號基 Intemal_base—addr上加上不超過傳輸數據大小的偏移量(offset)來構成；目 標設備地址信號HADDR，同樣由直接訪問存儲控制器在目標設備地址信號基 External—base—addr上加上不超過傳輸數據大小的偏移量(offset)來構成；
步驟25,先進微控制器總線結構主接口接收啟動指令和驅動信息啟動直接 訪問存儲的總線數據傳輸，直接訪問存儲控制器根據與目標設備的讀寫狀態 信號值為"0"得知是與目標設備的讀操作，因此直接訪問存儲控制器處于等 待接收先進微控制器總線結構主接口傳送數據的狀態，而先進微控制器總線 結構主接口根據驅動信息的讀寫狀態信號HWRITEj"oot為"0"得知是從目標 設備讀取數據，因此從總線讀取外部數據傳送給直接訪問存儲控制器，直接 訪問存儲控制器接收外部數據，通過緩存控制器向數據緩存器寫入外部數據， 在從總線讀取數據過程中，先進微控制器總線結構主接口會向直接訪問存儲 控制器返回傳輸狀態響應信號HRESP，若直接訪問存儲控制器接收到的傳輸 狀態響應信號為OK，則會保持先進微控制器總線結構主接口讀取外部數據的 繼續進行；若直接訪問存儲控制器接收到的傳輸狀態響應信號為ERROR,直 接訪問存儲控制器會向先進微控制器總線結構主接口發送終止指令停止先進 微控制器總線結構主接口讀取外部數據，并向知識產權核發送直接訪問存儲 結果信號DMA一result為failure的信息來表示直接訪問存儲操作失敗；
步驟26,當先進微控制器總線結構主接口讀取外部數據完成后，先進微控 制器總線結構主接口通知直接訪問存儲控制器讀取外部數據完成，而當直接 訪問存儲控制器通過緩存控制器向數據緩存器寫入外部數據完成后，直接訪 問存儲控制器向知識產權核發送直接訪問存儲停止信號DMA—end和直接訪問 存儲結果信號DMA result為success的信息表示直接訪問存儲操作成功。
從以上兩個實施方式可以看出，通過對本發明直接訪問存儲裝置結構的進 一步優化，增加數據緩存器來實現內部數據和外部數據的存儲，增加緩存控 制器來實現對數據緩存器的讀寫使得直接訪問存儲搡作過程對于內部數據和 外部數據的保存和處理更加方便。通過在知識產權核中加入寄存器群使知識 產權核接收和產生的信號分類更加明確。
同樣地，通過本發明直接訪問存儲操作方法的進一步具體化，對于系統信 號、操作信息和驅動信息狀態的細致劃分使得操作過程條理更清楚，每一步 的操作目的也更明確。
更進一步，為了使結構更加完整，本發明直接訪問存儲裝置還可以如圖5 所示增加先進微控制器總線結構從接口7與緩存控制器4的信號通道來實現 CPU通過先進微控制器總線結構從接口 7和緩存控制器4對數據緩存器3的讀 寫操作的功能；增加寄存器群2向先進微控制器總線結構從接口7的信號通道 來實現知識產權核通過先進微控制器總線結構從接口7通知CPU進行中斷操 作，刷新CPU狀態的功能以及增加知識產權核1與緩存控制器4的信號通道來 實現知識產權核與緩存控制器的數據聯絡。但以上結構的補充增加并不是完 成直接訪問存儲才喿作所必需的。
綜上所述，本發明直接訪問存儲裝置通過將知識產權核、直接訪問存儲控 制器、先進微控制器總線結構主接口和先進微控制器總線結構從接口集成， 使得知識產權核能夠通過先進高性能總線直接與總線上的設備實現直接訪問 存儲操作。再通過本發明直接訪問存儲操作方法在先進高性能總線上較高效 率地實現所述的直接訪問存儲操作。本領域的技術人員可以在本發明描述的 基礎上較方便地對應用做出擴展，例如，本發明中所述的總線設備可以是具 有本發明裝置結構的設備或者是存儲器。同樣地，本領域的技術人員也可以 很容易得到本發明適用于先進系統總線(ASB, Advanced System Bus)的結 論。
權利要求
1.一種直接訪問存儲裝置，其特征在于，包括先進微控制器總線結構從接口，與總線相連，用于接收開傳輸CPU通知知識產權核進行直接訪問存儲操作的系統信號；知識產權核，接收并根據系統信號發送直接訪問存儲操作請求信號和操作信息；接收直接訪問存儲器的反饋和通知信號；直接訪問存儲控制器，接收并根據直接訪問存儲操作請求信號和操作信息，發送總線數據傳輸的啟動指令、驅動信息；接收并根據先進微控制器總線結構主接口反饋的傳輸失敗信息發送總線數據傳輸終止指令；接收并發送內部數據或接收外部數據；通知知識產權核直接訪問存儲操作成功或失敗；先進微控制器總線結構主接口，與總線相連，接收啟動指令和驅動信息啟動與總線的數據傳輸并反饋直接訪問存儲控制器；接收終止指令終止與總線的數據傳輸，并將從總線接收的外部數據傳輸給直接訪問存儲控制器；將直接訪問存儲控制器發送的內部數據發送至總線。
2. 如權利要求l所述的直接訪問存儲裝置，其特征在于，還包括數據緩存器，存儲直接訪問存儲操作的外部數據或內部數據，直接訪問 存儲控制器向數據緩存器寫入外部數據或從數據緩存器中讀取內部數據。
3. 如權利要求l所述的直接訪問存儲裝置，其特征在于，還包括數據緩存器，存儲直接訪問存儲操作的外部數據或內部數據；緩存器控制器，將直接訪問存儲控制器接收的外部數^寫入數據緩存器或 讀取數據緩存器存儲的內部數據傳輸給直接訪問存儲控制器。
4. 如權利要求l所述的直接訪問存儲裝置,其特征在于，所述直接訪問存儲控 制器包括與知識產權核的接口模塊、與先進微控制器總線結構主接口的接口 模塊以及通知信號及指令的內部功能模塊。
5. 如權利要求2所述的直接訪問存儲裝置，其特征在于，所述直接訪問存儲控 制器包括與知識產權核的接口模塊、與先進微控制器總線結構主接口的接口 模塊、與數據緩存器的接口模塊以及產生反饋、通知信號及指令的內部功能 模塊。
6. 如權利要求3所述的直接訪問存儲裝置，其特征在于，所述直接訪問存儲控 制器包括與知識產權核的接口模塊、與先進微控制器總線結構主接口的接口 模塊、與緩存器控制器的接口模塊以及產生反饋、通知信號及指令的內部功 能模塊。
7. 如權利要求l所述的直接訪問存儲裝置，其特征在于，所述知識產權核包 括寄存器群，用于存儲先進微控制器總線結構從接口傳送的系統信號和知識 產權核產生的操作信息。
8. 如權利要求l所述的直接訪問存儲裝置，其特征在于，所述系統信號包括 設備狀態信號和設備地址信號。
9. 如權利要求l所述的直接訪問存儲裝置，其特征在于，所述操作信息包括 讀寫狀態、傳輸數據大小、源設備地址信號基及目標設備地址信號基。
10. 如權利要求l所述的直接訪問存儲裝置，其特征在于，所述驅動信息包括 讀寫狀態、傳輸數據大小、傳輸類型、當前傳輸狀態、源設備地址和目標設 備地址。
11. 一種直接訪問存儲操作方法,其特征在于，包括以下步驟(21) CPU向知識產權核發送系統信號通知進行直接訪問存儲操作；(22) 知識產權核向直接訪問存儲控制器發送直接訪問存儲請求信號及操 作信息；(23) 直接訪問存儲控制器接收直接訪問存儲請求信號及操作信息并向知 識產權核反饋；(24) 知識產權核接收反饋并處置請求信號；直接訪問存儲控制器根據接收的操作信息向先進微控制器總線結構主接口發送啟動指令和驅動信 自 (25) 先進微控制器總線結構主接口接收啟動指令和驅動信息啟動直接訪 問存儲的總線數據傳輸，從總線接收外部數據傳輸給直接訪問存儲控 制器或從直接訪問存儲控制器接收內部數據發送至總線，并將總線數 據傳輸過程反饋給直接訪問存儲控制器；直接訪問存儲控制器根據接 收的反饋保持總線數據傳輸的繼續進行或者向先進微控制器總線結 構主接口發送終止指令停止總線數據傳輸并通知知識產權核直接訪 問存儲操作失敗；(26) 當總線數據傳輸完成后，先進微控制器總線結構主接口通知直接訪問 存儲控制器總線數據傳輸完成，直接訪問存儲控制器通知知識產權核 直接訪問存儲操作成功。
12. 如權利要求ll所述的直接訪問存儲操作方法，其特征在于，所述處置請 求信號是將請求信號置為無效。
13. 如權利要求ll所述的直接訪問存儲操作方法，其特征在于，所述直接訪 問存儲操作基于先進微控制器總線結構的先進高性能總線。
14. 如權利要求ll所述的直接訪問存儲操作方法，其特征在于，所述直接訪 問存儲操作基于先進微控制器總線結構的先進系統總線。
15. 如權利要求11或12或13或14所述的直接訪問存儲操作方法，其特征在于， 所述直接訪問存儲操作是兩個知識產權核之間的操作。
16.如權利要求11或12或13或14所述的直接訪問存儲操作方法，其特征在于， 所述直接訪問存儲操作是知識產權核與存儲器之間的操作。
全文摘要
本發明公開了一種直接訪問存儲裝置。將知識產權核、直接訪問存儲控制器、數據緩存器、緩存器控制器、先進微控制器總線結構主接口以及先進微控制器總線結構從接口集成，使得知識產權核能夠直接訪問存儲操作先進微控制器總線上的設備。本發明還公開了一種直接訪問存儲操作方法知識產權核通過總線從接口獲取系統信號并初始化，直接訪問存儲控制器接收知識產權核提供的操作信息來驅動總線主接口上進行的總線傳輸，并根據總線主接口的反饋來控制直接訪問存儲傳輸的進行或終止，并將最終的操作結果通知知識產權核。本發明結構簡單且面積較小、不破壞總線結構，并且能夠通過總線直接與總線上的設備實現高效率直接訪問存儲的數據傳輸。
文檔編號G06F13/28GK101196859SQ20061011905
公開日2008年6月11日 申請日期2006年12月4日 優先權日2006年12月4日
發明者石 李, 強 沈 申請人:中芯國際集成電路制造(上海)有限公司