專(zhuān)利名稱(chēng)：系統(tǒng)大規(guī)模集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種系統(tǒng)LSI(Large Scale Integration大規(guī)模集成電路)的低功耗化技術(shù)。
背景技術(shù)：
圖2是以往的具有低功耗模式的系統(tǒng)LSI的構(gòu)成圖。
此系統(tǒng)LSI是由中央處理單元(以下稱(chēng)為“CPU”)11、只讀存儲(chǔ)器(以下稱(chēng)為“ROM”)12、可隨機(jī)讀寫(xiě)存儲(chǔ)器(以下稱(chēng)為“RAM”)13、串行輸入輸出部(以下稱(chēng)為“SIO”)14、分頻器15、以及圖中沒(méi)有示出的各種外圍電路構(gòu)成的一個(gè)集成電路。
CPU11基于時(shí)鐘信號(hào)CLK的定時(shí)，根據(jù)存儲(chǔ)在ROM12或RAM13的存儲(chǔ)器中的程序，進(jìn)行規(guī)定的運(yùn)算控制處理。ROM12是即使切斷電源也能保持存儲(chǔ)內(nèi)容的非易失性存儲(chǔ)器，存儲(chǔ)有引導(dǎo)程序和初始程序裝入程序(IPL)以及外部中斷處理等程序。由于RAM13是當(dāng)電源切斷時(shí)存儲(chǔ)內(nèi)容消失的易失性存儲(chǔ)器，用于存儲(chǔ)應(yīng)用程序和處理中的數(shù)據(jù)。
SIO14用于控制在CPU11與外部裝置(此處，指閃存等的外部存儲(chǔ)裝置30)之間進(jìn)行的數(shù)據(jù)傳送，其使由CPU11并行提供的數(shù)據(jù)變換為串行并輸出給外部裝置，使由外部裝置串行輸入的數(shù)據(jù)變換為并行并提供給CPU11。分頻器15對(duì)從外部提供的系統(tǒng)時(shí)鐘SCK(例如，10MHz)進(jìn)行分頻，生成提供給CPU11的高速時(shí)鐘信號(hào)CKH(例如，5MHz)和提供給SIO14的用于串行傳送的低速時(shí)鐘信號(hào)CKL(例如，1MHz)。
下面，說(shuō)明該系統(tǒng)LSI轉(zhuǎn)向低功耗模式時(shí)以及由低功耗模式復(fù)原時(shí)的動(dòng)作。
當(dāng)CPU11結(jié)束一連串處理而成為應(yīng)轉(zhuǎn)向低功耗模式的狀態(tài)時(shí)，以一個(gè)字節(jié)為單位讀出RAM13內(nèi)的數(shù)據(jù)并將其提供給SIO14。SIO14根據(jù)時(shí)鐘信號(hào)CKL，將由CPU11提供的數(shù)據(jù)變換為串行數(shù)據(jù)并將其傳送給外部存儲(chǔ)裝置30。當(dāng)SIO14進(jìn)行完1字節(jié)的數(shù)據(jù)傳送后，給CPU11輸出傳送完成信號(hào)DON。由此，CPU11給SIO14提供下一字節(jié)的數(shù)據(jù)。而且，當(dāng)應(yīng)保存的數(shù)據(jù)全部傳送給外部存儲(chǔ)裝置30時(shí)，CPU11切斷包含有RAM13的規(guī)定電路的電源，并成為低功耗模式。但是，為了檢測(cè)出外部中斷信號(hào)INT并進(jìn)行從低功耗模式的復(fù)原，成為即使在低功耗模式下CPU11、ROM12以及分頻器15也要接入電源的狀態(tài)。
接下來(lái)，當(dāng)在低功耗模式下給CPU11提供外部中斷信號(hào)INT時(shí)，CPU11根據(jù)存儲(chǔ)在ROM12中的程序，給已經(jīng)切斷電源的電路提供電源。然后，CPU11對(duì)SIO14發(fā)出以1字節(jié)為單位的數(shù)據(jù)讀出命令。SIO14根據(jù)命令從外部存儲(chǔ)裝置30讀出1字節(jié)數(shù)據(jù)，對(duì)CPU11輸出傳送完成信號(hào)DON。CPU11將讀出的數(shù)據(jù)存儲(chǔ)在RAM13中。CPU11對(duì)SIO14發(fā)出數(shù)據(jù)讀出命令，直到將所需的數(shù)據(jù)全部存儲(chǔ)在RAM13中為止。在規(guī)定的數(shù)據(jù)存儲(chǔ)在RAM13中的時(shí)刻，CPU11移向通常動(dòng)作。
日本專(zhuān)利特開(kāi)平8-234865號(hào)公報(bào)在上述專(zhuān)利文獻(xiàn)1中記載了這樣一種裝置即使為了降低微機(jī)的功耗而切換時(shí)鐘頻率，該裝置也能使該微機(jī)與外圍設(shè)備的通信速度保持恒定。
但是，在上述系統(tǒng)LSI中存在有下列問(wèn)題。
當(dāng)轉(zhuǎn)向低功耗模式時(shí)以及從低功耗模式復(fù)原時(shí)，SIO14與外部存儲(chǔ)裝置30之間的數(shù)據(jù)傳送是根據(jù)提供給此SIO14的時(shí)鐘信號(hào)CKL而進(jìn)行的。另一方面，在此期間，給CPU11提供時(shí)鐘信號(hào)CLH。由于時(shí)鐘信號(hào)CKH比時(shí)鐘信號(hào)CKL的頻率高，因此CPU11在需要以上的高速時(shí)鐘信號(hào)下進(jìn)行動(dòng)作，白白消耗了電力。
另外，由于CPU11需要準(zhǔn)備自低功耗模式復(fù)原并且等待接收外部中斷信號(hào)INT，因此不能停止時(shí)鐘信號(hào)CKH，功耗的降低是有限的。
發(fā)明內(nèi)容
本發(fā)明的目的是使具有低功耗模式的系統(tǒng)LSI的功耗進(jìn)一步降低。
本發(fā)明的系統(tǒng)LSI的特征是包括易失性存儲(chǔ)器，在低功耗模式時(shí)切斷電源，使存儲(chǔ)內(nèi)容消失；CPU，在通常動(dòng)作時(shí)進(jìn)行規(guī)定的邏輯處理，并且在轉(zhuǎn)向低功耗模式之前先將上述存儲(chǔ)器的存儲(chǔ)內(nèi)容保存在外部存儲(chǔ)裝置中，當(dāng)自低功耗模式復(fù)原時(shí)進(jìn)行使該外部存儲(chǔ)裝置的存儲(chǔ)內(nèi)容返回到該存儲(chǔ)器中的處理；數(shù)據(jù)輸入輸出電路，由通常動(dòng)作模式轉(zhuǎn)向低功耗模式時(shí)，經(jīng)由上述CPU將從上述存儲(chǔ)器讀出的數(shù)據(jù)傳送給外部存儲(chǔ)裝置，當(dāng)自低功耗模式復(fù)原時(shí)，將從該外部存儲(chǔ)裝置讀出的數(shù)據(jù)傳送給該CPU；分頻電路，對(duì)從外部提供的、或根據(jù)被提供的信號(hào)而生成的第一時(shí)鐘信號(hào)進(jìn)行分頻，生成第二時(shí)鐘信號(hào)，并且將該第二時(shí)鐘信號(hào)作為數(shù)據(jù)傳送用時(shí)鐘提供給上述數(shù)據(jù)輸入輸出電路；選擇電路，當(dāng)由上述CPU指定為通常動(dòng)作模式時(shí)選擇上述第1時(shí)鐘信號(hào)，當(dāng)由CPU指定為低功耗模式時(shí)選擇上述第2時(shí)鐘信號(hào)；以及時(shí)鐘供給電路，設(shè)置在上述選擇電路與上述CPU之間，當(dāng)由上述存儲(chǔ)器至上述外部存儲(chǔ)裝置的數(shù)據(jù)傳送結(jié)束時(shí)停止供給由該選擇電路至該CPU的時(shí)鐘信號(hào)，當(dāng)檢測(cè)到外部中斷時(shí)重新開(kāi)始提供由該選擇電路至該CPU的時(shí)鐘信號(hào)。
在本發(fā)明中具有選擇電路，當(dāng)由CPU指定為通常動(dòng)作模式時(shí)選擇第一(高速)時(shí)鐘信號(hào)，當(dāng)由CPU指定為低功耗模式時(shí)選擇第2(低速)時(shí)鐘信號(hào)；以及時(shí)鐘供給電路，設(shè)置在該選擇電路和CPU之間，當(dāng)自存儲(chǔ)器至外部存儲(chǔ)裝置的數(shù)據(jù)傳送結(jié)束時(shí)停止提供至CPU的時(shí)鐘信號(hào)，當(dāng)檢測(cè)到外部中斷時(shí)重新開(kāi)始給CPU提供時(shí)鐘信號(hào)。因此，當(dāng)轉(zhuǎn)向低功耗模式時(shí)，在自存儲(chǔ)器至外部存儲(chǔ)裝置進(jìn)行數(shù)據(jù)傳送的過(guò)程中，可以通過(guò)使CPU的時(shí)鐘信號(hào)成為低速?gòu)亩档凸?。另外，?dāng)自存儲(chǔ)器至外部存儲(chǔ)裝置的數(shù)據(jù)傳送結(jié)束時(shí)，由于給CPU的時(shí)鐘信號(hào)停止，因此可以進(jìn)一步降低CPU的功耗。
圖1是表示本發(fā)明實(shí)施例1的系統(tǒng)LSI的構(gòu)成圖。
圖2是以往的具有低功耗模式的系統(tǒng)LSI的構(gòu)成圖。
圖3是表示圖1的動(dòng)作的信號(hào)波形圖。
圖4是說(shuō)明圖1的動(dòng)作的流程圖。
圖5是表示本發(fā)明實(shí)施例2的系統(tǒng)LSI的構(gòu)成圖。
具體實(shí)施例方式
通過(guò)采用分頻電路生成第一(高速)時(shí)鐘信號(hào)和多個(gè)低速時(shí)鐘信號(hào)，根據(jù)選擇信號(hào)從多個(gè)低速時(shí)鐘信號(hào)中選擇與外部存儲(chǔ)裝置的數(shù)據(jù)傳送速度相對(duì)應(yīng)的時(shí)鐘信號(hào)來(lái)作為第二時(shí)鐘信號(hào)，從而可以將數(shù)據(jù)傳送用的時(shí)鐘信號(hào)設(shè)定成最佳的頻率。
當(dāng)結(jié)合并參照附圖來(lái)閱讀下面的優(yōu)選實(shí)施例的說(shuō)明時(shí)，本發(fā)明的上述以及其他目的和新特征就會(huì)變得顯而易見(jiàn)了。但是，附圖僅是用于進(jìn)行解釋的而并不限定本發(fā)明的范圍。
圖1是表示本發(fā)明實(shí)施例1的系統(tǒng)LSI的構(gòu)成圖，對(duì)和圖2中的部件相同的部件付與共同的附圖標(biāo)記。
與圖2相同，該系統(tǒng)LSI具有CPU11、ROM12、RAM13、SIO14、以及分頻器15。
CPU11基于時(shí)鐘信號(hào)CLK的定時(shí)，根據(jù)存儲(chǔ)在ROM12和RAM13的存儲(chǔ)器中的程序來(lái)進(jìn)行規(guī)定的運(yùn)算控制處理。ROM12存儲(chǔ)引導(dǎo)程序和IPL、以及外部中斷處理等程序，而RAM13存儲(chǔ)應(yīng)用程序和處理中的數(shù)據(jù)。
SIO14控制CPU11與外部存儲(chǔ)裝置30(在此為閃存等)之間的數(shù)據(jù)傳送，將從CPU11并行提供的數(shù)據(jù)變換為串行后向外部存儲(chǔ)裝置30輸出，將自該外部存儲(chǔ)裝置30串行輸入的數(shù)據(jù)變換為并行后將其提供給CPU11。SIO14在進(jìn)行完一字節(jié)的傳送后給CPU11輸出傳送完成信號(hào)DON。
分頻器15對(duì)從外部提供的系統(tǒng)時(shí)鐘SCK(例如，10MHz)進(jìn)行分頻，生成高速時(shí)鐘信號(hào)CKH(例如5MHz)和低速時(shí)鐘信號(hào)CKL(例如1MHz)。時(shí)鐘信號(hào)CKL提供給SIO14作為串行數(shù)據(jù)傳送用的定時(shí)信號(hào)。
進(jìn)而，該系統(tǒng)LSI具有選擇器(SEL)16、“或”門(mén)(以下稱(chēng)為“OR”)17、中斷檢測(cè)電路18、置位·復(fù)位型觸發(fā)器(以下稱(chēng)為“FF”)19、以及圖中沒(méi)有示出的各種外圍電路。
選擇器16根據(jù)從CPU11提供的模式選擇信號(hào)PSM，選擇由分頻器15生成的時(shí)鐘信號(hào)CKH、CKL中的任一個(gè)信號(hào)。選擇器16的輸出側(cè)連接到OR17的一個(gè)輸入側(cè)。
中斷檢測(cè)電路18檢測(cè)外部中斷信號(hào)INT，該中斷檢測(cè)電路18的輸出側(cè)連接到FF19的復(fù)位端子R上。另外，給FF19的置位端子S上提供來(lái)自CPU11的結(jié)束信號(hào)FIN，使該FF19的輸出側(cè)連接到OR17的另一個(gè)輸入側(cè)上。而且，OR17的輸出信號(hào)作為時(shí)鐘信號(hào)CLK提供給CPU11。即，OR17、中斷檢測(cè)電路18以及FF19構(gòu)成對(duì)CPU11的時(shí)鐘供給電路。
圖3是表示圖1的動(dòng)作的信號(hào)波形圖，圖4是說(shuō)明圖1的動(dòng)作的流程圖。下面說(shuō)明圖1的動(dòng)作。
(1)通常動(dòng)作在通常動(dòng)作下，F(xiàn)F19復(fù)位，由該FF19輸出的信號(hào)S19成為“L”電平。此外，由CPU11給選擇器16提供的模式選擇信號(hào)PSM設(shè)定通常動(dòng)作模式(例如，“H”電平)，選擇由分頻器15生成的高速時(shí)鐘信號(hào)CKH，并將其提供給OR17。由此，在CPU11中，提供5MHz的時(shí)鐘信號(hào)CKH作為時(shí)鐘信號(hào)CLK。另外，給SIO14提供1MHz的時(shí)鐘信號(hào)CKL作為數(shù)據(jù)傳送用的時(shí)鐘信號(hào)。
(2)轉(zhuǎn)向低功耗模式的動(dòng)作當(dāng)CPU11結(jié)束一連串處理且應(yīng)轉(zhuǎn)向低功耗模式時(shí)，將模式選擇信號(hào)PSM切換為低功耗模式(例如“L”)。由此，由選擇器16選擇低速時(shí)鐘信號(hào)CKL，并經(jīng)由OR17提供給CPU11作為時(shí)鐘信號(hào)CLK。這樣，提供給CPU11的時(shí)鐘信號(hào)CLK由5MHz降低為1MHz。
CPU11按照1MHz的時(shí)鐘信號(hào)CLK以1字節(jié)為單位讀出RAM13內(nèi)的數(shù)據(jù)，并且將其提供給SIO14。SIO14按照時(shí)鐘信號(hào)CKL，將從CPU11提供的數(shù)據(jù)變換為串行數(shù)據(jù)并將其傳送給外部存儲(chǔ)裝置30。當(dāng)SIO14進(jìn)行完一字節(jié)的數(shù)據(jù)傳送后，給CPU11輸出傳送完成信號(hào)DON。這樣，CPU11給SIO14提供下一字節(jié)的數(shù)據(jù)。而且，當(dāng)應(yīng)保存的數(shù)據(jù)全部傳送給外部存儲(chǔ)裝置30時(shí)，CPU11斷開(kāi)包含有RAM13以及SIO14的規(guī)定電路的電源，進(jìn)而給FF19輸出結(jié)束信號(hào)FIN。
(3)低功耗動(dòng)作切斷了電源的電路停止動(dòng)作，并且保持的狀態(tài)也消失。另外，當(dāng)根據(jù)結(jié)束信號(hào)FIN使FF19置位時(shí)，信號(hào)S19成為“H”，從OR17輸出的時(shí)鐘信號(hào)CLK固定為“H”。這樣，雖然CPU11停止動(dòng)作，但是由于電源沒(méi)有切斷，因此該CPU11保持在動(dòng)作停止前的狀態(tài)。由此，從CPU11輸出的模式選擇信號(hào)PSM一直為“L”。另一方面，中斷檢測(cè)電路18一直接入電源，對(duì)外部中斷信號(hào)INT的輸入進(jìn)行監(jiān)視。
(4)由低功耗模式的復(fù)原動(dòng)作當(dāng)在低功耗模式下提供外部中斷信號(hào)INT時(shí)，通過(guò)中斷檢測(cè)電路18使FF19復(fù)位。由此，信號(hào)S19成為“L”，由選擇器16選擇的時(shí)鐘信號(hào)CKL被提供給CPU11作為時(shí)鐘信號(hào)CLK。
CPU11從動(dòng)作停止前的狀態(tài)開(kāi)始動(dòng)作，給為了實(shí)現(xiàn)低功耗而切斷電源的RAM13等電路提供電源。
之后，CPU11對(duì)于SIO14發(fā)出以一字節(jié)為單位的數(shù)據(jù)讀出命令。SIO14根據(jù)命令讀出來(lái)自外部存儲(chǔ)裝置30的一字節(jié)，給CPU11輸出傳送完成信號(hào)DON。CPU11將讀出的數(shù)據(jù)存儲(chǔ)在RAM13中。CPU11對(duì)SIO14發(fā)出數(shù)據(jù)讀出命令，直到將需要的數(shù)據(jù)全部存儲(chǔ)在RAM13中為止。在規(guī)定的數(shù)據(jù)存儲(chǔ)在RAM13中的時(shí)刻，CPU11將模式選擇信號(hào)PSM切換為“H”。由此，通過(guò)選擇器16選擇高速時(shí)鐘信號(hào)CKH，并將其提供給CPU11作為時(shí)鐘信號(hào)CLK，CPU11轉(zhuǎn)向通常動(dòng)作。
如上所述，該實(shí)施例一的系統(tǒng)LSI具有選擇器16，其用于當(dāng)系統(tǒng)轉(zhuǎn)向低功耗模式時(shí)以及由該低功耗模式復(fù)原時(shí)，將提供給CPU11的時(shí)鐘信號(hào)CLK切換為低速時(shí)鐘信號(hào)CKL。由此，在與外部存儲(chǔ)裝置30之間傳送保存數(shù)據(jù)的過(guò)程中，可以降低CPU11的功耗。
進(jìn)而，具有OR17，其用于在低功耗模式下，停止提供給CPU11的時(shí)鐘信號(hào)CLK。由此，在低功耗模式下使CPU11的動(dòng)作停止，具有可以使該CPU11的功耗進(jìn)一步降低的優(yōu)點(diǎn)。
再有，雖然該系統(tǒng)LSI與外部存儲(chǔ)裝置30之間的數(shù)據(jù)傳送是串行傳送，但是對(duì)于并行傳送的外部存儲(chǔ)裝置也可以同樣適用。在此情況下，需要使用并行傳送用的輸入輸出電路來(lái)代替SIO14。
此外，雖然分頻器15對(duì)系統(tǒng)時(shí)鐘SCK進(jìn)行1/2分頻生成時(shí)鐘信號(hào)CKH，進(jìn)行1/10分頻生成時(shí)鐘信號(hào)CKL，但分頻比可以是任意的。例如，也可以不對(duì)系統(tǒng)時(shí)鐘SCK分頻而直接作為時(shí)鐘信號(hào)CKH。
圖5是表示本發(fā)明實(shí)施例2的系統(tǒng)LSI的構(gòu)成圖，對(duì)和圖1中的部件相同的部件付與共同的附圖標(biāo)記。
該系統(tǒng)LSI在圖1的系統(tǒng)LSI上增加了寄存器(REG)20和選擇器21，并且設(shè)置分頻器15A來(lái)代替分頻器15，該分頻器15A除了對(duì)系統(tǒng)時(shí)鐘SCK進(jìn)行分頻生成高速時(shí)鐘信號(hào)CKH之外，還生成多個(gè)低速的分頻時(shí)鐘。
選擇器21根據(jù)寄存器20中設(shè)定的值從通過(guò)分頻器15A生成的多個(gè)分頻時(shí)鐘中選擇任意一個(gè)，并將其作為低速時(shí)鐘信號(hào)CKL進(jìn)行輸出。寄存器20的值是由CPU11設(shè)定的。將通過(guò)分頻器15A生成的時(shí)鐘信號(hào)CKH和通過(guò)選擇器21選擇的時(shí)鐘信號(hào)CKL提供給選擇器16，通過(guò)從CPU11提供的模式選擇信號(hào)PSM來(lái)選擇其中的一個(gè)信號(hào)。該系統(tǒng)的其他構(gòu)成與圖1所示的系統(tǒng)相同。
該系統(tǒng)LSI的動(dòng)作是根據(jù)在寄存器20中設(shè)定的值來(lái)選擇低速時(shí)鐘信號(hào)CKL，除此之外與圖1的系統(tǒng)LSI相同。
如上所述，該實(shí)施例2中的系統(tǒng)LSI具有選擇器16和OR17，其中選擇器16用于當(dāng)系統(tǒng)轉(zhuǎn)向低功耗模式時(shí)和從該低功耗模式復(fù)原時(shí)，將提供給CPU11的時(shí)鐘信號(hào)CLK切換為低速時(shí)鐘信號(hào)CKL，OR17用于在低功耗模式下停止提供給CPU11的時(shí)鐘信號(hào)CLK。由此，該實(shí)施例就有與實(shí)施例1相同的優(yōu)點(diǎn)。
進(jìn)而，該實(shí)施例2的系統(tǒng)LSI具有用于選擇低速時(shí)鐘信號(hào)CKL的寄存器20和選擇器21。由此，具有可以和外部存儲(chǔ)裝置的數(shù)據(jù)傳送速度保持一致地選擇數(shù)據(jù)傳送用的時(shí)鐘信號(hào)CKL的最佳頻率的優(yōu)點(diǎn)。
再有，雖然寄存器20的值構(gòu)成為由CPU11進(jìn)行設(shè)定，但是也可以設(shè)置設(shè)定用的開(kāi)關(guān)來(lái)取代寄存器20，或者通過(guò)連接SIO14與外部存儲(chǔ)裝置的連接器的信號(hào)來(lái)從外部存儲(chǔ)裝置一側(cè)設(shè)定寄存器20的值。
權(quán)利要求
1.一種系統(tǒng)大規(guī)模集成電路，其特征在于包括易失性存儲(chǔ)器，在低功耗模式時(shí)切斷電源，使存儲(chǔ)內(nèi)容消失；中央處理單元，在通常動(dòng)作時(shí)進(jìn)行規(guī)定的邏輯處理，并且在轉(zhuǎn)向低功耗模式之前先將上述存儲(chǔ)器的存儲(chǔ)內(nèi)容保存在外部存儲(chǔ)裝置中，當(dāng)自低功耗模式復(fù)原時(shí)進(jìn)行將該外部存儲(chǔ)裝置的存儲(chǔ)內(nèi)容返回到該存儲(chǔ)器中的處理；數(shù)據(jù)輸入輸出電路，自通常動(dòng)作模式轉(zhuǎn)向低功耗模式時(shí)，經(jīng)由上述中央處理單元將從上述存儲(chǔ)器讀出的數(shù)據(jù)傳送給外部存儲(chǔ)裝置，當(dāng)自低功耗模式復(fù)原時(shí)將從該外部存儲(chǔ)裝置讀出的數(shù)據(jù)傳送給該中央處理單元；分頻電路，對(duì)從外部提供的、或根據(jù)被提供的信號(hào)而生成的第一時(shí)鐘信號(hào)進(jìn)行分頻，生成第2時(shí)鐘信號(hào)，并且將該第2時(shí)鐘信號(hào)提供給上述數(shù)據(jù)輸入輸出電路作為數(shù)據(jù)傳送用時(shí)鐘；選擇電路，當(dāng)由上述中央處理單元指定為通常動(dòng)作模式時(shí)，選擇上述第1時(shí)鐘信號(hào)，當(dāng)由上述中央處理單元指定為低功耗模式時(shí)，選擇上述第2時(shí)鐘信號(hào)；以及時(shí)鐘供給電路，設(shè)置于上述選擇電路和上述中央處理單元之間，當(dāng)自上述存儲(chǔ)器至上述外部存儲(chǔ)裝置的數(shù)據(jù)傳送結(jié)束時(shí)，停止供給自該選擇電路至該中央處理單元的時(shí)鐘信號(hào)，當(dāng)檢測(cè)到外部中斷時(shí)，重新開(kāi)始供給自該選擇電路至該中央處理單元的時(shí)鐘信號(hào)。
2.一種系統(tǒng)大規(guī)模集成電路，其特征為包括易失性存儲(chǔ)器，在低功耗模式時(shí)切斷電源，使存儲(chǔ)內(nèi)容消失；中央處理單元，在通常動(dòng)作時(shí)進(jìn)行規(guī)定的邏輯處理，并且在轉(zhuǎn)向低功耗模式之前先將上述存儲(chǔ)器的存儲(chǔ)內(nèi)容保存在外部存儲(chǔ)裝置中，當(dāng)自低功耗模式復(fù)原時(shí)進(jìn)行將該外部存儲(chǔ)裝置的存儲(chǔ)內(nèi)容返回到該存儲(chǔ)器中的處理；數(shù)據(jù)輸入輸出電路，自通常動(dòng)作模式轉(zhuǎn)向低功耗模式時(shí)，經(jīng)由上述中央處理單元將從上述存儲(chǔ)器讀出的數(shù)據(jù)傳送給外部存儲(chǔ)裝置，當(dāng)自低功耗模式復(fù)原時(shí)將從該外部存儲(chǔ)裝置讀出的數(shù)據(jù)傳送給該中央處理單元；分頻電路，對(duì)從外部提供的、或根據(jù)被提供的信號(hào)而生成的第一時(shí)鐘信號(hào)進(jìn)行分頻，生成頻率各不相同的多個(gè)第二時(shí)鐘信號(hào)；第一選擇電路，根據(jù)選擇信號(hào)從上述多個(gè)第二時(shí)鐘信號(hào)中選擇一個(gè)信號(hào)，并且將該選擇的時(shí)鐘信號(hào)提供給上述數(shù)據(jù)輸入輸出電路作為數(shù)據(jù)傳送用時(shí)鐘；第二選擇電路，當(dāng)由上述中央處理單元指定為通常動(dòng)作模式時(shí)，選擇上述第一時(shí)鐘信號(hào)，當(dāng)由上述中央處理單元指定為低功耗模式時(shí)，選擇由上述第1選擇電路選擇的上述第二時(shí)鐘信號(hào)；以及時(shí)鐘供給電路，設(shè)置于上述第二選擇電路和上述中央處理單元之間，當(dāng)自上述存儲(chǔ)器至上述外部存儲(chǔ)裝置的數(shù)據(jù)傳送結(jié)束時(shí)，停止供給自第二選擇電路至該中央處理單元的時(shí)鐘信號(hào)，當(dāng)檢測(cè)出外部中斷時(shí)，重新開(kāi)始供給自該第二選擇電路至該中央處理單元的時(shí)鐘信號(hào)。
全文摘要
本發(fā)明使具有低功耗模式的系統(tǒng)大規(guī)模集成電路的功耗進(jìn)一步降低。利用分頻器(15)生成通常動(dòng)作用的時(shí)鐘信號(hào)CKH(5MHz)和至外部存儲(chǔ)裝置(30)的數(shù)據(jù)傳送用的時(shí)鐘信號(hào)CKL(1MHz)。當(dāng)將RAM(13)的內(nèi)容保存在外部存儲(chǔ)裝置(30)中并且轉(zhuǎn)向低功耗模式時(shí)，由模式選擇信號(hào)PSM選擇時(shí)鐘信號(hào)CKL并且將其提供給CPU(11)進(jìn)行數(shù)據(jù)傳送。數(shù)據(jù)傳送結(jié)束后，通過(guò)結(jié)束信號(hào)FIN使FF(19)置位，并且停止傳送給CPU(11)的時(shí)鐘信號(hào)CLK。當(dāng)通過(guò)外部中斷信號(hào)INT使FF(19)復(fù)位時(shí)，重新開(kāi)始給CPU(11)提供時(shí)鐘信號(hào)CLK，保存在外部存儲(chǔ)裝置(30)中的數(shù)據(jù)通過(guò)數(shù)據(jù)傳送用時(shí)鐘信號(hào)CKL返回到RAM(13)中。此后，通過(guò)模式選擇信號(hào)PSM選擇時(shí)鐘信號(hào)CKH，復(fù)原到通常動(dòng)作。
文檔編號(hào)G06F1/08GK1866166SQ20061008205
公開(kāi)日2006年11月22日 申請(qǐng)日期2006年1月28日 優(yōu)先權(quán)日2005年5月17日
發(fā)明者市川武志 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社