專利名稱：一種板間透傳總線的測試裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子和通信系統(tǒng)中的單板測試裝置及方法，具體的說，涉及的是一種針對板間透傳的板級總線，比如SPI、I2C、并行總線等的功能測試裝置及方法。
背景技術(shù)：
在現(xiàn)有技術(shù)的電子和通信領(lǐng)域中，經(jīng)常出現(xiàn)單板上的總線信號通過各類接口透傳到另外一塊單板或子卡上的情況，在單板功能測試中需要檢測批量生產(chǎn)的單板上這類透傳總線信號相關(guān)的功能芯片是否正常，以及信號所經(jīng)過的驅(qū)動和連接器是否正常。
透傳總線的功能測試裝置一般包括短路、開路、接口時序等方面的測試，通常的實現(xiàn)方式有以下兩種一是將每根總線信號線當(dāng)成單獨的I/O來測試，但該方案存在如下缺點測試環(huán)境需要提供支持I/O讀寫的硬件功能模塊，在總線信號線數(shù)量較多的情況下，所需的I/O數(shù)量很多，成本較高，操作繁瑣；而且無法實現(xiàn)總線的時序測試。
二是在測試環(huán)境板上的EPLD設(shè)計一個與被測單板的總線對應(yīng)的接口，測試時通過被測單板與EPLD之間進行數(shù)據(jù)收發(fā)并判斷數(shù)據(jù)一致性來完成。中國專利號為CN99127441、申請人是國際商業(yè)機器公司的中國專利“生產(chǎn)測試接口接至全局串行總線的方法和裝置”，是一種將一個生產(chǎn)測試接口接至一個諸如互聯(lián)集成電路(I2C)總線之類的全局串行總線的方法和裝置，其輸入/輸出緩存邏輯對需傳送給和來自全局串行總線的數(shù)據(jù)進行緩存；與輸入/輸出緩存邏輯連接的從控接口邏輯接收來自輸入/輸出緩存邏輯的數(shù)據(jù)和將數(shù)據(jù)發(fā)送給輸入/輸出緩存邏輯；與輸入/輸出緩存邏輯和從控接口邏輯連接的從控控制器對與輸入/輸出緩存邏輯的數(shù)據(jù)交換進行調(diào)步；接在輸入/輸出緩存器和全局串行總線之間的差錯檢測邏輯用來檢測差錯狀況。
該專利思路基本與前面提到的方案二相同，主要增加了對輸入/輸出數(shù)據(jù)的緩沖和調(diào)整功能，但其缺點是設(shè)計相對復(fù)雜，有一定的邏輯編碼和調(diào)試的工作量和難度，另外需要增加邏輯芯片，成本相對比較高，而且在實際的應(yīng)用中，可能還會由于邏輯設(shè)計不當(dāng)，造成測試的不穩(wěn)定。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種板間透傳總線的測試裝置及方法，對板間透傳的板級總線進行測試，以快速的實現(xiàn)對SPI、I2C、并行總線等在板間透傳情況下的接口測試。
本發(fā)明的技術(shù)方案如下一種板間透傳總線的測試裝置，其中，包括主控單元、板間連接器單元和環(huán)境板存儲單元，連接有被測總線單元；所述的主控單元用于發(fā)起透傳總線測試命令、控制被測總線單元向所述環(huán)境板存儲單元寫數(shù)據(jù)、所述被測總線單元從所述環(huán)境板存儲單元讀取數(shù)據(jù)、并對寫讀數(shù)據(jù)的一致性進行判斷并對測試結(jié)果進行分析和故障定位，給出測試結(jié)論；所述板間連接器單元用于構(gòu)成所述被測總線單元和所述環(huán)境板存儲單元之間的連接通道；所述環(huán)境板存儲單元用于提供與所述被測總線單元匹配的總線接口和存儲介質(zhì)。
所述的裝置，其中，所述環(huán)境板存儲單元為與所述被測總線單元接口匹配的E2PROM芯片或RAM芯片。
所述的裝置，其中，所述主控單元為各類CPU、MPU系統(tǒng)或具有處理能力的邏輯功能模塊。
所述的裝置，其中，所述板間連接器單元是單板間各類的插座連接器。
所述的裝置，其中，所述板間連接器為2mm高密插座連接器。
一種板間透傳總線的測試方法，其包括以下步驟A、主控單元發(fā)起寫總線測試命令；B、被測總線單元向環(huán)境板存儲單元寫數(shù)據(jù)，寫過程的控制、地址、數(shù)據(jù)信號從所述被測總線單元發(fā)出經(jīng)板間連接器單元到環(huán)境板存儲單元，并完成寫操作；C、在延時預(yù)定時間后，保證寫操作正常結(jié)束后，所述主控單元發(fā)起讀總線測試命令，被測總線單元從所述環(huán)境板存儲單元回讀測試數(shù)據(jù)，讀過程的控制、地址、數(shù)據(jù)信號通道與寫過程相同，但數(shù)據(jù)信號流向相反；D、所述主控單元完成讀操作后，將讀寫的數(shù)據(jù)進行對比，并判斷被測總線單元是否正常，并給出故障定位和測試結(jié)論。
本發(fā)明所提供的一種板間透傳總線的測試裝置及方法，成本低，實現(xiàn)簡易，工作穩(wěn)定可靠；其軟硬件實現(xiàn)簡易，硬件相當(dāng)于外擴一個帶SPI或I2C或并行接口的E2PROM芯片或RAM芯片，軟件就是對存儲器的讀寫操作；測試速度快，E2PROM的擦寫操作在毫秒級時間內(nèi)就可以完成，RAM的讀寫速度更高。
圖1為本發(fā)明的基于存儲器實現(xiàn)透傳總線測試框圖；圖2為本發(fā)明裝置的SPI透傳總線接口測試實例框圖。
具體實施例方式
下面結(jié)合附圖，將對本發(fā)明的各較佳實施例進行更為詳細(xì)的說明。
本發(fā)明的板間透傳總線的測試裝置包含以下這些部分，如圖1所示的，主控單元101、板間連接器單元102和環(huán)境板存儲單元103，單元201是被測總線單元。其中，所述主控單元101實現(xiàn)的功能是發(fā)起透傳總線測試命令、控制總線單元201向環(huán)境板存儲單元103寫數(shù)據(jù)、控制總線單元201從環(huán)境板存儲單元讀取數(shù)據(jù)、對寫讀數(shù)據(jù)的一致性進行判斷并對測試結(jié)果進行分析和故障定位、給出測試結(jié)論。
所述板間連接器單元102實現(xiàn)的功能是構(gòu)成被測總線單元201和環(huán)境板存儲單元103之間連接通道；所述環(huán)境板存儲單元103實現(xiàn)的功能是提供與被測總線單元匹配的總線接口和存儲介質(zhì)，可以選擇與被測總線接口匹配的E2PROM芯片或RAM芯片。
本裝置的連接如圖1所示，各單元連接關(guān)系如下所述主控單元101發(fā)起寫總線測試命令，控制總線單元201向環(huán)境板存儲單元103寫數(shù)據(jù)，寫過程的控制、地址、數(shù)據(jù)信號從總線單元201發(fā)出經(jīng)板間連接器單元102到環(huán)境板存儲單元103，并完成寫操作；在延時若干時間，保證寫操作正常結(jié)束后，主控單元101發(fā)起讀總線測試命令，控制總線單元201從環(huán)境板存儲單元103回讀測試數(shù)據(jù)，讀過程的控制、地址、數(shù)據(jù)信號通道與寫過程相同，但數(shù)據(jù)信號流向相反。主控單元101完成讀操作后，將讀寫的數(shù)據(jù)進行對比，從而判斷被測總線單元是否正常，并給出故障定位和測試結(jié)論。
本發(fā)明裝置的適用范圍包括對透傳到板間連接器的總線接口的測試，并且這類總線能找到與之接口的E2PROM芯片或RAM芯片?？偩€可以包括但不限于下面幾種，①SPI；②I2C；③并行總線。
本發(fā)明所述主控單元101可以是各類CPU、MPU系統(tǒng)或具有處理能力的邏輯功能模塊，比如單片機、DSP、POWERPC小系統(tǒng)。板間連接器單元102可以是單板間各類的插座連接器，比如2mm高密插座連接器；環(huán)境板存儲單元103是滿足透傳總線接口的E2PROM芯片或RAM，比如SPI總線接口測試可以選用AT25040；I2C總線接口測試可以選用24C02；并行總線接口測試可以選用低速RAM實現(xiàn)，RAM的選擇根據(jù)并行總線地址和數(shù)據(jù)線的位數(shù)而定。
本發(fā)明裝置的使用方便，簡單，其測試過程如下①主控單元101啟動透傳總線測試命令，控制透傳總線單元201向環(huán)境板存儲單元103某個空間寫入特定數(shù)據(jù)，比如0x55；②延遲一小段時間，保證寫操作正常結(jié)束(延時時間根據(jù)存儲器件特性而定)；③主控單元101控制透傳總線單元201，從第①步所寫的103單元空間中回讀數(shù)據(jù)，并進行對比；④主控單元101判斷讀寫數(shù)據(jù)的一致性；⑤通過向存儲單元不同的地址空間寫入和讀出特定的其他數(shù)據(jù)，重復(fù)①～④的測試過程，使測試能覆蓋被測總線的各個信號線；⑥匯總測試結(jié)果，如果出錯，給出故障定位信息，最后對測試結(jié)果進行顯示。
下面以SPI總線透傳接口測試流程為例，如圖2所示，對本發(fā)明裝置的一個具體實現(xiàn)進行介紹。
在該實施例中，所述主控單元101是一個MPC860小系統(tǒng)，板間連接器單元102是一個100芯0.8間距直式PCB貼片插頭(片式針)，環(huán)境板存儲單元103是采用具有SPI接口的E2RPOM芯片AT25040，被測對象201包括SPI控制器、SPI總線信號所經(jīng)過的緩沖驅(qū)動芯片及板間100芯插座。
其測試過程如下MPC860發(fā)起SPI透傳總線測試命令，并控制MPC860上的SPI控制器向環(huán)境板上AT25040的地址0x0單元寫入0x55，延時10ms，MPC860控制SPI控制器從AT25040的地址0x0單元回讀數(shù)據(jù)，并判斷是否是0x55，如果一致，則認(rèn)為SPI總線透傳接口正常，如果不一致，則SPI總線單元存在故障。
本發(fā)明裝置由于其軟硬件實現(xiàn)簡易，硬件相當(dāng)于外擴一個帶SPI或I2C或并行接口的E2PROM芯片或RAM芯片，軟件就是對存儲器的讀寫操作；由于總線時序由存儲器芯片硬件支持，因此工作穩(wěn)定可靠，而且E2PROM擦寫次數(shù)一般在數(shù)十萬次以上，RAM芯片的可讀寫次數(shù)更高，足以滿足測試要求；并且E2PROM和低速RAM價格便宜，因此成本低廉；并且測試速度快，E2PROM的擦寫操作在毫秒級時間內(nèi)就可以完成，RAM的讀寫速度更高。
應(yīng)當(dāng)理解的是，上述針對具體實施例的描述較為詳細(xì)，并不能因此而理解為對本發(fā)明專利保護范圍的限制，本發(fā)明的專利保護范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種板間透傳總線的測試裝置，其特征在于，包括主控單元、板間連接器單元和環(huán)境板存儲單元，連接有被測總線單元；所述的主控單元用于發(fā)起透傳總線測試命令、控制被測總線單元向所述環(huán)境板存儲單元寫數(shù)據(jù)、所述被測總線單元從所述環(huán)境板存儲單元讀取數(shù)據(jù)、并對寫讀數(shù)據(jù)的一致性進行判斷并對測試結(jié)果進行分析和故障定位，給出測試結(jié)論；所述板間連接器單元用于構(gòu)成所述被測總線單元和所述環(huán)境板存儲單元之間的連接通道；所述環(huán)境板存儲單元用于提供與所述被測總線單元匹配的總線接口和存儲介質(zhì)。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述環(huán)境板存儲單元為與所述被測總線單元接口匹配的E2PROM芯片或RAM芯片。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述主控單元為各類CPU、MPU系統(tǒng)或具有處理能力的邏輯功能模塊。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述板間連接器單元是單板間各類的插座連接器。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述板間連接器為2mm高密插座連接器。
6.一種板間透傳總線的測試方法，其包括以下步驟A、主控單元發(fā)起寫總線測試命令；B、被測總線單元向環(huán)境板存儲單元寫數(shù)據(jù)，寫過程的控制、地址、數(shù)據(jù)信號從所述被測總線單元發(fā)出經(jīng)板間連接器單元到環(huán)境板存儲單元，并完成寫操作；C、在延時預(yù)定時間后，保證寫操作正常結(jié)束后，所述主控單元發(fā)起讀總線測試命令，被測總線單元從所述環(huán)境板存儲單元回讀測試數(shù)據(jù)，讀過程的控制、地址、數(shù)據(jù)信號通道與寫過程相同，但數(shù)據(jù)信號流向相反；D、所述主控單元完成讀操作后，將讀寫的數(shù)據(jù)進行對比，并判斷被測總線單元是否正常，并給出故障定位和測試結(jié)論。
全文摘要
本發(fā)明公開了一種板間透傳總線的測試裝置及方法，一種板間透傳總線的測試裝置，其中，包括主控單元、板間連接器單元和環(huán)境板存儲單元，連接有被測總線單元；所述的主控單元用于發(fā)起透傳總線測試命令、控制被測總線單元向所述環(huán)境板存儲單元寫數(shù)據(jù)、所述被測總線單元從所述環(huán)境板存儲單元讀取數(shù)據(jù)、并對寫讀數(shù)據(jù)的一致性進行判斷并對測試結(jié)果進行分析和故障定位，給出測試結(jié)論；所述板間連接器單元用于構(gòu)成所述被測總線單元和所述環(huán)境板存儲單元之間的連接通道；所述環(huán)境板存儲單元用于提供與所述被測總線單元匹配的總線接口和存儲介質(zhì)。本發(fā)明測試裝置及方法成本低，實現(xiàn)簡易，工作穩(wěn)定可靠。
文檔編號G06F11/267GK101071394SQ20061007880
公開日2007年11月14日 申請日期2006年5月8日 優(yōu)先權(quán)日2006年5月8日
發(fā)明者朱紅軍, 周嶸, 郝磷, 牛堃, 張來喜 申請人:中興通訊股份有限公司