專利名稱：引導式自動刷新同步的制作方法
技術領域：
本發明大體上涉及存儲器領域，且明確地說，涉及用于在引導式自動刷新模式中使控制器與存儲器之間的庫地址同步的系統和方法。
背景技術：
本申請案主張基于2004年12月28日申請的第60/640,100號美國臨時申請案的優先權。
微處理器、數字信號處理器和其它控制器在眾多應用中執行計算任務，所述應用包含例如便攜式電子裝置的嵌入式應用。存在這樣的趨勢在每一代產品中，此類裝置具有不斷擴展的特征組和增強的功能性，包含增加的存儲器以及計算能力更強大的處理器。便攜式電子裝置的另一趨勢在于不斷收縮的形態因數。此趨勢的主要影響是用于為控制器、存儲器和裝置中其它電子設備提供電力的電池尺寸的不斷減小，從而使得電力效率成為越來越重要的設計目標。因此，尤其對于便攜式電子裝置處理器來說，增加執行速度并降低電力消耗的對控制器和/或存儲器的改進是合乎需要的。
在此項技術中眾所周知，動態隨機存取存儲器(DRAM)是固態或電子數據存儲技術中最節省成本的。DRAM通過對可個別定址的電容性電路進行充電或放電來存儲二進制數據。為了實現較高的位密度且因此實現每個位的低成本，在DRAM技術中省略了無限期保持此電荷的電路。因此，所述電荷由于泄漏電流的緣故而耗散。為了保存存儲在DRAM中的數據的狀態，必須周期性地對存儲位值的電容性電路進行充電或“刷新”。
DRAM陣列通常被實施為包括多個行和列的水平、矩形、二維陣列。通過提供行地址和行地址選通(RAS)控制信號且隨后提供列地址和列地址選通(CAS)來存取數據位。一旦存取或“打開”給定行，便可通過遞增列地址來存大量的位位置。因此，尤其對于較長的循序數據存取，在提供行地址和RAS信號中的延遲可分攤在許多列存取上。此特征進一步由快速頁面模式(FPM)和擴展數據輸出(EDO)DRAM技術利用，如此項技術中已知。當將較高密度的DRAM封裝成多個模塊時，另一組織技術將把存儲器片段劃分成可單獨定址的庫。在代表性實施方案中，存儲器地址可映射到DRAM，如下文所示
較低級的位可包括字節選擇字段，其中存儲器模塊在單個存取中提供橫跨若干字節的數據。第二最重要的位是列地址，其允許迅速存取相同行內的數據。在行地址上方的是庫選擇位，其獨立地定址多個DRAM庫(在此實例中，有四個庫)中的一者。行地址包括較重要的位。所屬領域的技術人員將認識到，存儲器地址可以多種方式映射到存儲器；因此，以上映射僅是說明性的而并非限制性的。
傳統的DRAM是在控制器的引導下明確被刷新的。所述控制器將待刷新的行地址置于地址總線上，且確立RAS信號以刷新所述行中的每個存儲器存儲位置。在刷新循環期間，中斷所有存儲器存取操作(即，在刷新循環期間不會發生任何讀取或寫入操作)。控制器中的刷新計數器提供刷新行地址，且在每一刷新循環之后遞增所述計數器。可循序刷新DRAM陣列中的所有行。這在此項技術中已知為突發刷新，且必須在存儲器陣列的總的所需的刷新時間內執行一次。或者，控制器可實施分布式刷新，其中針對連續行的刷新循環散布在存儲器存取循環之間。分布式刷新循環之間的平均容許延遲是存儲器陣列總的所需的刷新時間除以行數目。
隨著CAS先于RAS刷新(CBR刷新)的出現，控制器不需要為刷新循環計算和供應行地址。支持CBR刷新的存儲器模塊包含內部行計數器，其在接收到每個CBR刷新循環時遞增。控制器在任何給定時間不了解正在刷新哪一行；僅需要控制器在所需的時間周期內發出CBR刷新循環。CBR刷新是本文廣義上被稱為自動刷新的一個實例，其中控制器引導存儲器發出刷新循環，但其不了解正在刷新的特定行地址。在現代的同步DRAM(SDRAM)實施方案中，自動刷新循環通常響應于同時確立的RAS和CAS信號來執行。
常規自動刷新技術(和另外，在傳統刷新中，如果不是獨立地刷新庫，則由控制器供應刷新行地址)的一個缺點是，在發出自動刷新命令之前，迫使控制器針對存儲器存取操作(即，讀取和寫入存取)關閉所有的DRAM行。這可通過延遲數據存取和/或指令獲取而不利地影響處理器性能。
在獨立刷新庫的情況下，一個解決方案是使控制器通過為每一刷新命令提供行地址和庫選擇信息來明確處置刷新過程。在此情況下，控制器可將刷新循環引導到一個DRAM庫，且同時對剩余庫執行數據存取操作。高級控制器可組織其存儲器操作來利用此能力，從而改進性能。
然而，此方法的缺點在于，控制器不能利用由多種現代存儲器實施方案提供的自刷新模式，所述現代存儲器實施方案對于便攜式電子裝置具有特定適用性。在自刷新模式中，數據在不活動周期期間保持在DRAM陣列中且具有最小電力消耗，且不允許數據存取。也就是說，在自刷新模式期間，不能將數據寫入到DRAM陣列或從DRAM陣列讀取數據。具有自刷新模式的DRAM使得許多電路(包含控制器)能夠進入不活動或“休眠”模式，以節省電池電力。
在自刷新期間，存儲器模式循環通過所述DRAM陣列，執行維持數據所必需的最少刷新行為。為了完成此，存儲器模塊維持控制器不能存取的內部行/庫地址計數器。在退出自刷新模式時，控制器不了解在自刷新模式中上次刷新的是哪一行，且因此不能繼續明確的刷新操作，除非其首先依次對每個行執行突發刷新。
發明內容
在引導式自動刷新(DARF)模式中，由控制器發出刷新命令，且在存儲器模塊內部維持刷新行和庫地址。通過規定在進入DARF模式時將存儲器內部的庫地址計數器初始化為第一預定值來相對于庫地址使控制器和存儲器同步。存儲器在接收到刷新命令時執行針對經定址的庫的刷新循環，且在所述刷新循環之后，以預定順序遞增所述庫地址計數器。控制器跟蹤庫地址，且如果存儲器存取操作針對未被刷新的庫，那么控制器可在執行刷新命令期間發出一個或一個以上存儲器存取操作。在自刷新模式期間，在退出現有的自刷新模式時，通過規定庫地址計數器采用第二預定值來重新建立失去的同步。所述第二預定值可以是固定的，或可為n+1，其中n是在起始自刷新模式時庫地址計數器的值。
一個實施例涉及一種通過控制器使刷新庫地址與存儲器模塊中的刷新庫地址計數器同步的方法。所述存儲器模塊被命令進入引導式自動刷新模式。向存儲器發出引導式自動刷新循環，所述自動刷新循環在第一預定庫地址處開始。
另一實施例涉及一種通過存儲器模塊刷新多個存儲器庫的方法。從控制器處接受同步命令。響應于所述同步命令將庫刷新計數器設置為預定庫地址。
另一實施例涉及一種電子裝置。所述電子裝置包含控制器，所述控制器可操作以讀取數據和將數據寫入存儲器模塊，且可進一步操作以將存儲器模塊置于引導式自動刷新模式且發出引導式自動刷新命令。所述電子裝置包含具有至少兩個DRAM庫的存儲器模塊，每一庫可獨立定址以用于執行刷新循環。存儲器模塊可在引導式自動刷新模式中操作，以響應于來自控制器的命令執行針對一個庫的刷新循環及在所述刷新操作期間對不同的庫執行存儲器存取循環。存儲器模塊中的庫地址計數器可操作以在存儲器模塊進入引導式自動刷新模式時采用第一預定值。
圖1是控制器和存儲器模塊的功能方框圖。
圖2是描繪在多種模式中的刷新操作和庫地址計數器的值的時間線。
圖3是DRAM刷新方法的流程圖。
具體實施例方式
圖1描繪代表性計算機系統10，其包括控制器12和存儲器模塊14。控制器12可包括微處理器、數字信號處理器、在FPGA或ASIC中實施的高級狀態機或其它控制器。存儲器模塊14可包括單個DRAM芯片、多芯片模塊、DRAM模塊的SIMM或DIMM陣列或類似物。在所描繪的實施例中，存儲器模塊14包含四個DRAM庫16和刷新電路18，所述刷新電路18包含庫地址計數器20和行地址計數器21。刷新電路18在引導式自動刷新模式中在接收到來自控制器12的刷新命令時對DRAM庫16執行刷新循環，或在自刷新模式期間自主執行刷新循環。另外，所述刷新電路可支持此項技術中已知的其它刷新模式。存儲器模塊14還包含行和列地址鎖存器、讀出放大器、總線驅動器和DRAM存儲器通用且此項技術中眾所周知的各種其它電路(未圖示)。
在圖1所描繪的實施例中，控制器12包含存儲器控制電路22，其可操作以對存儲器模塊14執行讀取和寫入操作。因此，圖1描繪控制器12中的存儲器控制電路22與存儲器模塊14之間的共同地址、數據和控制信號(例如，RAS、CAS和WE)連接。這些控制信號僅為代表性的而并非詳盡的，且不包含在任何給定實施方案中可介接控制器12和存儲器14的各種控制信號中的許多信號。
存儲器控制電路22另外在至少一個模式中向存儲器模塊14產生刷新信號(如RFSH信號描繪)。所述信號RFSH僅為代表性的；在任何給定實施方案中，存儲器控制電路22可經由其它控制信號發出自動刷新命令。存儲器控制電路22還包含庫地址計數器23，其可在引導式自動刷新模式期間鏡射存儲器模塊14中的庫地址寄存器20的值。
控制器12另外包含擴展模式寄存器(EMR)24。此寄存器可包含多個模式位和其它配置信息，如任何給定實施方案中所必需或需要的。在一個實施例中，EMR 24包含引導式自動刷新(DARF)位26。EMR 24另外包含自刷新(SR)位28。控制器12可包含多種額外電路、寄存器和此項技術中眾所周知的其它組件(未圖示)。
根據一個實施例，存儲器模塊14響應于在EMR 24中設置DARF位26的控制器12進入引導式自動刷新模式。當設置DARF位26時，存儲器庫地址計數器20被設置成預定值，且控制器庫地址計數器23被設置成相同值。通常，庫地址計數器20可被設置為零。然而，所屬領域的技術人員將認識到，可將庫地址設置為任何預定值，只要控制器12了解所利用的預定值。
當在每一引導式自動刷新循環之后遞增時，庫地址計數器20將以預定順序循環通過庫地址。在優選實施例中，庫地址計數器20循環通過二進制計數(例如，對于m個庫來說，0、1、……m-1)。然而，所屬領域的技術人員將易于認識到，庫地址計數器20可以任何順序循環通過庫地址位，只要控制器12了解所利用的特定順序，使得庫地址寄存器23可使用相同順序。
在一個說明性實施例中，在引導式自動刷新模式期間，存儲器模塊14在接收到來自控制器12的刷新命令時將對相應計數器21、20中的行和庫地址位執行刷新操作。庫地址計數器20接著將在所述刷新操作之后遞增一。當庫地址計數器20已循環通過完整序列(即，已針對給定行地址向每一庫發出刷新循環)時，將行地址計數器21遞增一。
控制器12維持庫地址計數器23以鏡射庫地址計數器20，且當向存儲器模塊14發出自動刷新命令時遞增庫地址計數器23。由于控制器12和存儲器模塊14初始化為相同預定庫地址，且大致同時(在每一自動刷新命令之后)并以相同次序使庫地址遞增相同量，因而控制器12和存儲器模塊14在引導式自動刷新模式中相對于庫地址得以同步。
此同步允許控制器12(其在發出刷新命令時了解庫16正被刷新)繼續對除正被刷新的庫16之外的任何DRAM庫16執行讀取和寫入存取。應注意，控制器12不需要了解刷新行地址。在刷新操作期間，僅在正被刷新的庫16中必須關閉所有行；控制器12可讀取或寫入任何其它庫16中的任何地址。因此，控制器12可通過調度存儲器存取來“隱藏”引導式自動刷新循環，使得引導式自動刷新循環不影響存儲器存取性能。
圖2描繪控制器12與存儲器模塊14之間的刷新行為的時間線圖。在時間線下方描繪控制器12的動作和狀態。刷新循環被描繪為時間線上方的“記號”，且在時間線上方描繪庫地址計數器20的值。在最左的點(所關注的時間的開始)處，使控制器12復位。這可對應于初始加電、軟件復位或類似物。如果控制器12希望進入引導式自動刷新模式且獲得最大的存儲器存取性能，那么控制器12設置DARF位26。這將存儲器模塊14置于引導式自動刷新模式中，且迫使庫地址計數器20到達預定值，例如在圖2所描繪的實施例中為零。
控制器12可接著繼續對存儲器模塊14執行存儲器存取操作，在沿著時間線的周期性點處周期性地發出引導式自動刷新命令，如圖2的箭頭指示。期間必須刷新給定行內的所有DRAM庫16的時間在圖2中指示為tREF。相應地，控制器12可將每個庫的引導式自動刷新命令分隔為平均值tREF/4，如圖指示。在接收到每個引導式自動刷新命令時，存儲器模塊14對由庫地址計數器20定址的庫執行刷新，且接著遞增庫地址計數器20。當庫地址計數器20循環通過完整序列(在所描繪的實施例中為0、1、2、3)時，行地址21遞增。控制器在發出每一引導式自動刷新命令時遞增庫地址計數器23。因此，存儲器控制器22了解庫地址計數器20的值，且可在引導式自動刷新行為的同時通過將存儲器存取引導到除當前正被刷新的庫16之外的DRAM庫16來對存儲器模塊14執行讀取和寫入操作。
根據本發明的一個或一個以上實施例，控制器12可利用存儲器模塊14的自刷新模式。具體地說，控制器12可(例如)通過設置EMR 24中的SR位28引導存儲器模塊14進入自刷新模式。使用SR位28來引導存儲器模塊14進入或離開自刷新模式僅為代表性的；所屬領域的技術人員將認識到控制器12可通過除設置SR位28之外的多種方式將自刷新模式傳送到存儲器模塊。舉例來說，用以引導SDRAM進入自刷新模式的常用技術是同時將芯片選擇(CS)、RAS、CAS和時鐘啟用(CKE)控制信號保持為低；在CKE返回為高時，退出自刷新。
在引導式自動刷新模式期間，存儲器模塊14維持擬刷新的行和庫地址，但將刷新時序留給控制器12。因此，當存儲器模塊14接收到進入自刷新模式的命令時，其不了解自最后引導式自動刷新循環以來所逝去的時間。因而，根據一個實施例，存儲器模塊14的刷新電路18必須在進入自刷新模式時立即執行刷新循環。如本文使用，詞語“立即”意味著在相對于tREF/4為短的預定時間周期內。刷新循環可針對當前被定址的庫，或者存儲器模塊14可在進入自刷新模式時同時刷新所有DRAM庫。
在自刷新模式期間，存儲器模塊14繼續執行必要用以維持DRAM庫16中的數據的刷新循環。一般來說，自刷新模式刷新循環的時序是與溫度有關的，且刷新循環之間的時間可超過tREF/4。控制器12對于刷新行為沒有可見性，不知道刷新循環的數目或時序，且不能跟蹤庫地址計數器20的內容。也就是說，在存儲器模塊14處于自刷新模式中時，控制器12和存儲器模塊14相對于庫地址而成為去同步。
為了在退出自刷新模式時重新建立同步，庫地址計數器20必須含有預定值，使得可將庫地址計數器23設為相同值。另外，由于控制器12不了解在自刷新模式期間何時發生最后內部刷新循環，因而刷新電路18在檢測到退出自刷新模式的命令時(例如，在所說明的實施例中，在控制器12清除SR位28時)立即發出至少一個刷新循環。這確保控制器12具有tREF/4來發出另一引導式自動刷新命令，而沒有損失數據的風險。
在一個實施例中，在檢測到退出自刷新模式的命令時，刷新電路18對當前被定址的庫執行刷新循環，且遞增庫地址計數器20。如果庫地址計數器20的內容接著不與自刷新退出預定值匹配，那么庫地址計數器20遞增通過其對被定址的庫執行的序列和刷新循環，直到其內容與自刷新退出預定值匹配為止。一旦將庫地址計數器20的值設置為自刷新退出預定值(且相應地設置庫地址計數器23)，控制器12和存儲器模塊14已重新建立庫地址同步。控制器12可接著繼續發出引導式自動刷新命令，且同時對除正被刷新的庫之外的庫執行存儲器存取操作。
在另一實施例中，不執行循序的庫刷新循環直到庫地址計數器20達到自刷新退出預定值為止，存儲器模塊14可同時刷新所有庫，且將庫地址計數器20設置為自刷新退出預定值。此方法可降低在退出自刷新模式直到存儲器模塊14準備好接受并實現來自控制器12的存儲器存取請求的等待時間，特別是對于較大數目的庫(例如八個或八個以上)來說。
對于自刷新退出預定庫地址存在至少兩種可能性。在一個實施例中，在退出自刷新模式時，始終將庫地址20設置為預定值，例如零。然而，所屬領域的技術人員將易于認識到，可將庫地址計數器20設置為任何預定值，只要控制器12了解正被利用的值，使得可將庫地址計數器23設置為相同值。
在另一實施例中，自刷新退出預定庫地址是庫地址計數器20在進入自刷新模式時的內容。也就是說，如果在自刷新模式之前在引導式自動刷新模式中刷新的最后庫是n，那么自刷新退出預定庫地址是n+1。在此實施例中，庫地址計數器23不需要復位或另外被設置為預定值，而是控制器12可繼續發出引導式自動刷新命令，就如同從未在自刷新模式中打斷同步一般。
圖3描繪根據一個或一個以上實施例的刷新存儲器的方法的流程圖。存儲器14檢查引導式自動刷新模式，例如通過檢查DARF位26(方框50)。如果存儲器14未被置于引導式自動刷新模式中，那么其執行常規的刷新循環(方框52)。這些可在以下模式中發生傳統的刷新模式，其中控制器12供應刷新行地址；或常規的自動刷新模式，其中存儲器模塊14維持行地址。在任何情況下，可在任何時間將存儲器模塊14命令為引導式自動刷新模式(方框50)(雖然在傳統刷新模式的情況下具有損失數據的風險，因為在控制器12與存儲器14之間不存在行地址同步)。
在檢測到進入引導式自動刷新模式的命令時(方框50)，存儲器模塊14將庫地址計數器20設置為第一預定庫地址(例如零)(方框54)。存儲器模塊14接著如控制器12所命令的，對DRAM庫16執行引導式自動刷新循環。在每一刷新循環之后，存儲器模塊14以預定次序遞增庫地址計數器20(方框56)。這允許控制器12通過類似地遞增庫地址計數器23來跟蹤庫地址計數器20的值。
控制器12可命令存儲器模塊14進入自刷新模式(方框58)。如果存儲器模塊14被置于自刷新模式中，其立即執行刷新循環(方框60)，因為其不了解自最后引導式自動刷新循環以來的延遲。存儲器模塊14接著將執行必要用以保持存儲器中的數據的狀態的DRAM刷新循環。在自刷新模式中不會執行任何存儲器存取循環(例如，讀取或寫入)。
在被命令離開自刷新模式時(方框64)，存儲器模塊14必須執行至少一個刷新循環(方框66)。這確保控制器12(其不了解在自刷新模式中執行的最后刷新循環的時序)必須直到命令存儲器模塊14離開自刷新模式之后tREF/4時才發出下一引導式自動刷新。如果必要的話，存儲器模塊14接著將執行額外的刷新循環，遞增庫地址計數器20，以在庫地址計數器20中留下第二預定值(方框68)。這對于與控制器12同步是必需的，控制器12還將在庫地址計數器23中具有第二預定值。控制器12接著相對于刷新庫地址而與存儲器模塊14同步，且可繼續發出引導式自動刷新循環，同時對除正被刷新的庫之外的DRAM庫16執行存儲器存取循環。
雖然已關于本發明的特定特征、方面和實施例描述了本發明，但將容易了解，多種變化、修改和其它實施例可能落入本發明的廣泛范圍內，且因此所有變化、修改和實施例將被視為在本發明的范圍內。因此，本發明實施例的所有方面將被理解為說明性的而并非限制性的，且在所附權利要求書的意義和等效范圍內的所有改變均欲包括在其中。
權利要求
1.一種通過控制器使刷新庫地址與存儲器模塊中的刷新庫地址計數器同步的方法，其包括命令所述存儲器模塊進入引導式自動刷新模式；以及向所述存儲器發出引導式自動刷新循環，所述引導式自動刷新循環始于第一預定庫地址。
2.根據權利要求1所述的方法，其進一步包括在向所述存儲器發出每一引導式自動刷新循環時遞增所述庫地址。
3.根據權利要求2所述的方法，其進一步包括在執行引導式自動刷新循環時執行存儲器存取操作，所述存儲器存取操作被定址到未由所述引導式自動刷新循環刷新的庫。
4.根據權利要求1所述的方法，其進一步包括引導所述存儲器進入自刷新模式，且在退出所述自刷新模式時，向所述存儲器發出引導式自動刷新循環，所述引導式自動刷新循環始于第二預定庫地址。
5.根據權利要求4所述的方法，其中所述第二預定庫地址是固定的。
6.根據權利要求4所述的方法，其中所述第二預定庫地址等于所述第一預定庫地址。
7.根據權利要求4所述的方法，其中所述第二預定庫地址為n+1，其中n是對應于在所述自刷新模式之前由所述控制器發出的最后引導式自刷新循環的庫地址。
8.一種通過存儲器模塊刷新多個存儲器庫的方法，其包括接受來自控制器的同步命令；以及響應于所述同步命令將庫刷新計數器設置為預定庫地址。
9.根據權利要求8所述的方法，其進一步包括在接收到來自所述控制器的引導式自動刷新命令時，刷新所述經定址的存儲器庫且以預定次序遞增所述庫刷新計數器。
10.根據權利要求9所述的方法，其進一步包括在所述庫刷新計數器循環通過所有所述多個存儲器庫時遞增行地址計數器。
11.根據權利要求9所述的方法，其進一步包括在接收到來自所述控制器的針對所述多個存儲器庫中的一者的引導式自動刷新命令和針對所述多個存儲器庫中的另一者的存儲器存取請求時，執行所述刷新和所述存取操作兩者。
12.根據權利要求8所述的方法，其進一步包括響應于從所述控制器接收到的自刷新命令進入自刷新模式，和以足以保持數據的速率來刷新所述存儲器庫而不從所述控制器接收刷新命令。
13.根據權利要求12所述的方法，其中在接收到所述自刷新命令時立即刷新由所述庫地址計數器定址的所述存儲器庫。
14.根據權利要求12所述的方法，其中在接收到所述自刷新命令時，立即同時刷新所述所有存儲器庫。
15.根據權利要求12所述的方法，其進一步包括在退出所述自刷新模式時，將所述庫刷新計數器設置為第二預定庫地址。
16.根據權利要求15所述的方法，其中將所述庫刷新計數器設置為第二預定庫地址包括在必要時執行連續刷新操作并遞增所述庫刷新計數器，以將所述庫刷新計數器設置為所述第二預定庫地址。
17.根據權利要求15所述的方法，其中將所述庫刷新計數器設置為第二預定庫地址包括同時刷新所有庫并將所述庫刷新計數器設置為所述第二預定庫地址。
18.根據權利要求15所述的方法，其中所述第二預定庫地址是固定的。
19.根據權利要求15所述的方法，其中所述第二預定庫地址等于所述第一預定庫地址。
20.根據權利要求15所述的方法，其中所述第二預定庫地址為n+1，其中n是對應于在所述自刷新模式之前從所述控制器接收到的最后引導式自動刷新循環的庫地址。
21.一種電子裝置，其包括控制器，其可操作以讀取數據和將數據寫入到存儲器模塊，且可進一步操作以將所述存儲器模塊置于引導式自動刷新模式中和發出引導式自動刷新命令；存儲器模塊，其具有至少兩個DRAM庫，每一庫可獨立定址以用于執行刷新循環，所述存儲器模塊可在引導式自動刷新模式中操作以響應于來自所述控制器的命令執行針對一個庫的刷新循環及在執行所述刷新循環時對不同庫執行存儲器存取循環；以及庫地址計數器，其位于所述存儲器模塊中且可操作以在所述存儲器模塊進入引導式自動刷新模式時采用第一預定值。
22.根據權利要求21所述的電子裝置，其中所述庫地址計數器可進一步操作以在每一引導式自動刷新循環之后以預定順序進行遞增。
23.根據權利要求21所述的電子裝置，其中所述控制器可進一步操作以將所述存儲器模塊置于自刷新模式中，且其中所述存儲器模塊在進入自刷新模式時立即執行針對DRAM庫的刷新循環。
24.根據權利要求23所述的電子裝置，其中所述控制器可進一步操作以將所述存儲器模塊從自刷新模式中移除，且其中所述庫地址計數器可操作以在退出自刷新模式時采用第二預定值。
25.根據權利要求24所述的電子裝置，其中所述存儲器模塊可操作以在必要時對所述DRAM庫執行連續刷新循環及在退出自刷新模式時遞增所述庫地址計數器以將所述庫地址計數器設置為所述第二預定值。
26.根據權利要求24所述的電子裝置，其中所述存儲器模塊可操作以同時刷新所有DRAM庫且在退出自刷新模式時將所述庫地址設置為所述第二預定值。
27.根據權利要求24所述的電子裝置，其中所述第二預定值是固定的。
28.根據權利要求24所述的電子裝置，其中所述第二預定庫地址等于所述第一預定庫地址。
29.根據權利要求24所述的電子裝置，其中所述第二預定值是n+1，其中n是對應于在所述自刷新模式之前由所述控制器發出的最后引導式自動刷新循環的庫地址。
全文摘要
在引導式自動刷新(DARF)模式中，由控制器發出刷新命令，且在存儲器模塊內部維持刷新行和庫地址。在進入DARF模式時，所述存儲器內部的庫地址計數器被初始化為第一預定值。所述存儲器響應于DARF命令刷新當前經定址的庫，且以預定順序遞增所述庫地址計數器。所述控制器跟蹤所述庫地址，且如果存儲器存取和刷新是針對不同的庫，那么所述控制器可在正執行DARF操作時發出一個或一個以上存儲器存取命令。在退出自刷新模式時，庫地址計數器采用第二預定值。所述第二預定值可以是固定的，或可為n+1，其中n是當起動自刷新模式時所述庫地址計數器的值。
文檔編號G06F13/16GK101091221SQ200580045174
公開日2007年12月19日 申請日期2005年12月23日 優先權日2004年12月28日
發明者羅伯特·邁克爾·沃克, 佩里·威爾曼·小雷馬克呂思 申請人:高通股份有限公司