專利名稱：微處理器程序燒錄控制電路的制作方法
技術領域：
本實用新型涉及一種電子裝置中微處理器的程序燒錄的控制電路。
背景技術：
在手機或PDA(個人數字助理)等電子裝置中，當我們要更新微處理器的程序時，一般是將程序碼燒錄在電子裝置相應的內存中，并且在燒錄程序前，需要將微處理器的程序燒錄信號接腳(reset pin)的輸出電位置為低電位，即需要透過微處理器的外部電路來強迫將程序燒錄信號接腳的輸出電位置為低電位；但是，由于微處理器本身控制電子裝置的系統電源，當強迫將程序燒錄信號接腳的電位置低電位時，可能會引起微處理器本身工作不穩定，甚至導致微處理器中止工作并關閉電子裝置的電源，從而使微處理器的程序燒錄中止。
所以，有必要開發一種控制微處理器程序燒錄的電路，該控制電必須具備以下功能在程序燒錄時，強迫將微處理器的程序燒錄信號接腳的輸出電位置為低電位的同時，并能強迫電子裝置的系統電源呈導導通狀態，以便于程序燒錄的順利進行。
發明內容
本實用新型的目的在于提出了一種微處理器的程序燒錄控制電路，該電路結構簡單，并且能夠在在程序燒錄時，強迫將微處理器的程序燒錄信號接腳的輸出電位置為低電位的同時，并能強迫電子裝置的系統電源呈導通狀態，從而避免已知技術中當將程序燒錄信號接腳的電位置低電位時，可能會引起微處理器本身工作不穩定，甚至導致微處理器中止工作并關閉電子裝置的電源，從而使微處理器的程序燒錄中止的缺陷。
本實用新型的微處理器程序燒錄控制電路是采用了如下技術方案來實現的本實用新型的控制電路包括一輸入單元，其輸入端與微處理器的輸入信號接腳連接，用以接收輸入信號接腳輸出之控制信號；一延時電路單元，其輸入端與輸入單元的輸出端連接，用以延時該延時電路單元輸入端所輸入的信號；一控制單元，與所述延時電路單元相耦接，該控制單元同時與微處理器的程序燒錄信號接腳和電子裝置的系統電源相耦接；上述微處理器的輸入信號接腳輸出一控制信號該控制信號傳導至輸入單元，并經由延時電路單元而傳導至控制單元，該控制單元將輸出控制信號，使微處理器的程序燒錄信號接腳產生一開始程序燒錄的信號而開始程序燒錄，并同時使系統電源在上述程序燒錄過程中保持穩定開放。
由于采用了上述技術，本實用新型的控制電路結構簡單，成本低廉并能有效的控制微處理器的程序燒錄，克服了已知技術在微處理器進行程序碼燒錄中，當將程序燒錄信號接腳的電位變為低電位而開始程序燒錄時，而導致電子裝置的系統電源被迫關閉，從而中止程序燒錄的技術缺陷。
圖1為本實用新型的控制電路的功能方塊示意圖。
圖2為本實用新型的控制電路的電路方塊示意圖。
具體實施方式
請參照圖1所示，其為本實用新型的微處理器程序燒錄控制電路的功能方塊圖。該控制電路包括一輸入單元10、一延時電路單元20以及一控制單元30。
其中，輸入單元10與微處理器上的一輸入信號接腳410耦接，該輸入單元10系用來將輸入信號接腳410所輸出之信號傳送至延時電路單元20，另，該延時電路單元20并分別與輸入單元10及控制單元30相連接，另外，控制單元30與微處理器的一程序燒錄信號接腳420以及一電子裝置的系統電源430相耦接；令微處理器的程序燒錄時，通過微處理器的輸入信號接腳410輸出一控制信號至輸入單元10，并經由延時電路單元20而傳導至控制單元30，該控制單元30將輸出控制信號至程序燒錄信號接腳420，使微處理器的程序燒錄信號接腳420接到該控制信號，而產生程序燒錄的信號而開始程序燒錄，并同時使系統電源430在上述程序燒錄過程中保持穩定開放，如此即使系統電源430不會因為上述程序燒錄而被迫關閉。
同時，請參照圖2所示，其為本實用新型的微處理器程序燒錄控制電路的電路方塊示意圖。
輸入單元10包括一第一晶體管110，其為一NMOS晶體管，該第一晶體管110的柵極與微處理器的輸入信號接腳410相連接，而源極接地，漏極與延時電路單元20相耦接。
所述輸入信號接腳410為微處理器的一GPIO(General purpose inputoutput，通用輸入輸出接口)接腳。當電子裝置的系統電源30打開時，該輸入信號接腳410的輸出電位由低電位變為高電位；而在需要燒錄微處理器程序時，該輸入信號接腳410的輸出電位由高電位變為低電位，以作為本實用新型控制電路的控制信號。
同時，本實用新型控制電路的延時電路單元20包括一電容器210和一第一電阻220，該電容器210與第一電阻220相串接，且該第一電阻220的一端與第一晶體管110的漏極相連接的同時，與控制單元30相耦接，而該第一電阻220的另一端與電子裝置的系統電源430連接。
上述延時電路單元20還包括一第一二極管230，其與第一電阻220并聯連接，且該第一二極管230的負極亦與系統電源430相連接。當電子裝置的系統電源430關閉時，存儲于電容器210的電荷能夠迅速經由該第一二極管230而反潰輸入到系統電源430中。
其中，該延時電路單元20的延時時間由T＝RC決定，本實施例中，R1＝10M歐姆，C1＝1μf。
而該控制電路的控制單元30包括一第二晶體管310，該第二晶體管310為一NMOS晶體管，其柵極與第一晶體管110的漏極相連接，而該第二晶體管310的源極連接大地，漏極同時與第二、第三二極管350和360的負極相連接；而該第二二極管350的正極與微處理器的程序燒錄信號接腳420相連接，且該該第二二極管350的正極還與一第二電阻330的一端相連接，而該第二電阻330的另一端與微處理器電源440相連接；上述第三二極管360的正極與一第三晶體管320的柵極相連接，該第三晶體管320為一PMOS晶體管，其漏極與系統電源430相連接，且其源極與微處理器電源440相連接；并且，該第三晶體管320的源極和柵極之間還連接有一第三電阻340，當有電流流過該第三電阻340時，該第三電阻340上引起的電壓降能夠使上述第三晶體管320導通。
上述第二電阻330的作用為在微處理器的程序燒錄信號接腳420與微處理器電源440之間起電氣隔離的作用，使當第二二極管350導通時，避免微處理器電源440影響到程序燒錄信號接腳420的輸出電位，而使程序燒錄信號接腳420的輸出電位能夠變為低電位。
本實用新型的控制電路控制微處理器程序燒錄的工作原理如下當電子裝置系統電源430打開后，此時，系統電源430輸出一具有穩定電壓的電源；而微處理器上的輸入信號接腳410的輸出電位由低電位變為高電位。在此過程中，第一晶體管110將導通；而系統電源430經由第一電阻220給電容器210充電，然后電容器210由于第一晶體管110導通而放電；由于第二晶體管310的柵極電壓即為電容器210上的電壓，而電容器210一直處于反復的充電、放電狀態，使第二晶體管310的柵極電壓不能滿足其導通電壓，故此時第二晶體管310不會導通；亦不會因為系統電源430打開而影響到微處理器的程序燒錄信號接腳420的電位。
當需微處理器進行程序燒錄時，此時，透過微處理器使輸入信號接腳410的輸出電位由高電位變為低電位，該輸入信號接腳410的輸出電位的變化來作為本實用新型控制電路的控制信號。
此時，由于輸入信號接腳410的輸出電位變為低電位，因此，第一晶體管110將不再導通；從而使電容器210充電后維持一定的電壓水平后朝第二晶體管310放電，而使該第二晶體管310導通。
由于第二晶體管310導通，從而拉動(pull)連接其漏極的第二、第三二極管350和360而使之導通；當第二二極管350導通時，微處理器的程序燒錄信號接腳420的電壓為該第二二極管350正極的電壓，即等于該第二二極管350與第二晶體管310導通而引起的共同電壓降，故此時程序燒錄信號接腳420的電位為低電位；同時，由于第三二極管360導通，故微處理器電源440經由第三電阻340而流過該第三二極管360，在第三電阻340兩端引起的電壓降而使第三晶體管320導通；由于該第三晶體管320導通，連接其漏極的電子裝置的系統電源430將被強迫保持打開，從而克服了已知技術在微處理器進行程序碼燒錄中，當將程序燒錄信號接腳420的電位變為低電位而開始程序燒錄時，而導致電子裝置的系統電源430被迫關閉，從而中止程序燒錄的技術缺陷。
權利要求1.一種微處理器程序燒錄控制電路，用于控制電子裝置中微處理器的程序燒錄，其特征在于該控制電路包括一輸入單元，以一微處理器的輸入信號接腳的輸出電位作為輸入信號；一延時電路單元，與所述輸入單元相耦接；一控制單元，與所述延時電路單元相耦接，該控制單元同時與微處理器的程序燒錄信號接腳和電子裝置的系統電源相耦接，用以控制程序燒錄信號接腳輸出為低電位而開始程序燒錄時，使電子裝置的系統電源呈導通狀態；上述微處理器的輸入信號接腳輸入一控制信號，該控制信號傳導至輸入單元，并經由延時電路單元而傳導至控制單元，該控制單元將輸出控制信號，使微處理器的程序燒錄信號接腳產生一開始程序燒錄的信號而開始程序燒錄，并同時使系統電源在上述程序燒錄過程中保持穩定開放。
2.如權利要求1所述微處理器程序燒錄控制電路，其特征在于，所述輸入單元包括一第一晶體管，其柵極與微處理器的輸入信號接腳相連接，而源極接地，漏極與延時電路單元相耦接。
3.如權利要求2所述微處理器程序燒錄控制電路，其特征在于，所述第一晶體管為一NMOS晶體管。
4.如權利要求1所述微處理器程序燒錄控制電路，其特征在于，所述延時電路單元包括一電容器和一第一電阻，且該電容器與第一電阻相串接。
5.如權利要求4所述微處理器程序燒錄控制電路，其特征在于，第一電阻的一端同時與第一晶體管的漏極和控制單元相耦接，而另一端與電子裝置的系統電源相連接。
6.如權利要求1所述微處理器程序燒錄控制電路，其特征在于，所述控制單元包括一第二晶體管，其柵極與第一晶體管的漏極相連接。
7.如權利要求1或6所述微處理器程序燒錄控制電路，其特征在于，控制單元還包括一第二、第三二極管，其負極皆與漏極相連接，而第二二極管的正極同時與程序燒錄信號接腳和第二電阻相連接。
8.如權利要求6所述微處理器程序燒錄控制電路，其特征在于，所述第二晶體管為一NMOS晶體管。
9.如權利要求1或6所述微處理器程序燒錄控制電路，其特征在于，控制單元包括一第三晶體管，其柵極與所述第三二極管的正極相連接，其漏極與系統電源相連接，而其源極與微處理器電源相連接。
10.如權利要求9所述微處理器程序燒錄控制電路，其特征在于，所述第三晶體管為一PMOS晶體管。
11.如權利要求9所述微處理器程序燒錄控制電路，其特征在于，所述控制單元還包括一第三電阻，其兩端分別連接所述第三晶體管的柵極和源極。
專利摘要本實用新型公開了一種微處理器程序燒錄控制電路，該控制電路包括一輸入單元，該輸入單元以一微處理器的輸入信號接腳的輸出電位作為輸入信號；一延時電路單元，與所述輸入單元相耦接；一控制單元，與所述延時電路單元相耦接，該控制單元同時與微處理器的程序燒錄信號接腳和電子裝置的系統電源相耦接；通過微處理器的輸入信號接腳輸出一控制信號至輸入單元，并經由延時電路單元而傳導至控制單元，該控制單元將輸出控制信號，使微處理器的程序燒錄信號接腳產生一開始程序燒錄的信號而開始燒錄程序，并同時使系統電源在上述程序燒錄過程中保持穩定開放，具有結構簡單并能有效可靠的實現控制微處理器的程序燒錄的功效。
文檔編號G06F1/00GK2781438SQ20052004011
公開日2006年5月17日 申請日期2005年3月15日 優先權日2005年3月15日
發明者楊景翔 申請人:上海環達計算機科技有限公司, 神達電腦股份有限公司