專利名稱：改良過孔阻抗的方法
技術領域：
本發明是關于一種改良過孔阻抗的方法。
背景技術：
隨著數據通信速度的提高，信號完整性對于數據傳輸的順利進行至關重要。因此，信號完整性已經成為印刷電路板(Printed Circuit Board，PCB)設計必須關心的問題之一。元器件和PCB的參數、元器件在PCB上的布局等因素，都會影響到信號的完整性，導致系統工作不穩定，甚至完全不工作。如何在PCB的設計過程中充分考慮到信號完整性的因素，并采取有效的控制措施，已經成為當今PCB設計業界中的一個熱門課題。對于PCB來講，保持信號完整性最重要是阻抗的匹配和一致連續性。阻抗不連續會導致傳輸線反射，過孔是導致傳輸線不連續的重要因素。但過孔因為阻抗不連續而造成的反射很小，過孔產生的問題更多集中于寄生電容和寄生電感的影響。
如圖1所示，是現有技術印刷電路板的結構示意圖。以四層PCB板1為例，所述PCB板1包括一第一信號層10、一電源層20、一接地層30、一第二信號層40、一過孔50及一走線60。所述過孔50與走線60連接，其用于各層間的電氣連接，器件的固定或定位。過孔50包括鉆孔500、焊盤502及非連接層的反焊盤504。其中，鉆孔500的直徑為d；焊盤502的直徑為D1；非連接層的反焊盤504的直徑為D2。已知，阻抗Z=L/C,]]>其中，L為電感，C為電容。過孔50本身存在著對地的寄生電容和寄生電感。如果PCB板1的厚度為T，板基材介電常數為εr，Lj指過孔50的電感，h是過孔50的長度。則Cj＝1.41εrD1T/(D2-D1)Lj＝5.08h[ln(4h/d)+1]單個過孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換，就會用到多個過孔，設計時就要慎重考慮。在高速數字電路的設計中，過孔的寄生電感帶來的危害往往大于寄生電容的影響。它的寄生串聯電感會減弱整個電源系統的濾波效用。
通過上面對過孔寄生特性的分析，我們可以看到，寄生電容造成電路的信號上升時間延長，降低了電路的速度，寄生電感會削弱旁路電容的貢獻，減弱整個電源系統的濾波效用。為了減小過孔的寄生電容和寄生電感對電路設計帶來的負面影響，在設計中要選擇合理尺寸的過孔大小，使阻抗達到匹配。
發明內容本發明提供一種改良過孔阻抗的方法，該方法步驟包括建立過孔模型；應用仿真軟件CST對其進行仿真；判斷仿真結果中過孔阻抗是否與走線阻抗匹配；如果過孔阻抗與走線阻抗匹配，則利用TDR測試分析印刷電路板上過孔的阻抗值；如果過孔阻抗與走線阻抗不匹配，則調整鉆孔、焊盤及反焊盤的參數，返回仿真分析的步驟。
所述改良過孔阻抗的方法通過增大或減小焊盤、反焊盤的直徑來減小寄生電容和寄生電感對過孔阻抗的影響，使過孔阻抗與走線阻抗達到匹配，保持印刷電路板信號的完整性及提高信號的傳輸速度。
圖1是現有技術印刷電路板的結構示意圖。
圖2是本發明改良過孔阻抗的方法較佳實施例的作業流程圖。
具體實施方式如圖1所示，是現有技術印刷電路板的結構示意圖。以四層印刷電路板(Printed Circuit Board，PCB)1為例，所述PCB板1包括一第一信號層10、一電源層20、一接地層30、一第二信號層40、一過孔50及一走線60。所述過孔50與走線60連接，該過孔50包括鉆孔500、焊盤502及非連接層的反焊盤504。已知，阻抗Z=L/C,]]>其中，L為電感，C為電容。過孔50本身存在著對地的寄生電容和寄生電感。其寄生電容Cj＝1.41εrD1T/(D2-D1)，寄生電感Lj＝5.08h[ln(4h/d)+1]。其中，d為鉆孔500的直徑，D1為焊盤502的直徑，D2為反焊盤504的直徑，T為PCB板1的厚度，εr為PCB板1基材介電常數，h為過孔50的長度。過孔50的寄生電容會造成電路的信號上升時間延長，降低了電路的速度，寄生電感會削弱旁路電容的貢獻，減弱整個電源系統的濾波效用。由上述公式推知過孔50的阻抗與寄生電容成反比，可以通過增大反焊盤504或者減小焊盤502的直徑來減小寄生電容。過孔50的直徑對電感的影響較小，而對電感影響最大的是過孔50的長度。增大過孔50的長度，過孔50的阻抗就會增大。過孔50阻抗與寄生電感成正比。例如，以PCB四層板的架構為例，過孔50的長度d和PCB板1的厚度T已知，若走線60的阻抗值為40歐姆，要保持PCB板1信號的完整性，過孔50和走線60的阻抗值要匹配，由此可以推出鉆孔500、焊盤502和反焊盤504之間的關系，調整鉆孔500、焊盤502及反焊盤504的參數代入公式得出過孔50的阻抗值，再利用這三個參數所確定的值輸入到仿真軟件，改變參數的值，當仿真軟件輸出值與走線60的阻抗最為接近時，就能調節過孔50的阻抗，減少寄生電容和寄生電感對過孔阻抗值的影響，達到過孔阻抗與走線阻抗相匹配的目的。其調節前后的參數對比如下(表1)表1
參閱圖2，是本發明改良過孔阻抗的方法較佳實施例的流程圖。首先，對過孔50建立數學模型(步驟S10)。應用計算機仿真技術(Computer Simulation Technology，CST)對上述模型進行仿真分析(步驟S12)。如果上述仿真輸出結果是過孔50的阻抗與走線60的阻抗匹配(步驟S14)，則采用時域反射(Time Domain Reflection，TDR)的方式對印刷電路板上的過孔50進行阻抗分析，得到良好的過孔阻抗值(步驟S16)。如果步驟S12仿真出來的過孔50阻抗不能與走線60阻抗匹配，需要調整鉆孔500、焊盤502及反焊盤504的參數，減小寄生電容和寄生電感對過孔50阻抗的影響，其中，過孔50的阻抗值與寄生電容成反比，所述過孔50的阻抗值與寄生電感成正比，然后返回CST仿真分析的步驟，直到過孔50阻抗與走線60阻抗匹配(步驟S18)。
在步驟S18中，過孔50的阻抗與寄生電容成反比，可以通過增大反焊盤504或者減小焊盤502直徑來減小寄生電容。而過孔50的阻抗與寄生電感成正比，減小鉆孔50的直徑或增大過孔50的長度，過孔50的阻抗就會增大。
權利要求
1.一種改良過孔阻抗的方法，所述過孔包括一鉆孔、一焊盤及一反焊盤，且與一走線相連，其特征在于，該方法包括如下步驟建立數學模型；應用仿真軟件對上述模型進行仿真分析；若上述仿真結果是過孔阻抗與走線阻抗匹配，則對過孔進行阻抗分析；若上述仿真結果是過孔阻抗不能與走線阻抗匹配，則調整鉆孔、焊盤及反焊盤的參數，并返回仿真分析的步驟。
2.如權利要求1所述的改良過孔阻抗的方法，其特征在于，其中所述的仿真軟件利用計算機仿真技術對上述模型進行仿真分析。
3.如權利要求1所述的改良過孔阻抗的方法，其特征在于，其中所述的阻抗分析利用時域反射的方式對過孔進行阻抗分析。
4.如權利要求1所述的改良過孔阻抗的方法，其特征在于，其中所述的調整鉆孔、焊盤及反焊盤的參數是指通過增大反焊盤直徑、減小焊盤直徑或者減小鉆孔直徑提高過孔阻抗。
全文摘要
本發明提供一種改良過孔阻抗的方法，所述過孔包括一鉆孔、一焊盤及一反焊盤，該過孔與一走線相連，所述改良過孔阻抗的方法包括如下步驟建立數學模型；應用仿真軟件對上述模型進行仿真分析；若上述仿真結果是過孔阻抗與走線阻抗匹配，則采用時域反射的方式對過孔進行阻抗分析；若上述仿真結果是過孔阻抗不能與走線阻抗匹配，則調整鉆孔、焊盤及反焊盤的參數，返回仿真分析的步驟，直到過孔阻抗與走線阻抗相匹配。利用本發明可以降低寄生電容和寄生電感對過孔阻抗的影響，保持印刷電路板信號的完整性及提高信號的傳輸速度。
文檔編號G06F17/50GK1916915SQ20051003676
公開日2007年2月21日 申請日期2005年8月19日 優先權日2005年8月19日
發明者林有旭, 葉尚蒼, 李傳兵 申請人:鴻富錦精密工業(深圳)有限公司, 鴻海精密工業股份有限公司