專利名稱：信息處理系統的系統頻寬顯示裝置的制作方法
技術領域：
本發明為一種顯示裝置，應用于信息處理系統的設備，特別是一種專門檢測信息處理系統各總線的信息流量，并運算及顯示其系統使用頻寬的顯示裝置。
背景技術：
在科技一日千里的今日，各式各樣的信息處理系統已經廣泛應用在每一個領域，隨著科技不斷進步發展，信息處理系統的功能亦因應不同的需求而越來越多元化，相對的信息處理系統的系統頻率也必須越來越高，才可以負擔系統中眾多工作單元的需求。
在每一個信息處理系統的工作單元中，皆設置有中央處理單元(CentralProcessing Unit；CPU)、周邊零件連接單元(Peripheral ComponentInterconnect；PCI)、記憶單元(Memory)及晶片單元(如北橋晶片North Bridge及南橋晶片South Bridge)…等等，而各工作單元間的數據及訊息傳遞則藉由總線(bus)來負責。
但是由于各工作單元的架構及工作內容并不一致，所以使用的總線(bus)及速率的需求亦不相同，例；中央處理單元(CPU)所使用的前置總線(Front SideBus)，其傳輸頻寬達到800M赫茲，而周邊零件連接單元(PCI)的輸入輸出總線(I/OBus)，其傳輸速度則不如前置總線(Front Side Bus)，記憶單元的存儲器總線(Memory bus)、甚至于北橋晶片(North Bridge)及南橋晶片(South Bridge)間的連接總線(Link bus)，其傳輸頻寬亦不相同。
發明內容
雖然上述信息處理系統中各總線(bus)的傳輸頻寬不盡相同，但其總傳輸量則代表信息處理系統的總體工作性能，過去若要了解信息處理系統的系統頻寬，必須要執行特殊的應用程式來達成檢測頻寬之目的，但如此則須分享信息處理系統的中央處理單元(CPU)的運算能力，進而降低信息處理系統的工作能力。
有鑒于此，本發明提出一種信息處理系統的系統頻寬顯示裝置，可針對信息處理系統中各總線(bus)的傳輸速率，分別檢測其頻寬的變化，并設置有專屬的顯示單元加以顯示，以提供使用者作為參考，且不影響中央處理單元的運算能力。
本發明所揭示的信息處理系統的系統頻寬顯示裝置，此顯示裝置設置有運算區塊及顯示區塊，運算區塊擷取各總線(bus)間的閃控脈沖(Strobe)(選通脈沖)，再將所取樣的閃控脈沖(Strobe)與一固定的時鐘(Clock)加以運算，以得到各總線(bus)間數據訊號(Data)傳遞的速度，進而即時的推算出信息處理系統的使用頻寬，并將結果傳送至顯示區塊加以顯示，以隨時讓使用者了解信息處理系統的工作狀態。
為進一步說明本發明的上述目的、結構特點和效果，以下將結合附圖對本發明進行詳細的描述。
圖1為本發明信息處理系統的系統頻寬顯示裝置連接示意圖；圖2為本發明信息處理系統的系統頻寬顯示裝置的時鐘關系圖；圖3為本發明信息處理系統的系統頻寬顯示裝置的實施例圖；及圖4為本發明信息處理系統的系統頻寬顯示裝置的實施狀態時鐘圖。
具體實施例方式
本發明為一種信息處理系統的系統頻寬顯示裝置，請參閱圖1，為本發明信息處理系統的系統頻寬顯示裝置連接示意圖，其中系統頻寬顯示裝置10包含有運算區塊11及顯示區塊12，運算區塊11由信息處理系統的總線20中擷取一閃控脈沖(Strobe)，其中此運算區塊11中另包含有低階運算單元111、中階運算單元112及高階運算單元113，此三個運算單元用于將總線20的傳輸頻寬依其不同的數率加以區隔運算，為了將閃控脈沖(Strobe)有一個比較的依據，信息處理系統提供有一個固定的時鐘訊號(Clock)，運算區塊11以此時鐘訊號(Clock)為依據可運算出閃控脈沖(Strobe)的頻寬。
其中低階運算單元111中設置有低階頻寬值(假設為頻寬的25％)、中階運算單元112中則設置有中階頻寬值(假設為頻寬的50％)，高階運算單元113則設置有高階頻寬值(假設為頻寬的75％)，顯示區塊12中包含有第一顯示元件121、第二顯示元件122及第三顯示元件123，此三個顯示元件可為發光二極管(LED)，其中低階運算單元111與第一顯示元件121連接，中階運算單元112與第二顯示元件122連接，而高階運算單元113則與第三顯示元件123連接，當總線20的閃控脈沖超過系統頻寬的25％時，低階運算單元111則發出低階顯示訊號，同時使第一顯示元件121發光，當閃控脈沖超過系統頻寬的50％時，中階運算單元112則發出中階顯示訊號，使第二顯示元件122發光，而閃控脈沖超過系統頻寬的75％時，高階運算單元113則發出高階顯示訊號，同時使第三顯示元件123發光，如此使用者則可由顯示區塊12即時看出目前信息處理系統所使用的系統頻寬。
接下來請參閱圖2，為本發明信息處理系統的系統頻寬顯示裝置的時鐘關系圖。
由于目前的信息處理系統的工作頻率與數據訊號DT(Data)的完整性，皆藉由閃控脈沖SP(Strobe Pulse)及數據訊號DT的觸發(Trigger)關系，來確保數據訊號DT中的設置時間(Setup Time)及保存時間(Hold Time)，所以本發明藉由擷取閃控脈沖SP，以達到正確取樣數據訊號DT的傳輸頻率，首先圖中第一列是一個固定的時鐘訊號CK(Clock)，然后在這四個完整的時鐘訊號CK的周期中，數據訊號DT的傳輸如圖中第二列，而圖中第三列的閃控脈沖SP的周期則是擷取數據訊號DT的有效位置(valid)來產生的，所以在每一次閃控脈沖SP產生變化時，運算單元則可以取出圖中第四列的閃控訊號ST來作為運算的依據。
接下來就本發明列舉一實施例作詳細說明，請參照圖3，為本發明信息處理系統的系統頻寬顯示裝置的實施例圖。
本發明的信息處理系統設置有晶片單元30、周邊零件單元40、記憶單元50及中央處理單元60，其中晶片單元30與周邊零件單元40間設置有第一總線20a，此總線可為輸入輸出總線(I/O Bus)，而晶片單元30與記憶單元50間設置有第二總線20b，此總線可為存儲器總線(Memory bus)，晶片單元30與中央處理單元60間設置有第三總線20c，此總線可為前置總線(Front SideBus)，為了要明了此三個總線的傳輸系統頻寬，故設置有第一系統頻寬顯示裝置10a與第一總線20a連接、而第二系統頻寬顯示裝置10b與第二總線20b連接，第三系統頻寬顯示裝置10c則與第三總線20c連接，以分別擷取此三個總線的傳輸速率并加以顯示。
接下來就上述的實施例的實施方式作一詳細說明，請參閱圖4，為本發明信息處理系統的系統頻寬顯示裝置的實施狀態時鐘圖。
首先圖中第一列為時鐘訊號CK，在同一時鐘的下三個總線的數據傳輸速率并不一致，其中第一總線20a的閃控脈沖SP經擷取后轉換成為圖中第二列的第一閃控訊號ST1(假設僅超過25％)，而第二總線20b的閃控脈沖SP經擷取后轉換成為圖中第三列的第二閃控訊號ST2(假設已超過50％)，第三總線20c的閃控脈沖SP經擷取后轉換成為圖中第四列的第三閃控訊號ST1(假設已超過75％)，在這樣的情形下，第一系統頻寬顯示裝置10a僅有代表低階(25％)的第一顯示元件會發出光源，表示目前輸入輸出總線(I/O Bus)的數據傳輸并不密集，而第二系統頻寬顯示裝置10b則會有代表低階(25％)的第一顯示元件及中階(50％)的第二顯示元件，會同時發出光源，表示目前存儲器總線(Memory bus)的數據傳輸比輸入輸出總線(I/O Bus)為密集，第三系統頻寬顯示裝置10c則有代表低階(25％)、中階(50％)及高階(75％)的三顆顯示元件會發同時出光源，代表目前前置總線(Front Side Bus)的信息傳遞非常密集。
綜上所述，本發明可即時的讓使用者了解目前系統頻寬的使用狀態，同時又不會占用信息處理系統的資源，并適用于各式樣的總線如北橋晶片到南橋晶片的各種連接總線(Link bus)，且以上所述者，僅為本發明其中的較佳實施例而已，并非用來限定本發明的實施范圍；即凡依本發明申請專利范圍所作的均等變化與修飾，皆為本發明專利范圍所涵蓋。
權利要求
1.一種信息處理系統的系統頻寬顯示裝置，該系統頻寬顯示裝置包含有一運算區塊，該運算區塊與該信息處理系統的一總線連接，該運算區塊用以擷取該總線的一閃控脈沖，并將該閃控脈沖與一時鐘訊號加以運算后傳送至輸出端；及一顯示區塊，該顯示區塊與該運算區塊連接，該顯示區塊用以接收該系統頻寬訊號后加以顯示。
2.如權利要求1所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該運算區塊還包含有一低階運算單元，該低階運算單元與該閃控脈沖及該時鐘訊號相接，并于該閃控脈沖高于一低階頻寬值時，發出一低階顯示訊號；一中階運算單元，該中階運算單元與該閃控脈沖及該時鐘訊號相接，并于該閃控脈沖高于一中階頻寬值時，發出一中階顯示訊號；及一高階運算單元，該高階運算單元與該閃控脈沖及該時鐘訊號相接，并于該閃控脈沖高于一高階頻寬值時，發出一高階顯示訊號。
3.如權利要求1所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該顯示區塊還包含有第一顯示元件，該第一顯示元件與該低階運算單元連接，該第一顯示元件用以接收該低階顯示訊號后產生光源；第二顯示元件，該第二顯示元件與該中階運算單元連接，該第二顯示元件用以接收該中階顯示訊號后產生光源；及第三顯示元件，該第三顯示元件與該高階運算單元連接，該第三顯示元件用以接收該高階顯示訊號后產生光源。
4.如權利要求3所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該第一顯示元件為一發光二極管。
5.如權利要求3所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該第二顯示元件為一發光二極管。
6.如權利要求3所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該第三顯示元件為一發光二極管。
7.如權利要求1所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該總線更為一前置總線。
8.如權利要求1所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該總線進一步為一輸入輸出總線。
9.如權利要求1所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該總線進一步為一存儲器總線。
10.如權利要求1所述的信息處理系統的系統頻寬顯示裝置，其特征在于，該總線進一步為一連接總線。
全文摘要
本發明提供一種信息處理系統的系統頻寬顯示裝置，此系統頻寬顯示裝置是擷取信息處理系統中各總線(bus)間的閃控脈沖(Strobe)，再將所取樣的閃控脈沖(Strobe)與一固定的時鐘(Clock)加以運算，以得到各總線(bus)間數據訊號(Data)傳遞的速度，進而即時的推算出信息處理系統的使用頻寬并加以顯示，以隨時讓使用者了解信息處理系統的工作狀態。
文檔編號G06F11/32GK1622049SQ20031011995
公開日2005年6月1日 申請日期2003年11月26日 優先權日2003年11月26日
發明者林益明, 許定中 申請人:神達電腦股份有限公司