中斷信號控制系統與控制方法

專利名稱：中斷信號控制系統與控制方法
技術領域：
本發明涉及一種中斷信號控制系統與控制方法，尤指設置與應用于一計算機系統中的中斷信號控制系統與控制方法。
背景技術：
省電機制在計算機系統的運用上相當廣泛，而應用于中央處理器(CPU)上的省電模式則被分成相當多的層級與種類(例如先進組態與電力接口(Advanced Configuration and Power Interface，簡稱ACPI)規格中所定義的C1、C2與C3等模式)，但其目的不外乎是用以減少能源消耗并提供較低溫穩定的電路操作環境。而在一般的結構下(請參見圖1所示的常用計算機系統結構示意圖)，計算機系統的中央處理器(CPU)1由省電模式中恢復到正常運作的機制是由芯片組中的南橋芯片(South Bridge，簡稱SB)2所管理。以下步驟是簡單地說明計算機系統中的中央處理器(CPU)1如何進入C2或C3省電模式以及由C2或C3省電模式再恢復正常工作的步驟如下1.當計算機系統的操作系統(Operating System，簡稱OS)要進入省電模式時，中央處理器1便發布一個省電模式指令(Sleep Command)到南橋芯片2。
2.當南橋芯片2中的停止時鐘控制模塊(STPCLK control module)20收到該省電模式指令時，立即產生(assert)一停止時鐘信號(STPCLK#)并通過一停止時鐘信號接腳21傳到中央處理器1。
3.當該停止時鐘信號(STPCLK#)產生時，中央處理器1就通過中央處理器1、北橋芯片(North Bridge，簡稱NB)3及南橋芯片2間的數據總線傳送一停止許可特殊指令(STPGNT)到南橋芯片2。
4.當南橋芯片2接收到該停止許可特殊指令(STPGNT)時，中央處理器1連同整個計算機系統就會都進入到省電模式。
5.當第一外圍裝置4通過一中斷信號接腳40發出中斷信號(interrupt)到南橋芯片2時，由南橋芯片2中的中斷控制裝置22接收，再由中斷控制裝置22發出一喚醒信號以觸發該停止時鐘控制模塊(STPCLK control module)20以解除(de-assert)所產生的停止時鐘信號(STPCLK#)。
6.當該停止時鐘信號接腳21上的停止時鐘信號(STPCLK#)被解除了，中央處理器1便可連同整個計算機系統從省電模式恢復到正常工作模式。
但為了根據外圍裝置數目的不斷增加以及提升系統整體效能，計算機系統結構的設計不斷產生改變。請參見圖2所示，是具有多個輸出/輸入先進可編程中斷控制器(Input Output Advanced Programmable Interrupt Controller，簡稱IO APIC)的新一代計算機系統結構示意圖，其與常用一般計算機系統結構的不同處在于北橋芯片3上更增設如計算機外圍連結總線橋接裝置(PCI to PCIBridge)5的橋接裝置，藉以連接新增的外圍裝置(如圖中所示的第二外圍裝置6)以及提高系統效能。而其中第一輸出輸入先進可編程中斷控制器(IOAPIC)25是位于南橋芯片2中，至于第二輸出輸入先進可編程中斷控制器(IOAPIC)50則設置于如圖所示的計算機外圍連結總線橋接裝置(PCI to PCIBridge)5的橋接裝置中。
但如此一來，新增的外圍裝置6產生的中斷信號(interrupt)通過中斷信號接腳60送至計算機外設連結總線橋接裝置(PCI to PCI Bridge)5中的第二輸出輸入先進可編程中斷控制器(IO APIC)50，但第二輸出輸入先進可編程中斷控制器(IO APIC)50并不像南橋芯片(SB)2中的第一輸出輸入先進可編程中斷控制器(IO APIC)25是連接至該停止時鐘控制模塊(STPCLK Control module)20上，進而具有可與中央處理器(CPU)1進行省電模式/正常工作模式等狀態切換的控制機制與控制接腳(例如圖中的停止時鐘信號接腳21)，因此在此新一代系統狀態下，連接在計算機外設連接總線橋接裝置(PCI to PCI Bridge)5上的第二外圍裝置6并無法有效地將計算機系統由省電模式喚醒恢復到正常工作模式。而如何有效解決以上常用手段的問題，是本發明的主要目的。

發明內容
本發明涉及一種中斷信號控制系統，設置于一計算機系統中，該計算機系統具有一中央處理器、一北橋芯片、一南橋芯片、一第一外圍裝置以及一第二外圍裝置，而該中斷信號控制系統包含一第一輸出輸入中斷控制裝置，電連接于該第一外圍裝置與該南橋芯片，是根據該第一外圍裝置所發出的一第一中斷信號的觸發而產生一第一喚醒信號至該南橋芯片，進而使該南橋芯片解除該中央處理器的省電狀態；一第二輸出輸入中斷控制裝置，電連接于該第二外圍裝置與該北橋芯片，是根據該第二外圍裝置所發出的一第二中斷信號的觸發而產生中斷控制裝置總線上的一第三中斷信號；以及一中斷控制裝置總線，信號連接于該第一輸出輸入中斷控制裝置與該第二輸出輸入中斷控制裝置，是用以傳送該第三中斷信號，而本發明的特征在于該第一輸出入中斷控制裝置可根據該第三中斷信號的觸發而使得該南橋芯片解除該中央處理器的省電狀態。
根據上述構想，本發明所述的中斷信號控制系統，其中該第一輸出輸入中斷控制裝置為一輸出輸入先進可編程中斷控制裝置，整合于該南橋芯片中。
根據上述構想，本發明所述的中斷信號控制系統，其所設置于該計算機系統中更包含一計算機外設連接總線橋接裝置(PCI to PCI Bridge)，電連接于該北橋芯片與第二外圍裝置。
根據上述構想，本發明所述的中斷信號控制系統，其中該第二輸出輸入中斷控制裝置為一輸出輸入先進可編程中斷控制裝置，整合于該總線橋接芯片中。
根據上述構想，本發明所述的中斷信號控制系統，其中該中斷控制裝置總線為一先進可編程中斷控制裝置總線。
根據上述構想，本發明所述的中斷信號控制系統，其中該第一輸出輸入中斷控制裝置是監聽傳送在該中斷控制裝置總線上的該第三中斷信號，進而根據該第三中斷信號的觸發而使得該南橋芯片解除該中央處理器的省電狀態。
根據上述構想，本發明所述的中斷信號控制系統，其中該第一中斷控制信號是由該第一外圍裝置以一信號接腳傳遞至該第一輸出輸入中斷控制裝置。
根據上述構想，本發明所述的中斷信號控制系統，其中該第二中斷控制信號是由該第二外圍裝置以一信號接腳傳遞至該第二輸出輸入中斷控制裝置。
本發明的另一方面是為一種中斷信號控制方法，應用于一計算機系統中，該計算機系統具有一中央處理器、一北橋芯片、一南橋芯片、一第一外圍裝置以及一第二外圍裝置，而該中斷信號控制方法包含下列步驟根據電連于該南橋芯片的該第一外圍裝置所發出的一第一中斷信號而相對應產生一第一喚醒信號至該南橋芯片，進而使該南橋芯片解除該中央處理器的省電狀態；根據電連接于該北橋芯片的該第二外圍裝置所發出的一第二中斷信號所產生的第三中斷信號至該南橋芯片，使該南橋芯片解除該中央處理器的省電狀態。
根據上述構想，本發明所述的中斷信號控制方法，其中轉傳該第三中斷信號的動作是通過一中斷控制裝置總線完成，該中斷控制裝置總線電連接于該南橋芯片與一總線橋接芯片，該總線橋接芯片電連接于該北橋芯片與該第二外圍裝置之間。
根據上述構想，本發明所述的中斷信號控制方法，其中根據該第三中斷信號而使該南橋芯片解除該中央處理器的省電狀態的動作是由整合于該南橋芯片中的一輸出輸入先進可編程中斷控制裝置所完成，該輸出輸入先進可編程中斷控制裝置是電連接于該中斷控制裝置總線上，是用以監聽該中斷控制裝置總線是否傳送有該第三中斷信號。
本發明的另一方面是一種設置于計算機系統中的中斷信號控制裝置，該計算機系統具有一中央處理器、一停止時鐘控制模塊、一中斷控制裝置總線、一第一外圍裝置以及一第二外圍裝置，該中斷信號控制裝置是電連接于該停止時鐘控制模塊、該中斷控制裝置總線以及該第一外圍裝置，而該中斷信號控制裝置的特征在于可分別根據該第一外圍裝置所發出的一第一中斷信號或該中斷控制裝置總線上所傳送的第三中斷信號，進而使該停止時鐘控制模塊解除該中央處理器的省電狀態。
根據上述構想，本發明所述的中斷信號控制裝置，其中該中斷信號控制裝置為一輸出輸入先進可編程中斷控制裝置，整合于該計算機系統的一南橋芯片上。
根據上述構想，本發明所述的中斷信號控制裝置，其中該電狀態控制裝置整合于該計算機系統的該南橋芯片上，以一信號接腳電連接中央處理器。
根據上述構想，本發明所述的中斷信號控制裝置，其中該中斷控制裝置總線為一先進可編程中斷控制裝置總線。


本發明藉由下列附圖及詳細說明，得以更深入的了解圖l是公知計算機系統結構示意圖。
圖2是具有多個輸出輸入先進可編程中斷控制器的計算機系統結構示意圖。
圖3是本發明為改善公用缺陷所發展出來的一較佳實施例功能方塊示意圖。
圖4是本發明為改善公用缺陷所發展出來的一較佳方法功能方塊示意圖。
其中，附圖標記說明如下1中央處理器 2南橋芯片3北橋芯片4第一外圍裝置20停止時鐘控制模塊 21停止時鐘信號接腳22中斷控制裝置 40中斷信號接腳25第一輸出輸入先進中斷控制裝置5計算機外設連接總線橋接裝置50第二輸出輸入先進中斷控制裝置6第二外圍裝置60中斷信號接腳11中央處理器 13南橋芯片12北橋芯片 14第一外圍裝置15計算機外設連接總線橋接裝置16第二外圍裝置 17中斷控制裝置總線131第一輸出輸入先進中斷控制裝置151第二輸出輸入先進中斷控制裝置132停止時鐘控制模塊 140中斷信號接腳160中斷信號接腳具體實施方式
請參見圖3，是本發明為改善公用缺陷所發展出來的一較佳實施例功能方塊示意圖，本發明主要是為一種中斷信號控制系統，其可設置于計算機系統中，該計算機系統包含如圖中所示的中央處理器11、北橋芯片12、南橋芯片13、第一外圍裝置14、一第二外圍裝置16，而本發明的中斷信號控制系統主要包含有第一輸出輸入先進可編程中斷控制裝置131、第二輸出輸入先進可編程中斷控制裝置151以及一中斷控制裝置總線17。而本發明的特征在于該第一輸出輸入先進可編程中斷控制裝置131除在接受第一外圍裝置14中斷信號時對中斷控制裝置總線17發出中斷信號外，也加入隨時監聽該中斷控制裝置總線17上其它的中斷信號的功能。
當操作系統對計算機系統發出進入省電模式的要求時，中央處理器11發布一個省電模式指令(Sleep Command)到南橋芯片13，南橋芯片13產生(assert)一停止時鐘信號(STPCLK#)傳到中央處理器(CPU)11，中央處理器11根據該停止許可特殊指令(STPGNT)傳送停止許可特殊指令(STPGNT)至南橋后，系統就進入C2或C3的省電狀態。
當中央處理器11處于C2或C3的省電模式而第一外圍裝置14通過該中斷信號接腳140發出該中斷信號(interrupt)到第一輸出輸入先進可編程中斷控制裝置131，用以通知該南橋芯片13中的該停止時鐘控制模塊(STPCLKcontrol module)132，進而觸發該停止時鐘控制模塊(STPCLK controlmodule)132來解除(de-assert)所產生的停止時鐘信號(STPCLK#)。而再第一輸出輸入先進可編程中斷控制裝置13 1通知停止時鐘控制模塊(STPCLK controlmodule)132的同時也對中斷控制裝置總線17發出一中斷信號。
如此一來，當中央處理器11處于C2或C3的省電模式而第二外圍裝置16通過該中斷信號接腳160發出該中斷信號(interrupt)到計算機外圍連結總線橋接裝置(PCI to PCI Bridge)15時，計算機外圍連結總線橋接裝置(PCI to PCIBridge)15中的第二輸出輸入先進可編程中斷控制器(IO APIC)151接收到該中斷信號后，對中斷控制裝置總線17發出一第三中斷信號通過觸發該第一輸出輸入先進可編程中斷控制裝置131，用以通知該南橋芯片13中的該停止時鐘控制模塊(STPCLK control module)132，進而觸發該停止時鐘控制模塊(STPCLK control module)132來解除(de-assert)所產生的停止時鐘信號(STPCLK#)。因此，于本發明的較佳實施例中，即使是連接在計算機外圍連結總線橋接裝置(PCI to PCI Bridge)15上的第二外圍裝置16，仍可有效地將中央處理器及計算機系統由省電模式喚醒恢復到正常工作模式，進而可有效地解決公用手段的問題，達到本發明的主要目的。
上述方法的流程請參見圖4a、圖4b、圖4c，其是本發明系統流程示意圖。圖4a當該第一外圍裝置發出中斷信號，則該第一輸出輸入先進可編程中斷控制裝置送出該第一喚醒信號至南橋芯片。圖4b當該第二外圍裝置發出中斷信號，則該第二輸出輸入先進可編程中斷控制裝置送出該第三中斷信號至該中斷控制裝置總線。圖4c當該第一輸出輸入先進可編程中斷控制裝置察覺到該中斷控制裝置總線有第三中斷信號，該第一輸出輸入先進可編程中斷控制裝置送出該第一喚醒信號至南橋芯片。
綜上所述，本發明在此新一代系統狀態下，仍可有效地利用連接在計算機外設連接總線橋接裝置15上的第二外圍裝置16來將計算機系統由省電模式喚醒恢復到正常工作模式，成功地解決以上公用手段的問題，達成本發明的主要目的。凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在申請專利范圍內。
權利要求
1.一種中斷信號控制系統，設置于一計算機系統中，該計算機系統具有一中央處理器、一北橋芯片、一南橋芯片、一第一外圍裝置以及一第二外圍裝置，而其中該中斷信號控制系統包含一第一輸出輸入中斷控制裝置，電連接于該第一外圍裝置與該南橋芯片，是根據該第一外圍裝置所發出的一第一中斷信號的觸發而產生一第一喚醒信號至該南橋芯片，進而使該南橋芯片解除該中央處理器的省電狀態；一第二輸出輸入中斷控制裝置，電連接于該第二外圍裝置與該北橋芯片，是根據該第二外圍裝置所發出的一第二中斷信號的觸發而產生一第三中斷信號；以及一中斷控制裝置總線，信號連接于該第一輸出輸入中斷控制裝置與該第二輸出輸入中斷控制裝置，是用以傳送該第三中斷信號，而本發明的特征在于該第一輸出輸入中斷控制裝置可根據該第三中斷信號的觸發而使得該南橋芯片解除該中央處理器的省電狀態。
2.如權利要求1所述的中斷信號控制系統，其中該第一輸出輸入中斷控制裝置為一輸出輸入先進可程序中斷控制裝置，整合于該南橋芯片中。
3.如權利要求1所述的中斷信號控制系統，其所設置于該計算機系統中更包含一總線橋接芯片，電連接于該北橋芯片與第二外圍裝置，其中該總線橋接芯片，為一計算機外設連接總線橋接裝置，該第二輸出輸入中斷控制裝置為一輸出輸入先進可編程中斷控制裝置，整合于該總線橋接芯片中。
4.如權利要求1所述的中斷信號控制系統，其中該中斷控制裝置總線為一先進可編程中斷控制裝置總線。
5.如權利要求1所述的中斷信號控制系統，其中該第一輸出輸入中斷控制裝置是監聽傳送在該中斷控制裝置總線上的該第三中斷信號，進而根據該第三中斷信號的觸發而使得該南橋芯片解除該中央處理器的省電狀態。
6.如權利要求1所述的中斷信號控制系統，其中該第一中斷控制信號是由該第一外圍裝置以一信號接腳傳遞至該第一輸出輸入中斷控制裝置，該第二中斷控制信號是由該第二外圍裝置以一信號接腳傳遞至該第二輸出輸入中斷控制裝置。
7.一種中斷信號控制方法，應用于一計算機系統中，該計算機系統具有一中央處理器、一北橋芯片、一南橋芯片、一第一外圍裝置以及一第二外圍裝置，而其中該中斷信號控制方法包含下列步驟根據電連于該南橋芯片的該第一外圍裝置所發出的一第一中斷信號而相對應產生一第一喚醒信號至該南橋芯片，進而使該南橋芯片解除該中央處理器的省電狀態；根據電連接于該北橋芯片的該第二外圍裝置所發出的一第二中斷信號而相對應產生一第三中斷信號；以及轉傳該第三中斷信號至該南橋芯片，并根據該第三中斷信號而使該南橋芯片解除該中央處理器的省電狀態。
8.如權利要求7所述的中斷信號控制方法，其中轉傳該第三中斷信號的動作是通過一中斷控制裝置總線完成，該中斷控制裝置總線電連接于該南橋芯片與一總線橋接芯片，該總線橋接芯片電連接于該北橋芯片與該第二外圍裝置之間，其中根據該第三中斷信號而使該南橋芯片解除該中央處理器的省電狀態的動作是由整合于該南橋芯片中的一輸出輸入先進可編程中斷控制裝置所完成，該輸出輸入先進可編程中斷控制裝置是電連接于該中斷控制裝置總線上，是用以監聽該中斷控制裝置總線是否傳送有該第三中斷信號。
9.一種中斷信號控制裝置，設置于一計算機系統中，該計算機系統具有一中央處理器、一停止時鐘控制模塊、一中斷控制裝置總線、一第一外圍裝置以及一第二外圍裝置，該中斷信號控制裝置是電連接于該停止時鐘控制模塊、該中斷控制裝置總線以及該第一外圍裝置，而該中斷信號控制裝置的特征在于可分別根據該第一外圍裝置所發出的一第一中斷信號或該中斷控制裝置總線上所傳送的該第二外圍裝置所發出的一第二中斷信號所觸發產生的一第三中斷信號，進而使該停止時鐘控制模塊解除該中央處理器的省電狀態。
10.如權利要求9所述的中斷信號控制裝置，其中該中斷信號控制裝置為一輸出輸入先進可編程中斷控制裝置，整合于該計算機系統的一南橋芯片上，其中該省電狀態控制裝置整合于該計算機系統的該南橋芯片上，電連接中央處理器以一信號接腳，其中該中斷控制裝置總線為一先進可編程中斷控制裝置總線。
全文摘要
本發明涉及一種中斷信號控制系統與控制方法，該中斷信號控制系統包含一第一輸出輸入中斷控制裝置；一第二輸出輸入中斷控制裝置以及一中斷控制裝置總線，而該中斷信號控制方法包含下列步驟根據電連接于南橋芯片上的該第一外圍裝置所發出的一第一中斷信號的觸發而產生一第一喚醒信號至該南橋芯片，進而使該南橋芯片解除該中央處理器的省電狀態；根據電連接于北橋芯片上的該第二外圍裝置所發出的一第二中斷信號的觸發而產生一中斷控制裝置總線上的第三中斷信號；以及通過中斷控制裝置總線傳送第三中斷信號至該南橋芯片，進而使該南橋芯片解除該中央處理器的省電狀態。
文檔編號G06F13/20GK1540539SQ20031010434
公開日2004年10月27日 申請日期2003年10月28日 優先權日2003年10月28日
發明者何寬瑞, 黃宗慶, 鐘健平 申請人:威盛電子股份有限公司