疊加計算綜合控制裝置的制造方法

專利名稱:疊加計算綜合控制裝置的制造方法
【專利摘要】一種疊加計算綜合控制裝置,它具有對電路進(jìn)行控制的FPGA電路；顯示電路，該電路的輸入端接FPGA電路的輸出端；控制電路，該電路的輸出端接FPGA電路的輸入端；PCI電路，該電路的輸出端接FPGA電路的輸入端；該裝置設(shè)計合理、電路簡單、集成度高、外圍元件少、可在線調(diào)試，可應(yīng)用于實(shí)驗室疊加計算控制裝置。
【專利說明】
疊加計算綜合控制裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于計算裝置或電路設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到疊加計算綜合控制裝置。
【背景技術(shù)】
[0002]現(xiàn)代生產(chǎn)工藝的發(fā)展使得FPGA的成本越來越低，在實(shí)際使用中，F(xiàn)PGA具有靈活可配置的特點(diǎn)，使用者越來越多。隨著現(xiàn)代科學(xué)技術(shù)發(fā)展，數(shù)據(jù)處理能力加強(qiáng)。對數(shù)據(jù)的寬度，速度，精度高，執(zhí)行效率等要求越來越高。研究算法就顯得尤為重要。目前，學(xué)生實(shí)踐中，經(jīng)常會碰到到數(shù)據(jù)的疊加計算。對于疊加計算控制實(shí)驗平臺有以下幾種:一是，用單片機(jī)實(shí)現(xiàn)疊加計算控制控制;二是，用處理器實(shí)現(xiàn)疊加計算控制;三是，用CPLD實(shí)現(xiàn)疊加計算控制。這些疊加計算控制實(shí)驗裝置存在下述不足:結(jié)構(gòu)尺寸大，攜帶不方便；電路復(fù)雜，每一種平臺的功能多，需要元器件較多;設(shè)計集成度不夠，一個控制終端可以有多種實(shí)現(xiàn)電路，未整合；設(shè)計成本較高，浪費(fèi)設(shè)計材料，整合電路成本少于獨(dú)立電路成本和；調(diào)試不方便，不能在線調(diào)試，需要借助其它手段;電路設(shè)計不完善，未能設(shè)置一些故障電路，考察學(xué)生分析能力;未能激發(fā)學(xué)生的創(chuàng)新意識、提高學(xué)生認(rèn)識，具有認(rèn)識的片面性;未能充分鍛煉學(xué)生實(shí)際動手能力;未能鍛煉學(xué)生綜合分析，應(yīng)用知識的能力。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型所要解決的技術(shù)問題在于克服上述疊加計算控制裝置的不足，提供一種設(shè)計合理、電路簡單、集成度高、外圍元件少、可在線調(diào)試的疊加計算綜合控制裝置。
[0004]解決上述技術(shù)問題采用的技術(shù)方案是:它具有:對電路進(jìn)行控制的FPGA電路;顯示電路，該電路的輸入端接FPGA電路的輸出端;控制電路，該電路的輸出端接FPGA電路的輸入端;PCI電路，該電路的輸出端接FPGA電路的輸入端。
[0005]本實(shí)用新型的FPGA電路為:集成電路Ul的F6腳、E6腳、A3腳、C4腳、C5腳、C6腳、D6腳、G7腳、A4腳、B4腳、A5腳、B3腳、B5腳、A6腳、B6腳、D8腳接控制電路，集成電路Ul的F8腳通過電阻R4接3V電源并接開關(guān)SI的一端、FlO腳通過電阻R5接3V電源并接開關(guān)S2的一端、A13腳通過電阻R6接3V電源并接開關(guān)S3的一端、J16腳接晶振Yl的4腳、M5腳和E12腳接A1.2V電源、Fll腳和L6腳接3V電源、地端接地，集成電路Ul的L2腳、LI腳、Ml腳、K5腳、K4腳、Kl腳、K2腳、E2腳、EI腳、F3腳、D4腳、D3腳、E4腳接顯示電路，集成電路Ul的Cl 5腳、B8腳、H6腳、J6腳、J1腳、NI 2腳、Ml 2腳、LI 4腳、E16腳、P14腳、Ml 4腳、Cl 4腳、D13腳、E14腳、D14腳、NI 3腳、P16腳、N15 腳、N16 腳、M16 腳、P15 腳、L15 腳、L16 腳、K16 腳、K15 腳、H12 腳、J12 腳、G15 腳、F15 腳、F16 腳、了11腳、!111腳、612腳、613腳、!113腳、015腳、016腳、13腳、？5腳、？4腳、14腳、1?4腳、丁5腳、R5腳、T6腳、N8腳、T7腳、R7腳、L7腳、L8腳、T8腳、R8腳、T9腳、R9腳、N9腳、NlO腳、Tl I腳、Rll 腳、Pll 腳、L9 腳、LlO 腳、RlO 腳、TlO 腳、KlO 腳、Nll 腳、P12 腳、P13 腳、R12 腳、L12 腳、T13 腳、R13腳、T14腳、R14腳、Mll腳、Lll腳、H2腳、Hl腳、J2腳、Jl腳、T12腳接PCI電路，集成電路Ul的J7腳、HlO腳、H7腳、G9腳接1.2V電源，集成電路Ul的T15腳、T2腳、PlO腳、P7腳、MlO腳、M7腳、Rl 6腳、K14腳、Gl 4腳、B16腳、E1腳、E7腳、C1腳、C7腳、Al 5腳、A2腳、Rl 腳、K3腳、G3腳、BI 腳接3V電源，集成電路Ul的M13腳、J5腳、L13腳、H4腳、G5腳、K12腳、J13腳、Fl腳、Gl腳、F2腳、G2腳、H5腳依次接連接器JI的3腳?14腳，晶振YI的電源端接3V電源、地端接地，連接器JI的I腳接地，開關(guān)SI?開關(guān)S3的另一端接地;集成電路Ul的型號為EP2C5F256C6，晶振Y2的型號為JHY50M。
[0006]本實(shí)用新型的PCI電路為:集成電路U2的43腳、42腳、39腳?34腳、32腳?28腳、25腳?23腳、11腳、8腳?2腳、157腳?150腳、33腳、22腳、12腳、158腳、21腳?19腳、44腳、18腳?13腳、159腳、149腳、148腳依次接連接器J2的57腳?9腳、電源端接3V電源、地端接地，集成電路U3的133腳?137腳、52腳?62腳、69腳?79腳、82腳?98腳、100腳?102腳、105腳?119腳、122腳、46腳?49腳、63腳、64腳、68腳、127腳、128腳、123腳?126腳、129腳?132腳依次接集成電路Ul的C15腳、B8腳、H6腳、J6腳、JlO腳、N12腳、M12腳、L14腳、E16腳、P14腳、M14腳、C14 腳、D13 腳、E14 腳、D14 腳、N13 腳、P16 腳、N15 腳、N16 腳、M16 腳、P15 腳、L15 腳、L16 腳、K16腳、K15腳、Hl 2腳、J12腳、G15腳、Fl 5腳、Fl 6腳、J11 腳、Hl I 腳、G12腳、G13腳、Hl 3腳、D15腳、D16腳、T3腳、P5腳、P4 腳、T4 腳、R4腳、T5腳、R5腳、T6腳、N8腳、T7腳、R7腳、L7腳、L8 腳、T8腳、R8腳、T9腳、R9腳、N9腳、NI O腳、T11 腳、Rl I 腳、P11 腳、L9腳、LI O腳、Rl O腳、T1腳、K1腳、
J2腳、Jl腳、T12腳;集成電路U2的型號為PCI9052。
[0007]由于本實(shí)用新型采用當(dāng)按下開關(guān)SI，開關(guān)S2和開關(guān)S3斷開，控制電路進(jìn)行疊加計算控制；當(dāng)按下開關(guān)S2，開關(guān)SI和開關(guān)S3斷開，PCI電路進(jìn)行疊加計算控制；當(dāng)按下開關(guān)S3，開關(guān)SI和開關(guān)S2斷開，F(xiàn)PGA電路進(jìn)行疊加計算控制，本裝置電路簡單、外圍元器件少、集成度高、將不同的平臺整合在一起、配套調(diào)整方便，電路采用多種控制手段，方便、快捷，實(shí)驗功能性強(qiáng)，設(shè)計靈活可引導(dǎo)學(xué)生發(fā)散思維，可在線調(diào)試，可應(yīng)用于實(shí)驗室疊加計算控制裝置。
【附圖說明】

[0008]圖1是本實(shí)用新型電氣原理方框圖。
[0009]圖2是圖1中FPGA電路和顯示電路的電子線路原理圖。
[0010]圖3是圖1中PCI電路和控制電路的電子線路原理圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和實(shí)施例對本實(shí)用新型做進(jìn)一步詳細(xì)說明，但本實(shí)用新型不限于這些實(shí)施例。
[0012]實(shí)施例1
[0013]在圖1中，本實(shí)用新型疊加計算綜合控制裝置由FPGA電路、PCI電路、顯示電路、控制電路連接構(gòu)成，顯示電路的輸入端接FPGA電路的輸出端，控制電路的輸出端接FPGA電路的輸入端，PCI電路的輸出端接FPGA電路的輸入端。
[0014]在圖2中，本實(shí)施例的FPGA電路由集成電路Ul、電阻R4?電阻R6、晶振Yl、連接器J1、開關(guān)SI?開關(guān)S3連接構(gòu)成，集成電路Ul的型號為EP2C5F256C6，晶振Y2的型號為JHY50M。集成電路Ul的F6腳、E6腳、A3腳、C4腳、C5腳、C6腳、D6腳、G7腳、A4腳、B4腳、A5腳、B3腳、B5腳、A6腳、B6腳、D8腳接控制電路，集成電路Ul的F8腳通過電阻R4接3V電源并接開關(guān)SI的一端、FlO腳通過電阻R5接3V電源并接開關(guān)S2的一端、A13腳通過電阻R6接3V電源并接開關(guān)S3的一端、J16腳接晶振Yl的4腳、M5腳和E12腳接A1.2V電源、Fll腳和L6腳接3V電源、地端接地，集成電路Ul的L2腳、LI腳、Ml腳、K5腳、K4腳、KI腳、K2腳、E2腳、EI腳、F3腳、D4腳、D3腳、E4腳接顯示電路，集成電路Ul的C15腳、B8腳、H6腳、J6腳、JlO腳、N12腳、M12腳、L14腳、E16腳、P14腳、M14 腳、C14 腳、D13 腳、E14 腳、D14 腳、N13 腳、P16 腳、N15 腳、N16 腳、M16 腳、P15 腳、L15 腳、LI 6腳、K16腳、K15腳、Hl 2腳、J12腳、G15腳、Fl 5腳、Fl 6腳、J11 腳、Hl I 腳、G12腳、G13腳、Hl 3腳、D15 腳、D16 腳、T3 腳、P5 腳、P4 腳、T4 腳、R4 腳、T5 腳、R5 腳、T6 腳、N8 腳、T7 腳、R7 腳、L7 腳、L8腳、T8腳、R8腳、T9腳、R9腳、N9腳、NlO腳、Tl I腳、Rl I腳、Pl I腳、L9腳、LlO腳、RlO腳、TlO腳、KlO 腳、Nll 腳、P12 腳、P13 腳、R12 腳、L12 腳、T13 腳、R13 腳、T14 腳、R14 腳、Mll 腳、Lll 腳、H2 腳、Hl腳、J2腳、Jl腳、T12腳接PCI電路，集成電路Ul的J7腳、HlO腳、H7腳、G9腳接1.2V電源，集成電路 Ul 的 T15 腳、T2 腳、PlO 腳、P7 腳、MlO 腳、M7 腳、R16 腳、K14 腳、G14 腳、B16 腳、ElO 腳、E7 腳、ClO腳、C7腳、A15腳、A2腳、Rl腳、K3腳、G3腳、BI腳接3V電源，集成電路Ul的M13腳、J5腳、L13腳、H4腳、G5腳、K12腳、J13腳、Fl腳、Gl腳、F2腳、G2腳、H5腳依次接連接器Jl的3腳?14腳，晶振Yl的電源端接3V電源、地端接地，連接器Jl的I腳接地，開關(guān)SI?開關(guān)S3的另一端接地。
[0015]在圖2中，本實(shí)施例的顯示電路由電阻R2、電阻R3、液晶顯示屏構(gòu)成，液晶顯示屏的型號為IXD12864。液晶顯示屏的17腳、15腳?4腳依次接集成電路Ul的L2腳、LI腳、Ml腳、K5腳、K4腳、Kl腳、K2腳、E2腳、EI腳、F3腳、D4腳、D3腳、，液晶顯示屏的18腳通過電阻R2和電阻R3接3V電源、3腳通過電阻R2接3V電源、2腳和19腳接3V電源、20腳和I腳接地。
[0016]在圖3中，本實(shí)施例的控制電路由集成電路U3、電阻Rl、電容Cl?電容C3、晶振Y2連接構(gòu)成，集成電路U3的型號為C805IFO1。集成電路UI的18腳接晶振Y2的一端和電容CI的一端、19腳接晶振Y2的另一端和電容C2的一端、20腳接電容C3的一端并通過電阻Rl接3V電源、電源端接3V電源、地端接地，集成電路U3的59腳、60腳、32腳、34腳?39腳、42腳、47腳?50腳、55腳、56腳依次接集成電路Ul的F6腳、E6腳、A3腳、C4腳、C5腳、C6腳、D6腳、G7腳、A4腳、B4腳、A5腳、B3腳、B5腳、A6腳、B6腳、D8腳。
[0017]在圖3中，本實(shí)施例的PCI電路由集成電路U2、連接器J2連接構(gòu)成，集成電路U2的型號為PCI9052。集成電路U2的43腳、42腳、39腳?34腳、32腳?28腳、25腳?23腳、11腳、8腳?2腳、157腳?150腳、33腳、22腳、12腳、158腳、21腳?19腳、44腳、18腳?13腳、159腳、149腳、148腳依次接連接器J2的57腳?9腳、電源端接3V電源、地端接地，集成電路U3的133腳?137腳、52腳?62腳、69腳?79腳、82腳?98腳、100腳?102腳、105腳?119腳、122腳、46腳?49腳、63腳、64腳、68腳、127腳、128腳、123腳?126腳、129腳?132腳依次接集成電路Ul的C15腳、B8 腳、H6 腳、J6 腳、JlO 腳、N12 腳、M12 腳、L14 腳、E16 腳、P14 腳、M14 腳、C14 腳、D13 腳、E14腳、D14 腳、N13 腳、P16 腳、N15 腳、N16 腳、M16 腳、P15 腳、L15 腳、L16 腳、K16 腳、K15 腳、H12 腳、J12腳、G15腳、Fl 5腳、Fl6腳、J11 腳、Hl I 腳、G12腳、G13腳、Hl 3腳、D15腳、D16腳、T3腳、P5腳、P4 腳、T4 腳、R4 腳、T5 腳、R5 腳、T6 腳、N8 腳、T7 腳、R7 腳、L7 腳、L8 腳、T8 腳、R8 腳、T9 腳、R9 腳、N9腳、NlO腳、Tll腳、Rll腳、Pll腳、L9腳、LlO腳、RlO腳、TlO腳、KlO腳、NI I腳、P12腳、P13腳、R12腳、LI 2腳、T13腳、Rl 3腳、T14腳、Rl4腳、Ml I腳、LI I腳、H2腳、Hl腳、J2腳、JI腳、T12腳。
[0018]本實(shí)用新型的工作原理如下:
[0019]系統(tǒng)上電，電路開始初始化工作。當(dāng)按下開關(guān)SI，開關(guān)S2和開關(guān)S3斷開，控制器電路工作。此時是用控制器進(jìn)行疊加計算控制。控制信號從集成電路U3的59腳、60腳、32腳、34腳?39腳輸出；數(shù)據(jù)信號從集成電路U3的38腳?34腳、32腳、60腳、59腳輸入到集成電路Ul，集成電路UI接收到數(shù)據(jù)，并對數(shù)據(jù)處理:集成電路Ul啟動疊加計算控制時序，送入?yún)⒓佑嬎愕臄?shù)據(jù)，并將計算的結(jié)果顯示出來。數(shù)據(jù)信號從集成電路Ul的Ml腳、K5腳、K4腳、Kl腳、K2腳、E2腳、El腳、F3腳輸出，顯示在液晶顯示屏上。
[0020]當(dāng)按下開關(guān)S2，開關(guān)SI和開關(guān)S3斷開，PCI電路工作。此時是用PCI電路進(jìn)行疊加計算控制。PCI的控制數(shù)據(jù)從連接器J2輸入，由連接器J2的9腳?57腳輸出，輸入到集成電路U2，經(jīng)集成電路U2的PCI數(shù)據(jù)轉(zhuǎn)變?yōu)榫植靠偩€數(shù)據(jù)，數(shù)據(jù)信號從U2的91腳?82腳、79腳?69腳、6 2腳?5 2腳輸出，輸入到集成電路UI，集成電路UI接收數(shù)據(jù)，并對數(shù)據(jù)處理:集成電路Ul啟動疊加計算控制時序，送入?yún)⒓佑嬎愕臄?shù)據(jù)，并將計算的結(jié)果顯示出來。數(shù)據(jù)信號從集成電路Ul的Ml腳、K5腳、K4腳、KI腳、K2腳、E2腳、EI腳、F3腳輸出，顯示在液晶顯示屏上。
[0021]當(dāng)按下開關(guān)S3，開關(guān)SI和開關(guān)S2斷開，F(xiàn)PGA電路工作。此時，是用FPGA電路進(jìn)行疊加計算控制。集成電路Ul啟動疊加計算控制時序，送入?yún)⒓佑嬎愕臄?shù)據(jù)，并將計算的結(jié)果顯示出來。數(shù)據(jù)信號從集成電路Ul的Ml腳、K5腳、K4腳、Kl腳、K2腳、E2腳、EI腳、F3腳輸出，顯示在液晶顯示屏上。
【主權(quán)項】
1.一種疊加計算綜合控制裝置，其特征在于它具有: 對電路進(jìn)行控制的FPGA電路； 顯示電路，該電路的輸入端接FPGA電路的輸出端； 控制電路，該電路的輸出端接FPGA電路的輸入端； PCI電路，該電路的輸出端接FPGA電路的輸入端。2.根據(jù)權(quán)利要求1所述的疊加計算綜合控制裝置，其特征在于所述的FPGA電路為:集成電路Ul的F6腳、E6腳、A3腳、C4腳、C5腳、C6腳、D6腳、G7腳、A4腳、B4腳、A5腳、B3腳、B5腳、A6腳、B6腳、D8腳接控制電路，集成電路Ul的F8腳通過電阻R4接3V電源并接開關(guān)SI的一端、FlO腳通過電阻R5接3V電源并接開關(guān)S2的一端、A13腳通過電阻R6接3V電源并接開關(guān)S3的一端、J16腳接晶振Yl的4腳、M5腳和E12腳接A1.2V電源、Fll腳和L6腳接3V電源、地端接地，集成電路Ul的L2腳、LI腳、Ml腳、K5腳、K4腳、Kl腳、K2腳、E2腳、El腳、F3腳、D4腳、D3腳、E4腳接顯示電路，集成電路Ul的C15腳、B8腳、H6腳、J6腳、JlO腳、N12腳、M12腳、L14腳、E16腳、P14腳、M14腳、C14 腳、D13 腳、E14 腳、D14 腳、N13 腳、P16 腳、N15 腳、N16 腳、M16 腳、P15 腳、L15 腳、L16 腳、K16腳、K15腳、Hl 2腳、J12腳、G15腳、Fl 5腳、Fl 6腳、J11 腳、Hl I 腳、G12腳、G13腳、Hl 3腳、D15腳、D16腳、T3腳、P5腳、P4 腳、T4 腳、R4腳、T5腳、R5腳、T6腳、N8腳、T7腳、R7腳、L7腳、L8 腳、T8腳、R8腳、T9腳、R9腳、N9腳、NI O腳、T11 腳、Rl I 腳、P11 腳、L9腳、LI O腳、Rl O腳、T1腳、K1腳、J2腳、JI腳、T12腳接PCI電路，集成電路Ul的J7腳、HlO腳、H7腳、G9腳接1.2V電源，集成電路Ul 的 T15 腳、T2 腳、PlO 腳、P7 腳、MlO 腳、M7 腳、R16 腳、K14 腳、G14 腳、B16 腳、ElO 腳、E7 腳、ClO腳、C7腳、A15腳、A2腳、Rl腳、K3腳、G3腳、BI腳接3V電源，集成電路Ul的M13腳、J5腳、L13腳、H4腳、G5腳、K12腳、J13腳、Fl腳、Gl腳、F2腳、G2腳、H5腳依次接連接器JI的3腳?14腳，晶振Yl的電源端接3V電源、地端接地，連接器Jl的I腳接地，開關(guān)SI?開關(guān)S3的另一端接地;集成電路Ul的型號為EP2C5F256C6，晶振Y2的型號為JHY50M。3.根據(jù)權(quán)利要求1所述的疊加計算綜合控制裝置，其特征在于所述的PCI電路為:集成電路U2的43腳、42腳、39腳?34腳、32腳?28腳、25腳?23腳、11腳、8腳?2腳、157腳?150腳、33腳、22腳、12腳、158腳、21腳?19腳、44腳、18腳?13腳、159腳、149腳、148腳依次接連接器J2的57腳?9腳、電源端接3V電源、地端接地，集成電路U3的133腳?137腳、52腳?62腳、69腳?79腳、82腳?98腳、100腳?102腳、105腳?119腳、122腳、46腳?49腳、63腳、64腳、68腳、127腳、128腳、123腳?126腳、129腳?132腳依次接集成電路Ul的C15腳、B8腳、H6腳、J6 腳、JlO 腳、N12 腳、M12 腳、L14 腳、E16 腳、P14 腳、M14 腳、C14 腳、D13 腳、E14 腳、D14 腳、N13腳、P16 腳、N15 腳、N16 腳、M16 腳、P15 腳、L15 腳、L16 腳、K16 腳、K15 腳、H12 腳、J12 腳、G15 腳、Fl5腳、Fl6腳、J11腳、Hl I腳、G12腳、G13腳、Hl3腳、D15腳、D16腳、T3腳、P5腳、P4腳、T4腳、R4腳、T5腳、R5腳、T6腳、N8腳、T7腳、R7腳、L7腳、L8腳、T8腳、R8腳、T9腳、R9腳、N9腳、NI O腳、T11腳、Rll 腳、Pll 腳、L9 腳、LlO 腳、RlO 腳、TlO 腳、KlO 腳、■1腳、？12腳、？13腳、1?12腳、1^12腳、1'13腳、Rl 3腳、T14腳、Rl4腳、Ml I腳、LI I腳、H2腳、Hl腳、J2腳、Jl腳、T12腳;集成電路U2的型號為PCI9052。
【文檔編號】G06F17/50GK205721786SQ201620388069
【公開日】2016年11月23日
【申請日】2016年4月29日
【發(fā)明人】崔美英, 杜榮, 常苗
【申請人】榆林學(xué)院