專利名稱：主動識別確認系統狀態的數字總線控制系統的制作方法
技術領域：
本實用新型涉及一種主動識別確認系統狀態的數字總線控制系統。
背景技術：
現有總線控制系統多采用人工方式指定設備地址碼并存入控制系統里(如公開號為CN 1375802A的中國專利)，在安裝、使用、維護時都很不方便。另外，還有一些技術采用多條信號線、多頻率或多重編碼的方法來進行控制系統對被控設備的定位工作，不僅線路復雜、成本高并會造成資源浪費，還會增大編碼裝置的體積，特別是當節點較多時這一缺點更為突出。
而現有的自動確定系統配置信息技術大都才用先讀出總線上各設備的某物理標示值，或修改此值，或利用此值來完成總線上各設備的標示(如公開號為CN 1255027A的中國專利)。使用這種方法首先要進行給各設備編寫不重復的物理標示工作，如需順序控制，則要人工處理各設備順序工作，且電路設計復雜。
發明內容
本實用新型的目的就是為了解決以上線路復雜、成本高、操作復雜等問題，提供一種主動識別確認系統狀態的數字總線控制系統。
本實用新型實現上述目的的方案是一種主動識別確認系統狀態的數字總線控制系統，包括控制器、執行器和數字總線，其特征是所述執行器包括譯碼編碼電路、存儲器和邏輯開關電路，所述譯碼編碼電路與數字總線、存儲器和執行電路相連，所述邏輯開關電路串聯于數字總線上，并和存儲器相連，所述邏輯開關電路的功能是當執行器上地址存儲器內的地址編碼為空時，邏輯開關電路使控制器與本執行器的地址存儲器通訊而截止與下一執行器的通訊；當本執行器的地址碼的存儲完成后，邏輯開關電路打開與下一執行器的通訊；依此類推，當所有執行器的編碼均完成后，邏輯開關電路全部相通，其自身成為數字總線的一部分。
所述控制器包括譯碼編碼電路、CPU、存儲器，存儲器與CPU連接，CPU與譯碼編碼電路連接，譯碼編碼電路與數字總線相連。
所述控制器還包括擴展接口，它與CPU相連。
所述數字總線為一根線或二根線。
所述控制器分別與一條或多條數字總線相連，每條數字總線上有一個或多個執行器。
所述邏輯開關電路含有至少兩個相互反相開關的選擇開關。
所述邏輯開關電路還包括判斷電路，所述判斷電路分別與地址存儲器和選擇開關連接并對選擇開關的通訊方向進行控制。
采用以上方案的有益效果由邏輯開關電路配合控制器完成執行器的地址配發工作，執行器內無需任何物理標示。編碼完成后，邏輯開關電路全部相通，邏輯開關電路自身成為數字總線的一部分，這樣控制器可主動識別總線上的各執行器，對其進行控。由于執行器內無需任何物理標示，且數字通訊總線最少只需一根信號線，即可實現完成各執行器地址編碼工作和半雙工通訊，兩根信號線，即可實現完成各執行器地址編碼工作和全雙工數字通訊，因此電路具有結構簡單、抗干擾能力強、成本低、操作方便并且通用性強等特點。
圖1是本實用新型所構成的半雙工系統的原理框圖。
圖2是本實用新型所構成的全雙式系統的原理框圖。
圖3是一種利用了本實用新型并經擴展的系統的原理框圖。
圖4是本實用新型控制器的電路圖。
圖5是本實用新型執行器的電路圖。
圖6是本實用新型一個邏輯開關電路的實施例。
具體實施方式
下面通過具體的實施例并結合附圖對本實用新型作進一步詳細的描述。
如圖1、2、3所示，所述主動識別確認系統狀態的數字總線控制系統包括控制器1、執行器2和數字總線3，所述執行器2包括譯碼編碼電路21、存儲器22和邏輯開關電路23，所述譯碼編碼電路21與數字總線3、存儲器22和執行電路24相連，所述邏輯開關電路23串聯于數字總線3上，并和存儲器22相連，所述邏輯開關電路23的功能是完成各執行器2的地址配發，它只需做到當執行器2上地址存儲器22內的地址編碼為空時，邏輯開關電路23使控制器1與本執行器2的地址存儲器22通訊而截止與下一執行器2的通訊；當本執行器2的地址碼的存儲完成后，邏輯開關電路23打開與下一執行器2的通訊；依此類推，即可完成所有執行器2的編碼。
圖6是一個能實現此功能的邏輯開關電路的例子，其中所述邏輯開關電路23含有至少兩個相互反相開關的選擇開關。更詳細的內容請參看03225039.8號中國專利(《用于微機控制系統中節點物理地址碼的配發電路》)。
圖6的一個更佳的實施例是所述邏輯開關電路23還包括判斷電路，所述判斷電路分別與地址存儲器22和選擇開關連接并對選擇開關的通訊方向進行控制。
編碼完成后，邏輯開關電路23全部相通，邏輯開關電路23自身成為數字總線3的一部分。
仍如圖1-3所示，所述控制器1包括譯碼編碼電路11、CPU12、存儲器13，存儲器13與CPU12連接，CPU12與譯碼編碼電路11連接，譯碼編碼電路11與數字總線3相連。所述控制器1還包括擴展接口14，它與CPU12相連。
圖1所示系統中所述數字總線為一根線，可實現完成各執行器地址編碼工作和半雙工通訊；圖2所示系統中所述數字總線為二根線，可實現完成各執行器地址編碼工作和全雙工數字通訊。
圖1、2所示系統中，所述控制器1分別只與一條數字總線3相連，也就是說它只控制了一串執行器2。但它顯然可以控制更多條數字總線，如圖3所示即是一例，該圖中一個控制器1與二條數字總線3相連，每條數字總線上各自有一串(一個或多個)執行器2。
本實用新型的控制器1和執行器2的具體實現電路可有多種形式，圖4、5分別給出了控制器1和執行器2的一個實現例子。
權利要求1.一種主動識別確認系統狀態的數字總線控制系統，包括控制器(1)、執行器(2)和數字總線(3)，其特征是所述執行器(2)包括譯碼編碼電路(21)、存儲器(22)和邏輯開關電路(23)，所述譯碼編碼電路(21)與數字總線(3)、存儲器(22)和執行電路(24)相連，所述邏輯開關電路(23)串聯于數字總線(3)上，并和存儲器(22)相連，所述邏輯開關電路(23)的功能是配合控制器(1)完成所有執行器(2)的地址配發。
2.如權利要求1所述的主動識別確認系統狀態的數字總線控制系統，其特征是所述控制器(1)包括譯碼編碼電路(11)、CPU(12)、存儲器(13)，存儲器(13)與CPU(12)連接，CPU(12)與譯碼編碼電路(11)連接，譯碼編碼電路(11)與數字總線(3)相連。
3.如權利要求2所述的主動識別確認系統狀態的數字總線控制系統，其特征是所述控制器(1)還包括擴展接口(14)，它與CPU(12)相連。
4.如權利要求1所述的主動識別確認系統狀態的數字總線控制系統，其特征是所述數字總線為一根線或二根線。
5.如權利要求1所述的主動識別確認系統狀態的數字總線控制系統，其特征是所述控制器(1)分別與一條或多條數字總線(3)相連，每條數字總線上有一個或多個執行器(2)。
6.如權利要求1所述的主動識別確認系統狀態的數字總線控制系統，其特征是所述邏輯開關電路(23)含有至少兩個相互反相開關的選擇開關。
7.如權利要求6所述的主動識別確認系統狀態的數字總線控制系統，其特征是所述邏輯開關電路(23)還包括判斷電路，所述判斷電路分別與地址存儲器(22)和選擇開關連接并對選擇開關的通訊方向進行控制。
專利摘要本實用新型公開一種主動識別確認系統狀態的數字總線控制系統，包括控制器、執行器和數字總線，其特征是所述執行器包括譯碼編碼電路、存儲器和邏輯開關電路，所述譯碼編碼電路與數字總線、存儲器和執行電路相連，所述邏輯開關電路串聯于數字總線上，并和存儲器相連，所述邏輯開關電路輔助完成所有執行器的編碼，編碼完成后，邏輯開關電路全部相通，其自身成為數字總線的一部分。由于執行器內無需任何物理標示，且數字通訊總線最少只需一根信號線，即可實現完成各執行器地址編碼工作和半雙工通訊，兩根信號線，即可實現完成各執行器地址編碼工作和全雙工數字通訊，因此電路具有結構簡單、抗干擾能力強、成本低、操作方便并且通用性強等特點。
文檔編號G06F13/14GK2645135SQ03234768
公開日2004年9月29日 申請日期2003年6月3日 優先權日2003年6月3日
發明者陳磊 申請人:陳磊