專利名稱：數據傳輸裝置的制作方法
技術領域：
本發明是有關于一種整合電子組件(IntegratedDevice Electronic，以下簡稱IDE)裝置的控制方法與裝置，且特別是有關于一種應用在IDE控制器的PIO加速裝置。
在一般的計算機系統中，存取IDE裝置的方式至少包括有程序輸出/輸入(Programmed I/O，簡稱PIO)數據存取模式(以下簡稱PIO模式)以及直接存儲器訪問(Direct Memory Access，以下簡稱DMA)模式。其中，PIO模式又分為對應不同數據傳輸速率的五種IO模式IO模式0(IO Mode0)、IO模式1(IO Mode1)、IO模式2(IO Mode2)、IO模式3(IO Mode3)和IO模式4(IO Mode4)，以下則列出此五種IO模式所對應的數據傳輸速率。
IO Mode0最大的數據傳輸速率為每秒3.3MB；IO Mode1最大的數據傳輸速率為每秒5.2MB；IO Mode2最大的數據傳輸速率為每秒8.3MB；IO Mode3最大的數據傳輸速率為每秒11.1MB；以及IO Mode4最大的數據傳輸速率為每秒16.6MB。
由上可得知自IO模0提升至IO模式4，數據傳輸速率也隨之自每秒3.3MB提升至16.6MB，所以IO模式4的數據傳送效能是五種IO模式中最好。
請參照
圖1，其所繪示為已知IDE控制器與IDE裝置之間的連接示意圖。一般而言，PIO模式是表示數據的讀取是由處理單元向芯片發出讀取命令后，芯片經由PIO的方式從IDE裝置中讀取數據放置于內存內供處理單元來運用。而數據的寫入則是處理單元先將數據寫入內存里，再經由PIO的方式發出寫入命令后，芯片才將內存內的數據放入IDE裝置中。如此完成數據的讀取與寫入的動作。
例如，若執行寫入動作將數據寫入IDE裝置50時，寫入IDE裝置50的數據經由操作系統10再經過外圍部件互連接口(簡稱PCI接口)20或者經由其它接口(例如IEEE1394、通用串行總線(簡稱USB)接口)30傳遞至IDE控制器40內，而在IDE控制器40內有緩沖器42，用以暫時存儲寫入IDE裝置50的數據，并在PIO的模式之下，處理單元(未繪示)會設定PIO模式的IO Mode，然后發出寫入命令，經由固件控制接口44來將緩沖器42內的數據傳送至IDE裝置50。反之，IDE裝置50內的數據會經由處理單元發出讀取命令，并經由固件控制接口44來將IDE裝置50內的數據傳送至緩沖器42，進而經由PCI接口20或者其它接口30傳遞出IDE控制器40。
由于PIO模式下的數據傳輸必須依賴固件的控制進而驅動處理單元，而在PIO模式IO Mode4時數據的傳輸速度非常快，周期時間(Cycle Time)為120ns，也即二次讀取/寫入(IOR/IOW)最快的時間為120ns，方能夠使IDE裝置50內的數據以最佳的效率進行存取。然而，固件在處理IDE裝置50內的數據存取時，會受限于固件的執行速度，在PIO模式IO Mode4時數據的傳輸速度通常不能達到每秒16.6MB，數據存取效率因而降低。
本發明的主要目的之一為在PIO的數據傳輸模式中提供一個PIO加速裝置，使得IDE裝置在PIO的數據傳輸模式之一可加快其數據的傳輸速度，并且克服以固件控制IDE裝置時所產生的數據傳輸速度受限的問題。
本發明的再一目的為本發明提供一種硬件加速PIO的數據傳輸模式。運用本發明，IDE裝置在PIO的數據傳輸模式之下可達到最佳的數據傳輸速度。
根據以上所述的目的，本發明是提供一種系統架構，至少包括傳輸接口；以及整合電子組件(IDE)控制器，是分別連接至整合電子組件裝置與傳輸接口，其中，整合電子組件控制器至少包括緩沖器、固件控制接口、與程序輸出/輸入(PIO)加速裝置，固件控制接口與緩沖器互相連接，傳輸接口分別與固件控制接口和緩沖器連接，而程序輸出/輸入加速裝置分別連接至固件控制接口、緩沖器以及整合電子組件裝置。另外，程序輸出/輸入加速裝置中包括有計數器以及定時信號發生器，計數器用以計算系統時鐘并產生觸發信號至定時信號發生器，通過觸發信號使得定時信號發生器可以產生指令至緩沖器以及整合電子組件裝置，用以達成數據在緩沖器以及整合電子組件裝置之間的傳遞。
根據以上所述的目的，本發明是提供一種整合電子組件控制器，至少包括固件控制接口，連接至傳輸接口；緩沖器，連接至傳輸接口；程序輸出/輸入加速裝置，分別連接至固件控制接口、緩沖器以及整合電子組件裝置，而程序輸出/輸入加速裝置至少包括計數器以及定時信號發生器，計數器用以計算系統時鐘并產生觸發信號至定時信號發生器，使得定時信號發生器根據觸發信號來產生信號至緩沖器以及整合電子組件裝置，用以達成數據在緩沖器以及該合電子組件裝置之間的傳遞。
本發明的優點為本發明提供一種硬件加速PIO的數據傳輸裝置，本發明是在IDE裝置的PIO的數據傳輸模式中提供一個PIO加速裝置，使得IDE接口在PIO的數據傳輸模式之下可加快其數據的傳輸速度，并且克服以固件在控制IDE接口時所產生的數據傳輸速度受限的問題。
本發明的再一優點為本發明提供一種硬件加速PIO的數據傳輸裝置。運用本發明，IDE接口在PIO的數據傳輸模式之下可達到最佳的數據傳輸速度。
圖號對照說明10 操作系統 20 PCI接口30 其它接口 40 IDE控制器42 緩沖器 44 固件控制接口50 IDE裝置110 操作系統120 PCI接口130 其它接口
140 IDE控制器142 緩沖器144 固件控制接口 146 PIO加速裝置147 計數器 148 定時信號發生器150 IDE裝置而在PIO模式IO Mode0、IO Model、IO Mode2、以及IO Mode3時，經由固件控制接口144處理，中央處理單元可以達到存取或者寫入的執行速度，也即中央處理單元對固件控制接口144發出的讀取/寫入指令的速度可以完全達到所述四種PIO模式的需求。
而在開啟PIO模式IO Mode4后，處理單元會將產生讀取/寫入指令控制權交給PIO加速裝置146，由于PIO加速裝置146所產生的讀取/寫入的指令不需經過固件的處理以及處理單元的輸出，所以PIO加速裝置146所產生的讀取/寫入的指令速度可以完全達到PIO模式在IO Mode 4的需求。
請參考圖3，其所繪示為應用本發明之一實施例時IDE控制器與IDE裝置的另一連接示意圖。同理，如圖3所繪示，應用本發明的IDE控制器140也可應用在其它接口130與IDE裝置150之間，用來作為其它接口130與IDE裝置150之間在PIO模式IO Mode4時的數據交換。其中，其它接口130可為USB接口或者IEEE1394等接口，而在處理單元(未繪示)的控制之下，當在PIO模式的IO Mode4時，PIO加速裝置146可以產生讀取或者寫入命令給予IDE裝置150，來達成其它接口130與IDE裝置150之間快速的數據交換。
請參照圖4，其所繪示為應用本發明的一實施例時IDE控制器內部的連接示意圖。如圖4所示，本發明提供的PIO加速裝置146內至少包括一個計數器(Counter)147與一個定時信號發生器(TimingGenerator)148。其中，計數器147接收系統時鐘，以在一個特定的計數值時觸發定時信號發生器148，而定時信號發生器148與固件控制接口144之間經由數據長度信號(Length)及模式選擇(Mode-select)等信號線連接，定時信號發生器148與緩沖器142之間經由數據信號(Data In)、緩沖器讀取(BufferRead)和緩沖器寫入(Buffer Write)等信號線連接，定時信號發生器148與IDE裝置150之間經由輸出入讀取(IOR)、輸出入寫入(IOW)和數據(DD[150])等信號線連接。同時，PIO加速裝置146與固件控制接口144之間經由PIO指令(PIO command)和啟動信號(Enable Signal)等信號線連接，PIO加速裝置146與IDE裝置150之間經由地址(ADR)和中斷(INT)等信號線連接。
當固件控制接口144由啟動信號線啟動PIO加速裝置146，并且Mode選擇信號線傳送PIO模式的IOMode4信號給PIO加速裝置146時，PIO加速裝置146會根據PIO指令信號線上的指令來命令IDE裝置150。接著，PIO加速裝置146會根據數據長度信號線上的信息來決定每一筆數據讀取/寫入的長度。
而此時計數147開始計算系統時鐘，根據本實施例此計數器147的計數值設定為7，所以如圖4所繪示，當計數器147到達計數值的時候會觸發PIO加速裝置146，在讀取指令時，定時信號發生器148就會產生一個讀取指令至IDE裝置150并且產生緩沖器寫入信號至緩沖器142，因此IDE裝置150內的數據即可以經由DD[150]以及數據信號線存儲入緩沖器142內。當執行寫入數據至IDE裝置150時，定時信號發生器148就會產生一個寫入指令至IDE裝置150并且產生緩沖器讀取信號至緩沖器142，因此緩沖器142內的數據即可以經由數據信號線以及DD[150]信號線存儲入IDE裝置150。由于在PIO模式的IO Mode4時，讀取/寫入的指令是由計數器147根據計數值來計算系統時鐘，然后在到達適當計數值時觸發PIO加速裝置146所產生的，因此經由適當的設定計數值可以使得讀取/寫入指令的產生速度符合PIO模式的IOMode4時的需求。
如熟悉該技術的人員所了解的，以上所述僅為本發明的較佳實施例而已，并非用以限定本發明的申請專利范圍；凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在申請專利的保護范圍內。
權利要求
1.一種系統架構，其特征在于至少包括至少一傳輸接口；至少一整合電子組件裝置；以及一整合電子組件控制器，該整合電子組件控制器分別連接至該至少一整合電子組件裝置與該至少一傳輸接口，而該整合電子組件控制器至少包括一緩沖器、一固件控制接口、與一程序輸出/輸入加速裝置，其中，該固件控制接口與該緩沖器互相連接，該至少一傳輸接口分別連接至該緩沖器和該固件控制接口，而該程序輸出/輸入加速裝置分別連接至該固件控制接口、該緩沖器以及該至少一整合電子組件裝置，該程序輸出/輸入加速裝置包括有一計數器以及一定時信號發生器，該計數器用以計算一系統時鐘并產生一觸發信號至該定時信號發生器，通過該觸發信號該定時信號發生器可以分別產生一指令至該緩沖器以及該至少一整合電子組件裝置，用以達成一數據在該緩沖器以及該至少一整合電子組件裝置之間的傳遞。
2.如權利要求1所述的系統架構，其特征在于其中所述的至少一傳輸接口是為至少一外圍部件互連接口。
3.如權利要求1所述的系統架構，其特征在于其中所述的至少一傳輸接口是為至少一通用串行總線接口。
4.如權利要求1所述的系統架構，其特征在于其中所述的至少一傳輸接口是為至少一IEEE1394接口。
5.一種整合電子組件控制器，其特征在于至少包括一固件控制接口，連接至一傳輸接口；一緩沖器，連接至該傳輸接口；一程序輸出/輸入加速裝置，分別連接至該固件控制接口、該緩沖器以及一整合電子組件裝置，而該程序輸出/輸入加速裝置至少包括一計數器以及一定時信號發生器，該計數器用以計算一系統時鐘并產生一觸發信號至該定時信號發生器，通過該觸發信號該定時信號發生器可以分別產生一指令至該緩沖器以及該整合電子組件裝置，用以達成一數據在該緩沖器以及該整合電子組件裝置之間的傳遞。
6.如權利要求5所述的整合電子組件控制器，其特征在于其中所述的觸發信號是計算該系統時鐘至一計算值時所產生。
7.如權利要求5所述的整合電子組件控制器，其特征在于其特征在于其中所述的傳輸接口是為一外圍部件互連接口。
8.如權利要求5所述的整合電子組件控制器，其特征在于其中所述的傳輸接口是為一IEEE1394接口。
9.如權利要求5所述的整合電子組件控制器，其特征在于其中所述的傳輸接口是為一通用串行總線接口。
全文摘要
一種硬件加速的程序輸出/輸入(ProgrammedInput/Output，以下簡稱PIO)的數據傳輸裝置，特別有關于一種應用在整合電子組件(Integrated DeviceElectronic，以下簡稱IDE)控制器的一個PIO加速裝置，使得IDE裝置在PIO的數據傳輸之下可加速其數據的傳輸速度，并且克服以固件來控制IDE裝置時所產生的數據傳輸速度受限的問題。運用本發明，IDE裝置在PIO的數據輸模式之下可達到最佳的數據傳輸速度。
文檔編號G06F9/28GK1452062SQ0313138
公開日2003年10月29日 申請日期2003年5月16日 優先權日2003年5月16日
發明者陳宗亨, 莊英朗 申請人:威盛電子股份有限公司