專利名稱：內(nèi)置ram驅動器及使用它的顯示單元和電子儀器的制作方法
技術領域：
本發(fā)明涉及在一個畫面內(nèi)驅動顯示靜畫和動畫的內(nèi)置RAM驅動器及使用它的顯示單元和電子儀器。
對于這樣的電子儀器顯示的數(shù)據(jù)，提出了各種各樣的數(shù)據(jù)形式。以便攜式電話機為例，例如，提出了接收或發(fā)送利用MPEG(活動圖像專家組)標準壓縮編碼的圖像數(shù)據(jù)的技術。
這時，在便攜式電話機的顯示部上，例如，在圖3所示的液晶面板22上，在動畫顯示區(qū)22A顯示接收的動畫。另一方面，在液晶面板22的靜畫顯示區(qū)22B上顯示例如有關該動畫的說明和操作信息等靜畫。
為了在動畫顯示區(qū)22A上顯示動畫，有必要在液晶驅動器內(nèi)的RAM存儲區(qū)中的與動畫顯示區(qū)22A對應的動畫存儲區(qū)內(nèi)，周期地而且?guī)缀跏菍崟r地改寫動畫數(shù)據(jù)。
另一方面，靜畫顯示區(qū)22B顯示的靜畫與便攜式電話機的鍵操作等對應變更，在RAM存儲區(qū)中，有必要改寫與靜畫顯示區(qū)22B對應的靜畫存儲區(qū)的靜畫數(shù)據(jù)。
但是，為了改寫RAM靜畫存儲區(qū)中的靜畫數(shù)據(jù)，只有使用能周期地傳送動畫數(shù)據(jù)的總線，并利用傳送一個畫面的動畫數(shù)據(jù)和下一個畫面的動畫數(shù)據(jù)之間的間隙。
這樣，在動畫數(shù)據(jù)的畫面間限定的時間內(nèi)傳送靜畫數(shù)據(jù)受到向顯示單元供給動畫數(shù)據(jù)和靜畫數(shù)據(jù)的MPU的動作時間的限制，而且，顯示單元以外的電路也受到控制MPU動作時間上的制約。
今后，隨著顯示區(qū)的擴大和色調(diào)數(shù)的增加，可以預見顯示部顯示的活動圖像的信息性將日益提高，并能獲得用戶容易看得到且有用的信息。因此，上述動畫數(shù)據(jù)的數(shù)據(jù)傳送量將日益增加，這意味著對MPU動作時間的制約將更嚴厲。所以，希望盡量提高動畫數(shù)據(jù)的傳送速率。另一方面，對于這樣的以便攜式電話機為代表的很適合于信息性高的信息的顯示的便攜式信息終端，低功耗是必須的。
此外，本發(fā)明的另一目的在于提供一種內(nèi)置RAM驅動器及使用它的顯示單元和電子儀器，可以以很低的功耗獨立地改寫大容量的動畫數(shù)據(jù)和靜畫數(shù)據(jù)。
為了解決上述課題，本發(fā)明是根據(jù)靜畫數(shù)據(jù)和動畫數(shù)據(jù)驅動顯示部顯示的內(nèi)置RAM驅動器，其特征在于包括輸入上述靜畫數(shù)據(jù)或給定的命令的第1接口；將串行傳輸線傳送的串行的上述動畫數(shù)據(jù)作為差動信號輸入的第2接口；差動放大從上述第2接口輸入上述差動信號并生成并行動畫數(shù)據(jù)的接收電路；存儲經(jīng)上述第1接口輸入的上述靜畫數(shù)據(jù)和由上述接收電路生成的上述動畫數(shù)據(jù)的RAM；根據(jù)給定的命令，對上述RAM控制分別經(jīng)第1或第2接口單獨輸入的上述靜畫數(shù)據(jù)或動畫數(shù)據(jù)的寫入或讀出的第1控制電路；獨立于上述第1控制電路，把存儲在上述RAM中的靜畫數(shù)據(jù)或動畫數(shù)據(jù)作為顯示數(shù)據(jù)，控制其讀出并驅動上述顯示部顯示的第2控制電路。
若按照本發(fā)明，靜畫、動畫經(jīng)第1、第2接口分別輸入。此外，控制向靜畫數(shù)據(jù)或動畫數(shù)據(jù)的RAM寫入和控制從用來驅動顯示部顯示的數(shù)據(jù)RAM讀出分別獨立進行。因此，可以在RAM中改寫動畫數(shù)據(jù)的同時改寫靜畫數(shù)據(jù)，不必等到動畫數(shù)據(jù)寫入結束才寫入靜畫數(shù)據(jù)。而且，可以利用顯示數(shù)據(jù)進行顯示驅動，而與這些靜畫數(shù)據(jù)和動畫數(shù)據(jù)的寫入控制無關。進而，因從第2接口經(jīng)串行傳輸線來的串行動畫數(shù)據(jù)作為差動信號輸入，故可以實現(xiàn)高速信號傳送。特別，因與靜畫寫入時序無關，可以寫入因擴大顯示區(qū)和增加色調(diào)數(shù)而實現(xiàn)了大容量的動畫數(shù)據(jù)，故可以顯示精細的活動圖像。
此外，本發(fā)明的特征在于包含停止控制電路，在接收上述差動信號的同時，接收表示該差動信號是否有效的數(shù)據(jù)有效信號，根據(jù)上述數(shù)據(jù)有效信號至少停止一部分上述接收電路的工作。
將表示作為這樣的串行動畫數(shù)據(jù)的差動信號是否有效的數(shù)據(jù)有效信號和差動信號一起接收，至少停止一部分上述接收電路的工作，將串行傳送時收發(fā)信號的功耗抑制到最小限度，因此，可以有效地進行大容量動畫數(shù)據(jù)的傳送而不降低信號傳送能力。
此外，本發(fā)明的特征在于作為使上述動畫數(shù)據(jù)向上述RAM的寫入同步的同步信號，使用上述數(shù)據(jù)有效信號。
此外，本發(fā)明的特征在于作為使上述顯示部的1行動畫數(shù)據(jù)向上述RAM的寫入同步的同步信號，使用上述數(shù)據(jù)有效信號。
此外，本發(fā)明的特征在于作為使上述顯示部的1個畫面的動畫數(shù)據(jù)向上述RAM的寫入同步的同步信號，使用上述數(shù)據(jù)有效信號。
這樣一來，可以不傳送垂直同步信號或水平同步信號而能夠準確無誤地顯示動畫數(shù)據(jù)。
此外，本發(fā)明的特征在于上述串行傳輸線是LVDS標準的傳輸線。
此外，本發(fā)明的特征在于上述串行傳輸線是USB標準的傳輸線。
此外，本發(fā)明的特征在于上述串行傳輸線是IEEE1394標準的傳輸線。
通過利用這樣一些標準化的高速串行傳輸線來傳送動畫數(shù)據(jù)，可以獨立地進行大容量動畫數(shù)據(jù)和靜畫數(shù)據(jù)的改寫，可以使內(nèi)置RAM驅動器的接口設計容易進行。
此外，本發(fā)明的特征在于本發(fā)明的顯示單元包括具有由多個第1電極和多個第2電極驅動的電光學元件的面板、驅動上述多個第1電極的后述的權利要求1至8的任何一項記載的內(nèi)置RAM驅動器和掃描驅動上述多個第2電極的掃描驅動器。
該顯示單元可以在減輕外部MPU的負擔的同時實現(xiàn)靜畫和動畫的混合顯示。
此外，本發(fā)明的電子儀器的特征在于具有本發(fā)明的顯示單元和向上述顯示單元供給上述命令、上述靜畫數(shù)據(jù)和上述動畫數(shù)據(jù)的MPU。
該電子儀器在顯示單元混合顯示靜畫和動畫時可以減輕MPU的負擔，因此，能夠提高MPU的工作效率。
圖1是使用本發(fā)明的電子儀器的概略方框圖。
圖2是作為一例圖1的電子儀器的便攜式電話機的概略方框圖。
圖3是表示與圖1所示的液晶面板的顯示例不同的顯示例的概略說明圖。
圖4是圖1所示的X驅動器IC的概略方框圖。
圖5是圖4所示的顯示數(shù)據(jù)RAM及其外圍電路的概略說明圖。
圖6是圖5所示的數(shù)據(jù)RAM內(nèi)的存儲器單元的電路圖。
圖7是表示靜畫和動畫的寫入時序和顯示用讀出時序的波形圖。
圖8是本發(fā)明第2實施形態(tài)的X驅動器IC的概略框圖。
圖9是表示圖8所示的第1、第2顯示數(shù)據(jù)RAM的存儲區(qū)和液晶面板的顯示區(qū)的關系的概略說明圖。
圖10是具有第3實施形態(tài)的X驅動器IC的電子儀器的概略框圖。
圖11A、圖11B是與先有的顯示數(shù)據(jù)傳輸線的接口部相對照原理性地示出LVDS標準的高速串行傳輸線的接口部的說明圖。
圖12是表示LVDS標準的數(shù)據(jù)傳送的功耗和CMOS驅動器進行數(shù)據(jù)傳送的功耗的關系的說明圖。
圖13是表示對于第3實施形態(tài)中的電子儀器進行LVDS標準的高速串行傳送的MPU和顯示單元的接口部分的概要構成的概略方框圖。
圖14是表示由數(shù)據(jù)有效信號生成電路生成的數(shù)據(jù)有效信號的生成時序的一個例子的時序圖。
圖15是表示由數(shù)據(jù)有效信號生成電路生成的數(shù)據(jù)有效信號的生成時序的另一個例子的時序圖。
圖16是本發(fā)明第3實施形態(tài)的X驅動器IC的概略框圖。
圖17是表示對于第3實施形態(tài)中的電子儀器進行IEEE1394標準的高速串行傳送的MPU和顯示單元的接口部分的概要構成的概略方框圖。
圖18是表示DS鏈接方式的傳送時序的一個例子的時序圖。
圖19是表示對于第3實施形態(tài)中的電子儀器進行USB標準的高速串行傳送的MPU和顯示單元的接口部分的概要構成的概略方框圖。
下面，參照圖1～圖7說明本發(fā)明的實施形態(tài)1。
(電子儀器的說明)圖1是使用本發(fā)明的電子儀器的概略方框圖。在圖1中，該電子儀器由MPU(微處理器單元)10和顯示單元20構成。顯示單元20包括具有電光學元件的矩陣面板、例如彩色液晶面板22、驅動該液晶面板22的內(nèi)置RAM的X驅動器IC24和掃描用Y驅動器IC26。
矩陣面板22只要是使用光學特性隨外加電壓變化的液晶或其它電光學元件即可。作為液晶面板22，例如，可以用單純的矩陣面板構成，這時，在已形成多個段電極(第1電極)的第1襯底和已形成公共電極(第2電極)的第2襯底之間封入液晶。液晶面板22也可以是使用薄膜晶體管(TFT)、薄膜二極管(TFD)等3端元件和2端元件的有源矩陣面板。這些有源矩陣面板也具有由內(nèi)置RAM的X驅動器IC24驅動的多個信號電極(第1電極)和由Y驅動器IC26掃描驅動的多個掃描電極(第2電極)。
液晶面板22可以同時顯示靜畫和動畫。這時，如圖1所示，在液晶面板22上設定由MPU10提供的動畫數(shù)據(jù)的圖像大小決定的動畫顯示區(qū)域22A和除此之外的靜畫顯示區(qū)域(文本數(shù)據(jù)顯示區(qū))22B。
如圖1所示，從MPU10向顯示單元20提供顯示命令/靜畫數(shù)據(jù)和動畫數(shù)據(jù)。作為顯示命令，典型的有區(qū)別命令/數(shù)據(jù)的信號A0、反相復位信號XRES、反相片選信號XCS、反相讀信號XRD和反相寫信號XWR等。數(shù)據(jù)D7～D0是8比特命令數(shù)據(jù)(包含靜畫和動畫用地址數(shù)據(jù))或靜畫數(shù)據(jù)，根據(jù)命令/數(shù)據(jù)識別信號A0的邏輯來區(qū)別。動畫數(shù)據(jù)例如是各6比特的R、G、B信號，還提供時鐘信號CLK、水平·垂直同步信號H·Vsync等。
這樣，在本實施形態(tài)中，顯示命令/靜畫數(shù)據(jù)用的總線和動畫數(shù)據(jù)用的總線是分離的。
圖2示出安裝了圖1的MPU10和顯示單元20的便攜式電話機30的例子。圖2所示的MPU10具有主管便攜式電話機30的控制的CPU12，該CPU12與靜畫用存儲器14、DSP(數(shù)字信號處理器)16連接。此外，DSP16與動畫用存儲器18連接。
在該便攜式電話機30中，設有調(diào)制解調(diào)電路34，對經(jīng)天線32接收的信號進行解調(diào)或對經(jīng)天線32發(fā)送的信號進行調(diào)制。而且，可以通過天線32收發(fā)例如按MPEG(活動圖像專家組)的IV層標準編碼了的動畫數(shù)據(jù)。
在該便攜式電話機30中，也可以設置例如數(shù)字攝像機36?？梢酝ㄟ^該數(shù)字攝像機36取入動畫數(shù)據(jù)。便攜式電話機30的收發(fā)數(shù)據(jù)、數(shù)字攝像機26的攝像等必要的操作信息可以通過操作輸入部38輸入。
設在MPU10中的CPU12當在液晶面板22的動畫顯示區(qū)域22A中顯示動畫時，該動畫的大小由動畫信息決定。即，決定圖1所示的動畫的開始地址SA和結束地址EA。再有，也可以如圖3所示那樣，用線條將動畫顯示區(qū)域22A和靜畫顯示區(qū)域22B分成例如上下兩部分，這時，開始地址SA和結束地址EA同樣根據(jù)動畫的大小決定。
該動畫顯示區(qū)域22A顯示的動畫在本實施形態(tài)中由天線32或數(shù)字攝像機36提供。從天線32輸入的信號經(jīng)調(diào)制解調(diào)電路34解調(diào)后由DSP16進行信號處理。該DSP16與動畫處理用存儲器18連接，對經(jīng)天線32和調(diào)制解調(diào)電路34輸入的壓縮數(shù)據(jù)進行解壓縮，還對按MPEG的IV層標準編碼了的數(shù)據(jù)進行譯碼。經(jīng)天線32和調(diào)制解調(diào)電路34發(fā)送來的數(shù)據(jù)在利用DSP16進行壓縮并按MPEG的IV層標準編碼再發(fā)送時，進行編碼。這樣，DSP16可以具有MPEG的例如IV層的譯碼器和編碼器的功能。
該DSP16還輸入從數(shù)字攝像機36來的信號，從天線32或數(shù)字攝像機36輸入的信號利用DSP16對RGB信號進行處理再送給顯示單元20。
CPU12根據(jù)從操作部38來的信息，必要時使用靜畫用存儲器14，向顯示單元20輸出液晶面板22顯示靜畫所必要的命令和靜畫數(shù)據(jù)。
例如，動畫是經(jīng)由因特網(wǎng)發(fā)送來的電影信息，用來預訂該電影票的信息作為靜畫顯示，根據(jù)從操作輸入部38來的信息進行訂票。因此，CPU1進而經(jīng)調(diào)制解調(diào)電路34和天線32控制發(fā)送靜畫信息(例如訂票信息)。此外，必要時，CPU12可以經(jīng)調(diào)制解調(diào)電路34和天線32控制送出由數(shù)字攝像機36攝影的動畫信息。
(X驅動器IC的說明)圖4是圖1所示的內(nèi)置RAM的X驅動器IC24的概略方框圖。作為圖4所示的內(nèi)置RAM X驅動器IC24的輸入輸出電路，設有MPU接口100和輸入輸出緩沖器102和輸入緩沖器104。
MPU接口100輸入反相片選信號XCS、命令/數(shù)據(jù)識別信號A0、反相讀信號XRD、反相寫信號XWR和反相復位信號XRES等。
輸入輸出緩沖器102輸入例如8比特的命令或靜畫數(shù)據(jù)D7～D0。再有，在圖4中，示出并行輸入輸出信號D7～D0的例子，但當沒有必要從X驅動器IC24內(nèi)的顯示數(shù)據(jù)RAM160向MPU10讀出數(shù)據(jù)時，也可以將起始比特作為識別信號A0，接下來串行輸入輸出信號D7～D0。這一來，可以減少MPU10和X驅動器IC24的端子數(shù)。
輸入緩沖器104例如輸入由6比特的R、G、B信號形成的動畫數(shù)據(jù)和時鐘信號CLK。各6比特的G、R、B信號與時鐘信號CLK同步并行輸出。
X驅動器IC24設有與MPU接口100和輸入輸出緩沖器102連接的第1總線110和與輸入緩沖器104連接的第2總線120。
第1總線110與總線保持器112和命令譯碼器114連接，第2總線120與總線保持器122連接。再有，輸入輸出緩沖器102與狀態(tài)設定電路116連接，X驅動器IC24的工作狀態(tài)輸出給MPU10。該工作狀態(tài)是由X驅動器IC24設定的內(nèi)部狀態(tài)，例如，畫面內(nèi)給定的滾動區(qū)的滾動方式，顯示是否為開狀態(tài)，輸出從MPU10輸入的給定的命令經(jīng)命令譯碼器114譯碼的結果。
第1、第2總線110、120都與顯示數(shù)據(jù)RAM160的I/O緩沖器162連接，傳送對顯示數(shù)據(jù)RAM160進行讀寫的靜畫數(shù)據(jù)和動畫數(shù)據(jù)。
X驅動器IC24除上述顯示數(shù)據(jù)RAM160、I/O緩沖器162之外，還設有MPU系統(tǒng)控制電路130、列地址控制電路140、頁地址控制電路150、驅動系統(tǒng)控制電路170、PMW譯碼器電路180和液晶驅動電路190。
MPU系統(tǒng)控制電路130根據(jù)經(jīng)命令譯碼器114輸入的MPU10的命令，對顯示數(shù)據(jù)RAM160進行讀寫控制。設有由該MPU系統(tǒng)控制電路130控制的列地址控制電路140和頁地址控制電路150。在本實施形態(tài)中，列地址控制電路140具有指定靜畫數(shù)據(jù)的寫入列地址和靜畫及動畫數(shù)據(jù)的讀出列地址的第1列地址控制電路142和指定動畫數(shù)據(jù)的寫入列地址的第2列地址控制電路144。頁地址控制電路150具有指定靜畫數(shù)據(jù)的寫入頁地址和靜畫及動畫數(shù)據(jù)的讀出頁地址的第1頁地址控制電路152和指定動畫數(shù)據(jù)的寫入頁地址的第2頁地址控制電路154。再有，從MPU10來的垂直、水平同步信號H·Vsync輸入MPU系統(tǒng)控制電路130(圖4中未圖示)。水平同步信號Hsync用來使設在第2列、頁地址控制電路144、154內(nèi)的計數(shù)器置位、復位，以便盡力抑制因動畫數(shù)據(jù)寫入時噪聲等的誤寫入而引起的顯示偏差。進而，水平·垂直同步信號H·Vsync用來使列地址、頁地址返回起始地址SA。此外，頁地址控制電路150由驅動器系統(tǒng)控制電路170控制，包含對每一行指定顯示地址的顯示地址控制電路156。
驅動器系統(tǒng)控制電路170包含X驅動器系統(tǒng)控制電路172和Y驅動器系統(tǒng)控制電路174。該驅動器系統(tǒng)控制電路170在震蕩電路176的震蕩輸出的基礎上產(chǎn)生色調(diào)控制脈沖GCP、極性反向信號FR和鎖存脈沖LP等，獨立于MPU系統(tǒng)控制電路130而控制顯示地址控制電路156、PWM譯碼電路180、電源控制電路178和Y驅動器IC26。
PWM譯碼電路180鎖存從顯示數(shù)據(jù)RAM160對每一行讀出的數(shù)據(jù)，再按極性反向的周期輸出與色調(diào)值對應的脈沖幅度的信號。液晶驅動電路190對從PWM譯碼電路180來的信號進行電平移動，使其變成與LCD顯示系統(tǒng)的電壓對應的電壓，并供給圖1所示的液晶面板20的段電極SEG。
(顯示數(shù)據(jù)RAM及其外圍電路的說明)圖5是顯示數(shù)據(jù)RAM160及其外圍電路的概略電路圖。在圖5中，示出分別設在第1、第2列地址控制電路142、144、第1、第2頁地址控制電路152、154和顯示地址控制電路156的最后一級的第1、第2列地址譯碼器142A、144A、第1、第2頁地址譯碼器152A、154A和顯示地址譯碼器156A。
圖5進而示出第1、第2行存儲器單元C10、C11、…C20、C21、…。而且，在圖5所示的各存儲器單元中，第1～第3字線W1～W3與第1位線對B1、/B1和第2位線對B2、/B2連接。
第1列地址譯碼器142A輸出使與第1位線對B1、/B1連接的第1列開關SW1通斷的信號。第2列地址譯碼器144A輸出使與第2位線對B2、/B2連接的第2列開關SW2通斷的信號。第1頁地址譯碼器152A提供使第1字線W1有效的信號，第2頁地址譯碼器154A提供使第2字線W2有效的信號，顯示地址譯碼器156A提供使第3字線W3有效的信號。
與先有技術相比，在本實施形態(tài)中，新設置了第2字線W2、第2位線對B2、/B2、第2列開關SW2、第2列地址譯碼器144A、第2頁地址譯碼器154A。
第2列和頁地址譯碼器144A、154A只在指定用來寫入動畫數(shù)據(jù)(R、G、B)的列和頁地址時使用，利用該地址的指定，可以經(jīng)第2總線120和第2列開關SW2，將動畫數(shù)據(jù)(R、G、B)寫入存儲器單元。
第1列和頁地址譯碼器142A、152A在寫入靜畫數(shù)據(jù)和讀出靜畫和動畫數(shù)據(jù)時，指定列和頁地址。利用該地址的指定，可以經(jīng)第1總線110和第1列開關SW1，對顯示數(shù)據(jù)RAM160進行讀寫。
顯示地址譯碼器156A通過一行一行地依次激活第3字線W3，將1行上的存儲器單元的數(shù)據(jù)讀出到顯示數(shù)據(jù)輸出線OUT上。該讀出數(shù)據(jù)由PWM譯碼電路180供給，用來驅動液晶。
(存儲器單元的構成)圖6是表示顯示數(shù)據(jù)RAM16內(nèi)的存儲器單元C10的電路圖。存儲器單元C10具有和其它存儲器單元相同的結構。該存儲器單元C10具有由2個CMOS反相器201、202構成的存儲元件200。2個CMOS反相器201、202具有其輸入輸出之間相互連接的第1、第2布線204、206。在第1布線204和位線B1之間連接第1N型MOS晶體管210(第1開關)，該晶體管的柵極與第1字線W1連接。同樣，在第2布線206和位線/B1之間連接第2N型MOS晶體管212(第1開關)，該晶體管的柵極與第1字線W1連接。
根據(jù)以上構成，當利用從第1頁地址譯碼器152A來的有效信號使第1字線W1變成H電平時，第1、第2 N型晶體管210、212導通。因此，存儲器單元C10與第1對位線B1、/B1連接。這時，當利用從第1列地址譯碼器142A來的有效信號使第1列開關SW1接通時，可以對存儲器單元C10進行數(shù)據(jù)的讀寫。
此外，在電源供給線VDD和顯示數(shù)據(jù)輸出線OUT之間連接第1、第2P型MOS晶體管220、222。第1P型MOS晶體管220的柵極與第2布線206連接，第2P型MOS晶體管222的柵極與第3字線W3連接。
在向顯示數(shù)據(jù)輸出線OUT讀出存儲器單元C10的數(shù)據(jù)之前，該顯示數(shù)據(jù)輸出線OUT被預充電到L電平。在該預充電動作之后，在把第3字線W3作為L電平使第2P型MOS晶體管222導通的狀態(tài)下，利用PWM譯碼電路180鎖存顯示數(shù)據(jù)輸出線OUT的數(shù)據(jù)。這時，若第2布線206的電位為H電平(第1布線204的電位是L)，則顯示數(shù)據(jù)輸出線OUT維持L電平不變，若第2布線206的電位為L電平(第1布線204的電位是H)，則顯示數(shù)據(jù)輸出線OUT變成H電平。這樣一來，可以在一行同時從顯示數(shù)據(jù)RAM160讀出顯示數(shù)據(jù)。
在本實施形態(tài)中，進而設有第2字線W2和第2位線對B2、/B2。因此，在第1布線204和位線B2之間連接第3N型MOS晶體管230(第2開關)，該晶體管的柵極與第2字線W2連接。同樣，在第2布線206和位線/B2之間連接第4N型MOS晶體管232(第2開關)，該晶體管的柵極與第2字線W2連接。
根據(jù)以上構成，當利用從第2頁地址譯碼器154A來的有效信號使第2字線W2變成H電平時，第3、第4N型晶體管230、232導通。存儲器單元C10與第2對位線B2、/B2連接。這時，當利用從第2列地址譯碼器144A來的有效信號使第2列開關SW2接通時，可以對存儲器單元C10進行動畫數(shù)據(jù)的寫入。
(對顯示數(shù)據(jù)RAM寫入靜畫、動畫)MPU10根據(jù)動畫信息預先得知與圖1或圖3所示的動畫顯示區(qū)域22A的開始和結束地址SA、EA對應的顯示數(shù)據(jù)RAM160的頁地址和列地址。因此，MPU10可以按照規(guī)定的寫入頻率反復指定與顯示數(shù)據(jù)RAM160的區(qū)域中的動畫顯示區(qū)域22A對應的區(qū)域的列地址和頁地址。與該動畫區(qū)域22A對應的區(qū)域的列地址和頁地址經(jīng)由X驅動器IC24的輸入輸出緩沖器102和MPU系統(tǒng)控制電路130，輸入到第2列地址控制電路144和第2頁地址控制電路154。最后，經(jīng)圖5所示的第2列地址譯碼器144A和第2頁地址譯碼器154A，指定顯示數(shù)據(jù)RAM160的列地址和頁地址。對于動畫數(shù)據(jù)，通過經(jīng)由輸入緩沖器104和第2總線120，可以利用與靜畫數(shù)據(jù)的總線110不同的路徑進行實時傳送。由此，可以實時改寫動畫數(shù)據(jù)。
另一方面，MPU10指定與顯示數(shù)據(jù)RAM160的區(qū)域中的靜畫顯示區(qū)域22B對應的區(qū)域的列地址和頁地址，只在有從操作輸入部38來的信息輸入時等靜畫數(shù)據(jù)發(fā)生變更時，才利用規(guī)定的寫入頻率進行數(shù)據(jù)改寫。
這樣，在本實施形態(tài)中，當向顯示數(shù)據(jù)RAM160寫入靜畫和動畫時，通過各自的路徑進行地址的指定和數(shù)據(jù)傳送，它們之中的某些數(shù)據(jù)被寫入存儲器單元。因此，可以以頁為單位將靜畫和動畫同時寫入不同的存儲器中，而不必停止任何一方數(shù)據(jù)的寫入。
此外，因存儲器單元構成為可以寫入靜畫和動畫中任何一種數(shù)據(jù)，故可以任意變更動畫顯示區(qū)域22A。
這里，當在液晶顯示面板20的動畫顯示區(qū)域22A顯示動畫時，例如，按照60Hz、即1秒鐘可以顯示60幀的圖7所示的讀出時鐘，可以從顯示數(shù)據(jù)RAM160中讀出顯示數(shù)據(jù)。
另一方面，靜畫數(shù)據(jù)可以按照比液晶顯示的驅動頻率高的、例如90Hz、即1秒鐘可以顯示90幀的靜畫寫入時鐘，將顯示數(shù)據(jù)寫入顯示數(shù)據(jù)RAM160。這樣，因利用比顯示讀出速率高的寫入速率進行靜畫的改寫，故可以實現(xiàn)跟蹤與操作輸入部38的操作對應的滾動顯示等的顯示。
與此相對，對于動畫數(shù)據(jù)，因利用人的視網(wǎng)膜殘留圖像的現(xiàn)象，故當象便攜式電話機那樣，不要求精密動畫顯示時，即使動畫的幀數(shù)少(不必與顯示對應改寫全部60幀)也無妨。在本實施形態(tài)中，例如，可以以20Hz、即1秒鐘可以寫入20幀動畫數(shù)據(jù)的頻率進行寫入，也可以以60幀的頻率從MPU10只把20/60＝1/3的數(shù)據(jù)送給X驅動器IC24。當使用未內(nèi)置RAM的X驅動器IC24時，必須始終改寫60幀的數(shù)據(jù)，但通過降低動畫的改寫頻率(降低改寫速率)或減少改寫的數(shù)據(jù)量，可以減少與靜畫不同平時必須改寫顯示數(shù)據(jù)RAM160的內(nèi)容的動畫數(shù)據(jù)的改寫次數(shù)，可以相應地減小存儲器單元的功耗。
<第2實施形態(tài)>
圖8是本發(fā)明的第2實施形態(tài)的X驅動器IC300的部分方框圖。再有，在圖8中，對于具有和圖4相同功能的電路使用和圖4相同的符號并省略其詳細說明。此外，圖8省略的電路和圖4的電路相同。
圖8所示的X驅動器IC300和圖4所示的X驅動器IC24的不同點首先在于設置了第1、第2顯示數(shù)據(jù)RAM310、320。第1顯示數(shù)據(jù)RAM310存儲靜畫數(shù)據(jù)，第2顯示數(shù)據(jù)RAM320存儲動畫數(shù)據(jù)。再有，第1、第2RAM310、320可以不要圖6所示的第2字線W2、第2位線對B2、/B2、第2列開關SW2、第2列地址譯碼器144A和第2頁地址譯碼器154A，而使用先有構成的存儲器單元。
圖9示出第1顯示數(shù)據(jù)RAM310的靜畫存儲區(qū)310A、第2顯示數(shù)據(jù)RAM320的動畫存儲區(qū)320A、液晶面板22的動畫顯示區(qū)22A和靜畫顯示區(qū)22B的關系。
第1、第2顯示數(shù)據(jù)RAM310、320具有與液晶面板22的一幅畫面的所有象素對應的存儲區(qū)。由此，圖9所示的靜畫存儲區(qū)310A和動畫存儲區(qū)320A可以任意變更。再有，在圖9中，為說明方便起見，將第1、第2顯示數(shù)據(jù)RAM310、320的各存儲空間和液晶面板22的顯示空間描繪成具有相同的大小。
例如，以每秒20幀的速率將數(shù)據(jù)寫入第2顯示數(shù)據(jù)RAM320的動畫存儲區(qū)320A中，例如，以每秒60幀的速率讀出數(shù)據(jù)，再在液晶面板22的動畫顯示區(qū)域22A上顯示。另一方面，例如，以每秒90幀的速率將數(shù)據(jù)寫入第1顯示數(shù)據(jù)RAM310的靜畫存儲區(qū)310A中，例如，以每秒60幀的速率讀出數(shù)據(jù)，再在液晶面板22的靜畫顯示區(qū)域22B上顯示。
這樣，第2實施形態(tài)與第1實施形態(tài)不同，設置了第1、第2顯示數(shù)據(jù)RAM310、320。因此，與第1顯示數(shù)據(jù)RAM310對應，設置第1列地址控制電路142、第1 I/O緩沖器312、第1頁地址控制電路152和第1顯示地址控制電路330。同樣，與第2顯示數(shù)據(jù)RAM320對應，設置第2列地址控制電路144、第2 I/O緩沖器322、第2頁地址控制電路154和第2顯示地址控制電路340。
進而設置選擇器350，根據(jù)MPU系統(tǒng)控制電路130的輸出，從第1、第2顯示數(shù)據(jù)RAM310、320中選擇顯示數(shù)據(jù)，再輸出給PWM譯碼電路180。
本發(fā)明的第2實施形態(tài)也分別利用單獨的第1、第2總線110、120傳送靜畫和動畫。此外，用來向第1RAM310、第2RAM320寫入數(shù)據(jù)的列和頁地址也用靜畫和動畫分開的系統(tǒng)來指定。因此，可以在向第2RAM320寫入動畫數(shù)據(jù)的同時，向第1RAM310寫入靜畫數(shù)據(jù)，不必等到動畫數(shù)據(jù)的寫入結束后再寫入靜畫數(shù)據(jù)。
<實施形態(tài)3>
在第1、第2實施形態(tài)的內(nèi)置RAMX驅動器IC中，與過去不同，利用分開的傳輸線接收從MPU10供給來的動畫數(shù)據(jù)和靜畫數(shù)據(jù)，并分別由分開的系統(tǒng)進行寫入。但是，當動畫數(shù)據(jù)隨著動畫顯示區(qū)的擴大和色調(diào)數(shù)的增加等其應傳送的數(shù)據(jù)量增加時，其傳送容量會有一定的界限。此外，當考慮用來傳送各6比特的R、G、B信號、時鐘信號CLK、水平·垂直同步信號H·Vsync、共計21個信號的布線區(qū)域和端子個數(shù)增大的因素時，更難以與色調(diào)數(shù)的增加相適應，有時可靠性反而會降低。
因此，在第3實施形態(tài)的內(nèi)置RAMX驅動器IC中，通過經(jīng)高速串行傳輸線從MPU供給動畫數(shù)據(jù)，可以抑制應傳送的信號的布線區(qū)域和端子個數(shù)的增大，同時，可以使用分開的系統(tǒng)寫入靜畫數(shù)據(jù)和動畫數(shù)據(jù)。
這里，高速串行傳輸線是指把串行傳送數(shù)據(jù)作為差動信號進行傳送，并通過在接收側進行差動放大來進行高速數(shù)據(jù)傳送的傳輸線。作為這樣的高速串行傳輸線，已提案各種標準，例如，有已作為美國電子通信工業(yè)協(xié)會(TIA)/美國電子工業(yè)協(xié)會(EIA)-644、IEEE(電氣與電子工程師協(xié)會)1596.3標準化了的LVDS(低壓差動信號傳輸)標準、IEEE1394標準或USB(通用串行總線)標準等。
(LVDS標準的高速傳送)圖10是具有第3實施形態(tài)的X驅動器IC400的電子儀器的概略框圖。
再有，在圖10中，對于具有和圖1相同功能的電路使用和圖1相同的符號并省略其詳細說明。
圖10所示的電子儀器與圖1所示的電子儀器的不同點在于在MPU400和顯示單元410的X驅動器IC420之間連接有LVDS標準的高速串行傳輸線。在該高速串行傳輸線上把串行動畫數(shù)據(jù)作為差動信號傳送。
圖11A、圖11B原理性地示出顯示數(shù)據(jù)傳輸線接口部(圖11A)和LVDS標準的高速串行傳輸線的接口部(圖11B)。
即，在圖11A所示的技術中，利用由CMOS晶體管構成的輸出緩沖器450、452，在附加布線電容的信號傳輸線上驅動與傳送信號對應的電壓。在接收側，用由CMOS晶體管構成的輸入緩沖器454、456對信號傳輸線進行接收。這里，若設數(shù)據(jù)傳輸線和時鐘信號CLK的傳輸線的布線電容為C(F)，數(shù)據(jù)傳送速率為f(Hz)，輸出緩沖器的電源電壓為V(V)，則伴隨數(shù)據(jù)傳送的耗電電流Iop0可由下式表示。
Iop0＝fCV[A]…(1)因此，傳送速率越高耗電電流越多。但是，實際上，因布線電容C的原因，傳送速率不可能太高。
與此相對，如圖11B所示，從發(fā)送側通過差動輸出驅動器460、462輸出與傳送信號對應的差動信號。更具體一點說，從發(fā)送側的差動輸出驅動器向由雙絞線或印刷電路板等的平衡傳輸線形成的信號傳輸線流過恒定電流，利用接收側的差動輸入接收，對連接在差動信號傳輸線之間的終端電阻上發(fā)生的差動電壓進行放大。
這時，在發(fā)送側，對應與利用PLL電路468使時鐘信號CLK例如9倍頻的倍頻時鐘信號同步傳送的數(shù)據(jù)進行串行變換，并與時鐘信號同步傳送。在接收側，與利用PLL電路470使接收的時鐘信號CLK例如9倍頻的倍頻時鐘信號同步，對接收的串行數(shù)據(jù)進行并行變換。
這里，若設伴隨差動信號傳送的恒定電流為Iconst[A]，發(fā)送側和接收側的PLL電路468、470的耗電電流為Ip11[A]，則伴隨數(shù)據(jù)傳送的耗電電流Iop1可由下式(2)表示。
Iop1＝Iconst+Ip11…(2)圖12示出表示伴隨LVDS標準的數(shù)據(jù)傳送的耗電電流和伴隨CMOS驅動器進行的數(shù)據(jù)傳送的耗電電流的關系的曲線。
這里，示出使數(shù)據(jù)傳送速率變化時，使用由CMOS晶體管構成的驅動器進行數(shù)據(jù)傳送時的耗電電流480和按LVDS標準進行數(shù)據(jù)傳送時的耗電電流482。
即，如圖11A所示那樣，當由COM驅動器進行數(shù)據(jù)傳送時，根據(jù)(1)式，耗電電流與數(shù)據(jù)傳送速率成比例增加。
與此相對，在圖11B所示的LVDS標準數(shù)據(jù)傳送中，必需要有與數(shù)據(jù)傳送速率對應的恒定電流。但是，必要的恒定電流在數(shù)據(jù)傳送速率低和數(shù)據(jù)傳送速率高時大致相同。
因此，這意味著在按LVDS標準的數(shù)據(jù)傳送中，當傳送速率低時，比以往的數(shù)據(jù)傳送耗電電流多，另一方面，當傳送速率高時，可以以比以往低的耗電電流進行高速數(shù)據(jù)傳送。
因此，第3實施形態(tài)的特征是，當數(shù)據(jù)傳送速率低時，通過在不進行數(shù)據(jù)傳送的期間抑制恒定電流的耗電，與先有的數(shù)據(jù)傳送相比較，既可以實現(xiàn)高速數(shù)據(jù)傳送，又可以實現(xiàn)低功耗。更具體一點說，使發(fā)送側的差動輸出驅動和接收側的差動輸入接收的動作停止來消除恒定電流。
圖13示出對于這樣的第3實施形態(tài)中的電子儀器進行LVDS標準的高速串行傳送的MPU和顯示單元的接口部分的概要構成。
對與圖1、圖10或圖11A、圖11B相同的部分添加相同的符號并適當省略其說明。
該電子儀器的MPU400和顯示單元410經(jīng)LVDS標準的高速串行傳輸線連接。
MPU400與上述MPU10的不同點在于包括具有LVDS標準的高速串行傳送的發(fā)送接口功能的LVDS發(fā)送電路490和數(shù)據(jù)有效信號生成電路492。
顯示單元410與上述顯示單元20的不同點在于包括具有LVDS標準的高速串行傳送的接收接口功能的LVDS接收電路494。這里，顯示單元410的LCD驅動器496與圖10中的X驅動器IC420和Y驅動器IC26相當。
LVDS發(fā)送電路490至少包含差動輸出驅動器460、462、PLL電路468、并/串變換電路498。
并/串變換電路498對由具有應傳送的動畫數(shù)據(jù)的掃描變換功能的DSP16供給的R、G、B信號與經(jīng)PLL電路468倍頻后的倍頻時鐘信號同步進行串行變換，并供給差動輸出驅動器460。
數(shù)據(jù)有效信號生成電路492生成只當由DSP16生成的動畫數(shù)據(jù)有效時才有效的數(shù)據(jù)有效信號，并輸出給顯示單元410的LVDS接收電路494。
LVDS接收電路494至少包含差動輸入接收器464、466、PLL電路470和串并變換電路500。
串并變換電路500將由差動輸入接收器464接收的串行數(shù)據(jù)作為與經(jīng)PLL電路470倍頻后的倍頻時鐘信號同步進行了并行變換的R、G、B信號，供給LCD驅動器496(X驅動器IC20)。此外，當由數(shù)據(jù)有效信號生成電路492生成的數(shù)據(jù)有效信號無效時，至少停止差動輸入接收器464、466和PLL電路470的工作，可以消除流過這些電路的恒定電流。
此外，LVDS接收電路494與由數(shù)據(jù)有效信號生成電路492生成的數(shù)據(jù)有效信號同步，向X驅動器IC的數(shù)據(jù)RAM寫入R、G、B信號。這樣一來，可以不用設置用于水平·垂直同步信號H·Vsync的信號傳輸線，而準確無誤地顯示動畫數(shù)據(jù)。
這樣的數(shù)據(jù)有效信號生成電路492通過著眼于串行傳輸線的高速性能，只在必要時才在串行傳送時流過必要的恒定電流，可以兼顧高速傳送和低功耗。
圖14示出由這樣的數(shù)據(jù)有效信號生成電路492生成的數(shù)據(jù)有效信號的生成時序的一個例子。
這里，示出在顯示畫面的1幀周期T期間從MPU400傳送1個畫面的動畫數(shù)據(jù)的情況。
即，當用比1幀周期T短的時間傳送傳送1個畫面的動畫數(shù)據(jù)時，數(shù)據(jù)有效信號生成電路492與垂直同步信號Vsync的上升沿同步，激活數(shù)據(jù)有效信號。接著，生成只在相當于預先知道的1個畫面的動畫數(shù)據(jù)那么多的數(shù)據(jù)的期間才成為有效期間的脈沖。
這樣一來，雖然在t1期間伴隨高速串行傳送消耗恒定電流，但在(T-t1)期間可以抑制該恒定電流的消耗。
數(shù)據(jù)有效信號生成電路492生成的數(shù)據(jù)有效信號的生成時序不限于此，可以利用各種各樣的時序生成。
圖15示出由數(shù)據(jù)有效信號生成電路492生成的數(shù)據(jù)有效信號的生成時序的另一個例子。
這里，示出在顯示畫面的1幀周期T期間從MPU4001和一行一行地傳送1個畫面的動畫數(shù)據(jù)的情況。
即，把1幀周期T的時間分割成相當于1個畫面的行數(shù)那么多的時間段，當在每一個這樣的時間段傳送1個畫面的1行動畫數(shù)據(jù)時，數(shù)據(jù)有效信號生成電路492首先在1畫面的1行中，與水平同步信號Hsync的上升沿同步，激活數(shù)據(jù)有效信號。接著，生成只在相當于預先知道的1個畫面的1行動畫數(shù)據(jù)那么多的數(shù)據(jù)的期間才成為有效期間的脈沖。對第1行之后的數(shù)據(jù)有效信號也一樣，與每一行生成水平同步信號Hsync的上升沿同步，生成只在相當于預先知道的1個畫面的1行動畫數(shù)據(jù)那么多的數(shù)據(jù)的期間才成為有效期間的脈沖。
此外，也可以對每一行，與垂直同步信號Vsync的上升沿同步，生成只在相當于預先認識的每一行的1行動畫數(shù)據(jù)那么多的數(shù)據(jù)的期間才成為有效期間的脈沖狀的有效數(shù)據(jù)。
這樣一來，當按每一行傳送動畫數(shù)據(jù)時，把原來1幀周期T分割成行傳送期間T0、T1、、…TN，只在期間t0、t1、、…tN才伴隨高速傳送消耗恒定電流。因此，在各傳送期間，可以將期間(T0-t0)、(T1-t1)、…(TN-tN)內(nèi)的恒定電流的消耗抑制掉。
圖16是圖10所示的內(nèi)置RAM X驅動器IC420的方框圖。與圖4所示的內(nèi)置RAM X驅動器IC420的不同點在于設置LVDS接收電路494以代替輸入緩沖器104。
LVDS接收電路494如圖13說明的那樣，用差動輸入接收機對經(jīng)按LVDS標準高速串行傳輸線輸入的時鐘信號CLK和串行數(shù)據(jù)SD進行差動放大，并變換成并行動畫數(shù)據(jù)。此外，另外還包含動作停止控制電路，輸入數(shù)據(jù)有效信號DV，只當數(shù)據(jù)有效信號DV有效時，才使時鐘信號CLK和串行數(shù)據(jù)SD的差動輸入接受機動作。
這樣的LVDS接收電路494與第2總線120連接。
(IEEE1394標準的高速傳送)圖17示出對于第3實施形態(tài)中的電子儀器進行IEEE1394標準的高速串行傳送的MPU和顯示單元的接口部分的概要構成。
對與圖1、圖10、圖11A、圖11B或圖13相同的部分添加相同的符號并適當省略其說明。
該電子儀器的MPU550和顯示單元560經(jīng)IEEE1394標準的高速串行傳輸線連接。
MPU550與上述MPU400的不同點在于包括具有IEEE1394標準的高速串行傳送的發(fā)送接口功能的IEEE1394發(fā)送電路570。
顯示單元560與上述顯示單元410的不同點在于包括具有IEEE1394標準的高速串行傳送的接收接口功能的IEEE1394接收電路572。
IEEE1394發(fā)送電路570至少包含用來進行IEEE1394標準的高速串行傳送的并/串變換電路、編碼電路和差動輸出驅動器(未圖示)。
IEEE1394發(fā)送電路570的并/串變換電路對由具有應傳送的動畫數(shù)據(jù)的掃描變換功能的DSP16供給的R、G、B信號進行串行變換。編碼電路根據(jù)稱之為DS Link(數(shù)據(jù)/選通鏈接)方式的編碼方式，從串行R、G、B信號生成串行數(shù)據(jù)SD和選通信號STB。
在DS Link方式中，利用串行數(shù)據(jù)SD和選通信號STB的2對差動信號線進行高速串行傳送。IEEE1394發(fā)送電路570與發(fā)送時鐘同步生成串行數(shù)據(jù)SD和選通信號STB，并分別經(jīng)差動信號線傳送。
IEEE1394接收電路572至少包含差動輸入接收器、譯碼電路和串并變換電路。
IEEE1394接收電路572中的差動輸入接收器在每一對差動信號線上對串行數(shù)據(jù)SD和選通信號STB進行差動放大后再接收。譯碼電路根據(jù)由差動接收器接收的串行數(shù)據(jù)SD和選通信號STB生成串行動畫數(shù)據(jù)，同時，抽出時鐘信號。串并變換電路把已變換的串行動畫數(shù)據(jù)變換成并行數(shù)據(jù)，并作為R、G、B信號供給LCD驅動器496。
圖18示出在圖17中的MPU550和顯示單元560之間進行的DSLink方式的傳送時序的一個例子。
在DS Link方式中，對串行數(shù)據(jù)SD的已串行化的信號生成圖18所示的選通信號STB。即，當在串行數(shù)據(jù)SD之后是相同的數(shù)據(jù)時，使選通信號STB變化，當串行數(shù)據(jù)SD已變化時，不使選通信號STB變化。
此外，在IEEE1394接收電路572中，通過對串行數(shù)據(jù)SD和選通信號STB進行異或來得到時鐘信號CLK。該時鐘信號CLK和并行的R、G、B信號一起供給LCD驅動器496。此外，IEEE1394接收電路572與圖13所示的LVDS接收電路494一樣，只在由數(shù)據(jù)有效信號生成電路492生成的數(shù)據(jù)有效信號DV有效時才使差動輸入接收器工作，由此，來降低功耗。
這樣，按照IEEE1394標準在MPU和顯示單元之間高速串行傳送動畫數(shù)據(jù)，由此，和按LVDS標準進行動畫數(shù)據(jù)的傳送一樣，可以降低功耗，同時，可以不要PLL電路。因此，可以更加縮小電路規(guī)模，可以省去PLL電路的功耗。
(USB標準的高速傳送)圖19示出對于第3實施形態(tài)中的電子儀器進行USB標準的高速串行傳送的MPU和顯示單元的接口部分的概要構成。
這里，示出全速USB標準接口部，對與圖1、圖10、圖11A、圖11B或圖13相同的部分添加相同的符號并適當省略其說明。
該電子儀器的MPU600和顯示單元610經(jīng)UBS標準的高速串行傳輸線連接。
MPU600與上述MPU400的不同點在于包括具有USB標準的高速串行傳送的發(fā)送接口功能的USB發(fā)送電路620。
顯示單元610與上述顯示單元410的不同點在于包括具有USB標準的高速串行傳送的接收接口功能的USB接收電路622。
USB發(fā)送電路620至少包含用來進行USB標準的高速串行傳送的USB發(fā)送處理電路630和差動輸出驅動器632。差動輸出驅動器632的+側/-側經(jīng)下拉電阻R1接地。
USB發(fā)送處理電路630對由具有應傳送的動畫數(shù)據(jù)的掃描變換功能的DSP16供給的R、G、B信號進行串行變換，形成規(guī)定比特長度的USB數(shù)據(jù)包。
USB接收電路622至少包含差動輸入接收器634和用來對USB標準的高速串行傳送進行接收的USB接收處理電路636。差動輸入接收器634的一側經(jīng)上拉電阻R2使電平上拉。
USB標準的高速串行傳送除差動信號之外，還使用差動信號線的+側和-負側的邏輯電平都為L的所謂單端0的狀態(tài)，以規(guī)定比特長度的數(shù)據(jù)包為單位進行。單端0表示數(shù)據(jù)包結束。
接收處理電路的差動輸入接收器為了檢測出單端0的邏輯電平L，構成單端接收器。
USB接收處理電路636分解已接收的數(shù)據(jù)包數(shù)據(jù)，生成R、G、B信號的并行信號。各數(shù)據(jù)包數(shù)據(jù)例如從8比特的同步碼開始，在接收處理電路中，根據(jù)該同步碼生成時鐘信號LCK，并與此同步生成R、G、B信號。
這樣，按照USB標準在MPU和顯示單元之間高速串行傳送動畫數(shù)據(jù)，由此，和按LVDS標準進行動畫數(shù)據(jù)的傳送一樣，可以降低功耗，同時，可以不要PLL電路。因此，可以更加縮小電路規(guī)模，可以省去PLL電路的功耗。
再有，本發(fā)明不限于上述實施形態(tài)，在不脫離本發(fā)明要則的范圍內(nèi)，可以實施各種各樣的變形后的形態(tài)。
此外，用來進行上述實施形態(tài)中的高速串行傳送的差動輸出驅動器、差動輸入接收器的構成不限于COS、ECL等各種制造技術。
此外，本發(fā)明特別適用于LVDS標準、IEEE1394標準或USB標準的數(shù)據(jù)傳送，但并不局限于此。例如，本發(fā)明也可以適用于基于和這些高速串行數(shù)據(jù)傳送相同思想的標準或發(fā)展了這一思想的標準的數(shù)據(jù)傳送或轉送。
權利要求
1.一種內(nèi)置RAM驅動器，是根據(jù)靜畫數(shù)據(jù)和動畫數(shù)據(jù)驅動顯示部顯示的內(nèi)置RAM驅動器，其特征在于包括輸入上述靜畫數(shù)據(jù)或給定的命令的第1接口；將串行傳輸線傳送的串行的上述動畫數(shù)據(jù)作為差動信號輸入的第2接口；差動放大從上述第2接口輸入的上述差動信號并生成并行動畫數(shù)據(jù)的接收電路；存儲經(jīng)上述第1接口輸入的上述靜畫數(shù)據(jù)和由上述接收電路生成的上述動畫數(shù)據(jù)的RAM；根據(jù)給定的命令，對上述RAM控制分別經(jīng)第1或第2接口單獨輸入的上述靜畫數(shù)據(jù)或動畫數(shù)據(jù)的寫入或讀出的第1控制電路；獨立于上述第1控制電路，把存儲在上述RAM中的靜畫數(shù)據(jù)或動畫數(shù)據(jù)作為顯示數(shù)據(jù)，控制其讀出并驅動上述顯示部顯示的第2控制電路。
2.權利要求1記載的內(nèi)置RAM驅動器，其特征在于包含停止控制電路，在接收上述差動信號的同時，接收表示該差動信號是否有效的數(shù)據(jù)有效信號，根據(jù)上述數(shù)據(jù)有效信號至少停止一部分上述接收電路的工作。
3.權利要求2記載的內(nèi)置RAM驅動器，其特征在于作為使上述動畫數(shù)據(jù)向上述RAM的寫入同步的同步信號，使用上述數(shù)據(jù)有效信號。
4.權利要求2記載的內(nèi)置RAM驅動器，其特征在于作為使上述顯示部的1行動畫數(shù)據(jù)向上述RAM的寫入同步的同步信號，使用上述數(shù)據(jù)有效信號。
5.權利要求2記載的內(nèi)置RAM驅動器，其特征在于作為使上述顯示部的1個畫面的動畫數(shù)據(jù)向上述RAM的寫入同步的同步信號，使用上述數(shù)據(jù)有效信號。
6.權利要求1記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是LVDS標準的傳輸線。
7.權利要求2記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是LVDS標準的傳輸線。
8.權利要求3記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是LVDS標準的傳輸線。
9.權利要求4記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是LVDS標準的傳輸線。
10.權利要求5記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是LVDS標準的傳輸線。
11.權利要求1記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是USB標準的傳輸線。
12.權利要求2記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是USB標準的傳輸線。
13.權利要求3記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是USB標準的傳輸線。
14.權利要求4記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是USB標準的傳輸線。
15.權利要求5記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是USB標準的傳輸線。
16.權利要求1記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是IEEE1394標準的傳輸線。
17.權利要求2記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是IEEE1394標準的傳輸線。
18.權利要求3記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是IEEE1394標準的傳輸線。
19.權利要求4記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是IEEE1394標準的傳輸線。
20.權利要求5記載的內(nèi)置RAM驅動器，其特征在于上述串行傳輸線是IEEE1394標準的傳輸線。
21.一種顯示單元，其特征在于包括具有由多個第1電極和多個第2電極驅動的電光學元件的面板、驅動上述多個第1電極的權利要求1記載的內(nèi)置RAM驅動器和掃描驅動上述多個第2電極的掃描驅動器。
22.一種顯示單元，其特征在于包括具有由多個第1電極和多個第2電極驅動的電光學元件的面板、驅動上述多個第1電極的權利要求2記載的內(nèi)置RAM驅動器和掃描驅動上述多個第2電極的掃描驅動器。
23.一種顯示單元，其特征在于包括具有由多個第1電極和多個第2電極驅動的電光學元件的面板、驅動上述多個第1電極的權利要求3記載的內(nèi)置RAM驅動器和掃描驅動上述多個第2電極的掃描驅動器。
24.一種顯示單元，其特征在于包括具有由多個第1電極和多個第2電極驅動的電光學元件的面板、驅動上述多個第1電極的權利要求4記載的內(nèi)置RAM驅動器和掃描驅動上述多個第2電極的掃描驅動器。
25.一種顯示單元，其特征在于包括具有由多個第1電極和多個第2電極驅動的電光學元件的面板、驅動上述多個第1電極的權利要求5記載的內(nèi)置RAM驅動器和掃描驅動上述多個第2電極的掃描驅動器。
26.一種電子儀器，其特征在于具有權利要求21至25記載的顯示單元和向上述顯示單元供給上述命令、上述靜畫數(shù)據(jù)和上述動畫數(shù)據(jù)的MPU。
全文摘要
本發(fā)明的目的在于提供一種內(nèi)置RAM驅動器,可以以低的功耗在向RAM寫入動畫數(shù)據(jù)的同時寫入靜畫數(shù)據(jù)。內(nèi)置RAM驅動器IC(420)使用和靜畫數(shù)據(jù)不同的系統(tǒng),經(jīng)LVDS標準高速串行傳輸線,從MPU(400)接收動畫數(shù)據(jù)。LVDS接收電路根據(jù)從MPU(400)來的在高速串行傳輸線上的傳送數(shù)據(jù)有效時才有效的數(shù)據(jù)有效信號DV,使差動輸入接收器工作,從而抑制恒定電流的耗電。使用分開的系統(tǒng)接收的靜畫數(shù)據(jù)和動畫數(shù)據(jù)分別經(jīng)第1和第2總線(110)、(112)寫入RAM(160)。存儲在RAM中的靜畫數(shù)據(jù)和動畫數(shù)據(jù)由顯示地址控制電路(156)控制其作為顯示數(shù)據(jù)讀出。
文檔編號G06F3/147GK1345438SQ00805764
公開日2002年4月17日 申請日期2000年11月29日 優(yōu)先權日1999年11月29日
發(fā)明者田村剛 申請人:精工愛普生株式會社