一種零溫度系數的電流源的制作方法
【技術領域】
[0001]本實用新型涉及電流源，尤其涉及到零溫度系數的電流源。
【背景技術】
[0002]為了減少溫度對輸出電流的影響，設計了一種零溫度系數的電流源。
【發明內容】
[0003]本實用新型旨在提供一種零溫度系數的電流源。
[0004]—種零溫度系數的電流源，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第六PMOS管和第七PMOS管:
[0005]所述第一 PMOS管的柵極接所述第四PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第七PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第二 PMOS管的源極和所述第三PMOS管的柵極，源極接電源電壓VCC ;
[0006]所述第二 PMOS管的柵極接地，漏極接地，源極接所述第一 PMOS管的漏極和所述第三PMOS管的柵極；
[0007]所述第三PMOS管的柵極接所述第一 PMOS管的漏極和所述第二 PMOS管的源極，漏極接所述第四PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ;
[0008]所述第四PMOS管的柵極接所述第一 PMOS管的柵極和所述第于PMOS管的柵極和漏極和所述第七PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第三PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ;
[0009]所述第五PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和所述第七PMOS管的柵極和所述第二 NMOS管的漏極，源極接電源電壓VCC ;
[0010]所述第一 NMOS管的柵極和漏極接在一起再接所述第三PMOS管的漏極和所述第四PMOS管的漏極和所述第二 NMOS管的柵極，源極接地；
[0011]所述第二 NMOS管的柵極接所述第三PMOS管的漏極和所述第四PMOS管的漏極和所述第一 NMOS管的柵極和漏極，漏極接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第七PMOS管的柵極，源極接所述第三NMOS管的漏極；
[0012]所述第三NMOS管的柵極接電源電壓VCC，漏極接所述第二 NMOS管的源極，源極接所述第六PMOS管的源極；
[0013]所述第六PMOS管的柵極接地，漏極接地，源極接所述第三NMOS管的源極；
[0014]所述第七PMOS管的柵極接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第二 NMOS管的漏極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
[0015]所述第一 PMOS管、所述第二 PMOS管和所述第三PMOS管構成啟動電路部分，所述第二 PMOS管的柵極通過所述第二 PMOS管的柵極接地而導通，有啟動電流傳給由所述第一NMOS管、所述第二 NMOS管、所述第三NMOS管和所述第六PMOS管構成電流源的核心部分，啟動電流通過所述第一 NMOS管鏡像給所述第二 NMOS管進而使整個電流源開始工作，再通過所述第五PMOS管和所述第四PMOS管反饋電路傳給電流源的核心部分；啟動電路提供啟動電流后，電流源正常工作后，由于所述第一 PMOS管導通使得所述第三PMOS管的柵極拉高，所述第三PMOS管的漏極就不會有電流流出，使啟動電路部分關閉；所述第三NMOS管和所述第六PMOS管上的電流是所述第一 NMOS管的閾值電壓除以所述第三NMOS管和所述第六PMOS管形成的RDS電阻之和，由于所述第三NMOS管形成的RDS電阻呈正溫度系數，所述第六PMOS管形成的RDS電阻呈負溫度系數，通過調節這兩個電阻的溫度系數達到零溫度系數；所述第三NMOS管和所述第六PMOS管上的電流再通過所述第五PMOS管鏡像給所述第七PMOS管電流I OUT。
【附圖說明】
[0016]圖1為本實用新型的零溫度系數的電流源的電路圖。
【具體實施方式】
[0017]以下結合附圖對本【實用新型內容】進一步說明。
[0018]—種零溫度系數的電流源，如圖1所示，包括第一 PMOS管101、第二 PMOS管102、第三 PMOS 管 103、第四 PMOS 管 104、第五 PMOS 管 105、第一 NMOS 管 106、第二 NMOS 管 107、第三NMOS管108、第六PMOS管109和第七PMOS管110:
[0019]所述第一 PMOS管101的柵極接所述第四PMOS管104的柵極和所述第五PMOS管105的柵極和漏極和所述第七PMOS管110的柵極和所述第二 NMOS管107的漏極，漏極接所述第二 PMOS管102的源極和所述第三PMOS管103的柵極，源極接電源電壓VCC ;
[0020]所述第二 PMOS管102的柵極接地，漏極接地，源極接所述第一 PMOS管101的漏極和所述第三PMOS管103的柵極；
[0021]所述第三PMOS管103的柵極接所述第一 PMOS管101的漏極和所述第二 PMOS管102的源極，漏極接所述第四PMOS管104的漏極和所述第一 NMOS管106的柵極和漏極和所述第二 NMOS管107的柵極，源極接電源電壓VCC ;
[0022]所述第四PMOS管104的柵極接所述第一 PMOS管101的柵極和所述第五PMOS管105的柵極和漏極和所述第七PMOS管110的柵極和所述第二 NMOS管107的漏極，漏極接所述第三PMOS管103的漏極和所述第一 NMOS管106的柵極和漏極和所述第二 NMOS管107的柵極，源極接電源電壓VCC ；
[0023]所述第五PMOS管105的柵極和漏極接在一起再接所述第一 PMOS管101的柵極和所述第四PMOS管104的柵極和所述第七PMOS管110的柵極和所述第二 NMOS管107的漏極，源極接電源電壓VCC ；
[0024]所述第一 NMOS管106的柵極和漏極接在一起再接所述第三PMOS管103的漏極和所述第四PMOS管104的漏極和所述第二 NMOS管107的柵極，源極接地；
[0025]所述第二 NMOS管107的柵極接所述第三PMOS管103的漏極和所述第四PMOS管104的漏極和所述第一 NMOS管106的柵極和漏極，漏極接所述第一 PMOS管101的柵極和所述第四PMOS管104的柵極和所述第五PMOS管105的柵極和漏極和所述第七PMOS管110的柵極，源極接所述第三NMOS管108的漏極；
[0026]所述第三NMOS管108的柵極接電源電壓VCC，漏極接所述第二 NMOS管107的源極，源極接所述第六PMOS管109的源極；
[0027]所述第六PMOS管109的柵極接地，漏極接地，源極接所述第三NMOS管108的源極；
[0028]所述第七PMOS管110的柵極接所述第一 PMOS管101的柵極和所述第四PMOS管104的柵極和所述第五PMOS管105的柵極和漏極和所述第二 NMOS管107的漏極，漏極作為電流輸出端1UT，源極接電源電壓VCC。
[0029]所述第一 PMOS管101、所述第二 PMOS管102和所述第三PMOS管103構成啟動電路部分，所述第二 PMOS管103的柵極通過所述第二 PMOS管102的柵極接地而導通，有啟動電流傳給由所述第一 NMOS管106、所述第二 NMOS管107、所述第三NMOS管108和所述第六PMOS管109構成電流源的核心部分，啟動電流通過所述第一 NMOS管106鏡像給所述第二 NMOS管107進而使整個電流源開始工作，再通過所述第五PMOS管105和所述第四PMOS管104反饋電路傳給電流源的核心部分；啟動電路提供啟動電流后，電流源正常工作后，由于所述第一 PMOS管101導通使得所述第三PMOS管103的柵極拉高，所述第三PMOS管103的漏極就不會有電流流出，使啟動電路部分關閉；所述第三NMOS管108和所述第六PMOS管109上的電流是所述第一 NMOS管106的閾值電壓除以所述第三NMOS管108和所述第六PMOS管109形成的RDS電阻之和，由于所述第三NMOS管108形成的RDS電阻呈正溫度系數，所述第六PMOS管109形成的RDS電阻呈負溫度系數，通過調節這兩個電阻的溫度系數達到零溫度系數；所述第三NMOS管108和所述第六PMOS管109上的電流再通過所述第五PMOS管105鏡像給所述第七PMOS管111電流10UT。
【主權項】
1.一種零溫度系數的電流源，其特征在于:包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第六PMOS管和第七PMOS管； 所述第一 PMOS管的柵極接所述第四PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第七PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第二 PMOS管的源極和所述第三PMOS管的柵極，源極接電源電壓VCC ; 所述第二 PMOS管的柵極接地，漏極接地，源極接所述第一 PMOS管的漏極和所述第三PMOS管的柵極； 所述第三PMOS管的柵極接所述第一 PMOS管的漏極和所述第二 PMOS管的源極，漏極接所述第四PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ; 所述第四PMOS管的柵極接所述第一 PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第七PMOS管的柵極和所述第二 NMOS管的漏極，漏極接所述第三PMOS管的漏極和所述第一 NMOS管的柵極和漏極和所述第二 NMOS管的柵極，源極接電源電壓VCC ; 所述第五PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和所述第七PMOS管的柵極和所述第二 NMOS管的漏極，源極接電源電壓VCC ; 所述第一 NMOS管的柵極和漏極接在一起再接所述第三PMOS管的漏極和所述第四PMOS管的漏極和所述第二 NMOS管的柵極，源極接地；所述第二 NMOS管的柵極接所述第三PMOS管的漏極和所述第四PMOS管的漏極和所述第一 NMOS管的柵極和漏極，漏極接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第七PMOS管的柵極，源極接所述第三NMOS管的漏極；所述第三NMOS管的柵極接電源電壓VCC，漏極接所述第二 NMOS管的源極，源極接所述第六PMOS管的源極； 所述第六PMOS管的柵極接地，漏極接地，源極接所述第三NMOS管的源極； 所述第七PMOS管的柵極接所述第一 PMOS管的柵極和所述第四PMOS管的柵極和所述第五PMOS管的柵極和漏極和所述第二NMOS管的漏極，漏極作為電流輸出端10UT，源極接電源電壓VCC。
【專利摘要】本實用新型公開了一種零溫度系數的電流源。零溫度系數的電流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第六PMOS管和第七PMOS管。利用本實用新型提供的零溫度系數的電流源能夠輸出零溫度系數的電流。
【IPC分類】G05F1/56
【公開號】CN204808093
【申請號】CN201520513388
【發明人】徐中干
【申請人】杭州寬福科技有限公司
【公開日】2015年11月25日
【申請日】2015年7月13日