數字存儲示波器采集控制系統的制作方法
【技術領域】
[0001]本實用新型涉及的是數字存儲示波器采集技術領域，具體涉及數字存儲示波器采集控制系統。
【背景技術】
[0002]數字存儲示波器作為通用時域測量儀器，已被廣泛應用于各個領域，隨著新技術、新器件的發展，它正在向寬帶化、模塊化、多功能和網絡化的方向發展，除了模擬通道輸入帶寬不斷提升以外，數字存儲示波器顯示與控制系統的性能也變得越來越重要，它的優劣直接影響數字存儲示波器的整體性能。
[0003]無論是國內還是國外，設計帶寬更高的模擬通道，采樣速率更高的采集系統始終是整個示波器設計的主旋律，在整個行業對數據速率極限永無止境的挑戰過程中，示波器一直承擔著系統設計和錯誤排除等應用中最為重要的任務，模擬帶寬頻率更高，不斷滿足行業測試新標準，功能集成趨勢明顯，這是示波器未來的發展趨勢，隨著電子產業不斷引入新興技術和標準，示波器也正在不斷進化發展以應對層出不窮的新挑戰，針對當前市場上FPGA芯片可以被動配置和DSP高性能的特點，利用該技術設計出低成本，高性能的示波器采集控制系統還是很有必要的。
【實用新型內容】
[0004]針對現有技術上存在的不足，本實用新型目的是在于提供一種數字存儲示波器采集控制系統，結構簡單，設計合理，成本低，性能高，提高了系統的集成度，而且增加了設計的靈活性和可靠性。
[0005]為了實現上述目的，本實用新型是通過如下的技術方案來實現:數字存儲示波器采集控制系統，包括信號調理電路、采集控制電路、觸發控制電路、控制系統電路、時基控制電路、電源模塊電路和DSP，信號調理電路通過A/D模塊與采集控制電路連接，時基控制電路分別接采集控制電路、A/D模塊，控制系統電路與觸發控制電路連接，觸發控制電路接信號調理電路，采集控制電路、控制系統電路均與DSP連接，電源模塊電路分別與采集控制電路、控制系統電路、DSP連接；信號調理電路用于對輸入模擬信號進行放大或衰減，使信號在進入采集控制電路的時候，信號幅度能滿足采樣AD的模擬輸入范圍要求，采集控制電路用于數字示波器對信號采集過程的控制和采集信息的存儲顯示，同時負責采集數據與DSP之間的信息交流，觸發控制電路用于調節示波器觸發類型，完成波形特征的捕獲，控制系統電路用于接受并執行外部輸入的控制命令，時基控制電路用于示波器所需要的時鐘，電源模塊電路用于給系統內部芯片供電。
[0006]作為優選，所述的信號調理電路包括衰減電路、限幅穩壓電路、放大電路，衰減電路、限幅穩壓電路、放大電路依次連接，信號衰減幅度由FPGA通過功率驅動芯片ULN2803來控制，ULN2803控制繼電器的通斷，決定了電阻分壓網絡的衰減倍數，限幅穩壓電路由四個限幅穩壓二極管和電阻構成的過載保護電路組成，防止過載時器件的損壞，程控增益寬帶放大電路由增益變化范圍線性連續可調的可控增益放大器組成，通過FPGA結合8位D/A轉換芯片對兩片放大器引腳端的電壓進行控制。
[0007]作為優選，所述的觸發控制電路包括高速模擬比較器和D/A模塊，由DSP控制D/A產生預置比較信號，與用戶選定的觸發輸入信號進行比較，產生觸發信號送入FPGA內，形成觸發，配合觸發電路的不同功能，采集控制電路可對很多復雜的輸入信號進行觀察。
[0008]作為優選，所述的控制系統電路包括通道控制、觸發控制、時基調節和通信接口，通信接口由RS232S通信接口和USB通信接口構成，控制系統電路還包括DSP系統，在前端與高速的采集系統，觸發系統協調動作，接收采樣數據；后端通過串口與外部鍵盤實現人機通訊，通過內置USB控制器實現USB的遠程通訊，通過內置IXD控制器在屏幕上顯示波形和數據。
[0009]作為優選，所述的時基控制電路包括外部晶體振蕩器、鎖相環、AD采樣器和分頻電路，外部晶體振蕩器、鎖相環、AD采樣器、分頻電路依次連接。
[0010]本實用新型的有益效果:針對當前市場上FPGA芯片可以被動配置的特點，利用該技術設計出低成本、高性能的示波器采集控制系統，采用高速A/D+FPGA+DSP的總體結構，依據數字存儲示波器在不同的工作情況下各個功能模塊工作狀態的非并發性，對采集控制電路進行了分割和簡化，從而提高了系統的集成度，而且增加了設計的靈活性和可靠性。
【附圖說明】
[0011]下面結合附圖和【具體實施方式】來詳細說明本實用新型；
[0012]圖1為本實用新型的原理框圖；
[0013]圖2為本實用新型信號調理模塊的結構框圖；
[0014]圖3為本實用新型時鐘產生的結構框圖。
【具體實施方式】
[0015]為使本實用新型實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合【具體實施方式】，進一步闡述本實用新型。
[0016]參照圖1-3，本【具體實施方式】采用以下技術方案:數字存儲示波器采集控制系統，包括信號調理電路1、采集控制電路2、觸發控制電路3、控制系統電路4、時基控制電路5、電源模塊電路6和DSP7，信號調理電路I通過A/D模塊8與采集控制電路2連接，時基控制電路5分別接采集控制電路2、A/D模塊8，控制系統電路4與觸發控制電路3連接，觸發控制電路3接信號調理電路I，采集控制電路2、控制系統電路4均與DSP7連接，電源模塊電路6分別與采集控制電路2、控制系統電路4、DSP7連接，信號調理電路I用于對輸入模擬信號進行放大或衰減，使信號在進入采集控制電路的時候，信號幅度能滿足采樣AD的模擬輸入范圍要求；采集控制電路2用于數字示波器對信號采集過程的控制和采集信息的存儲顯示，同時負責采集數據與DSP7之間的信息交流；觸發控制電路3用于調節示波器觸發類型，完成波形特征的捕獲；控制系統電路4用于接受并執行外部輸入的控制命令；時基控制電路5用于示波器所需要的時鐘；電源模塊電路6用于給系統內部芯片供電。
[0017]值得注意的是，所述的信號調理電路I包括衰減電路1-1、限幅穩壓電路1-2、放大電路1-3，衰減電路1-1、限幅穩壓電路1-2、放大電路1-3依次連接，衰減電路1-1的信號衰減幅度由FPGA通過功率驅動芯片來控制，控制繼電器的通斷，決定了電阻分壓網絡的衰減倍數，限幅穩壓電路1-2由四個限幅穩壓二極管和電阻構成的過載保護電路組成，防止過載時器件的損壞；放大電路1-3由增益變化范圍線性連續可調的可控增益放大器組成，通過FPGA結合8位D/A轉換芯片對兩片可控增益放大器引腳端的電壓進行控制。
[0018]值得注意的是，所述的采集控制電路2數據采集控制電路，作為整個數字存儲示波器的核心，連接著外部輸入和前端信號調理電路，主要作用是AD對模擬輸入信號的量化，然后是FPGA做降速接收，數據同步，硬件抽點，存儲數據。
[0019]此外，所述的觸發控制電路3包括高速模擬比較器和D/A模塊。
[0020]本【具體實施方式】控制系統電路4包括通道控制、觸發控制、時基調節和通信接口，通道控制用于調節輸入信號的幅度與偏移；觸發控制用于產生用戶所選擇的觸發類型，它直接影響到波形顯示的穩定性；時基調節顯然是調節示波器時基檔位的，不同的時基檔位可以觀察不同頻率的輸入信號；通信接口由RS232S通信接口和USB通信接口構成。
[0021]本【具體實施方式】時基控制電路5包括外部晶體振蕩器、鎖相環、AD采樣器和分頻電路，外部晶體振蕩器、鎖相環、AD采樣器、分頻電路依次連接，由外部晶體振蕩器產生時鐘，該時鐘進入鎖相環以后，由鎖相環倍頻，再送給AD采樣器作為采樣時鐘，同時時鐘會經過分頻電路產生一系列的工作時鐘給FPGA中的各個子功能模塊使用。
[0022]本【具體實施方式】采用高速A/D+FPGA+DSP的總體結構，依據數字存儲示波器在不同的工作情況下各個功能模塊工作狀態的非并發性，對采集控制電路進行了分割和簡化，從而提高系統集成度，且增加靈活性和可靠性，具有廣闊的市場應用前景。
[0023]以上顯示和描述了本實用新型的基本原理和主要特征和本實用新型的優點。本行業的技術人員應該了解，本實用新型不受上述實施例的限制，上述實施例和說明書中描述的只是說明本實用新型的原理，在不脫離本實用新型精神和范圍的前提下，本實用新型還會有各種變化和改進，這些變化和改進都落入要求保護的本實用新型范圍內。本實用新型要求保護范圍由所附的權利要求書及其等效物界定。
【主權項】
1.數字存儲示波器采集控制系統，其特征在于，包括信號調理電路(I)、采集控制電路(2)、觸發控制電路(3)、控制系統電路(4)、時基控制電路(5)、電源模塊電路(6)和DSP (7)，信號調理電路⑴通過A/D模塊⑶與采集控制電路(2)連接，時基控制電路(5)分別接采集控制電路⑵、A/D模塊(8)，控制系統電路(4)與觸發控制電路(3)連接，觸發控制電路⑶接信號調理電路(I)，采集控制電路⑵、控制系統電路⑷均與DSP(7)連接，電源模塊電路(6)分別與采集控制電路(2)、控制系統電路(4)、DSP (7)連接。
2.根據權利要求1所述的數字存儲示波器采集控制系統，其特征在于，所述的信號調理電路(I)包括衰減電路(1-1)、限幅穩壓電路(1-2)、放大電路(1-3)，衰減電路(1-1)、限幅穩壓電路(1-2)、放大電路(1-3)依次連接。
3.根據權利要求1所述的數字存儲示波器采集控制系統，其特征在于，所述的觸發控制電路(3)包括高速模擬比較器和D/A模塊。
4.根據權利要求1所述的數字存儲示波器采集控制系統，其特征在于，所述的控制系統電路(4)包括通道控制、觸發控制、時基調節和通信接口，通信接口由RS232S通信接口和USB通信接口構成。
5.根據權利要求1所述的數字存儲示波器采集控制系統，其特征在于，所述的時基控制電路(5)包括外部晶體振蕩器、鎖相環、AD采樣器和分頻電路，外部晶體振蕩器、鎖相環、AD采樣器、分頻電路依次連接。
【專利摘要】本實用新型公開了一種數字存儲示波器采集控制系統，它涉及數字存儲示波器采集技術領域。它包括信號調理電路、采集控制電路、觸發控制電路、控制系統電路、時基控制電路、電源模塊電路和DSP，信號調理電路通過A/D模塊與采集控制電路連接，時基控制電路分別接采集控制電路、A/D模塊，控制系統電路與觸發控制電路連接，觸發控制電路接信號調理電路，采集控制電路、控制系統電路均與DSP連接，電源模塊電路分別與采集控制電路、控制系統電路、DSP連接。本實用新型成本低，性能高，提高了系統的集成度，而且增加了設計的靈活性和可靠性。
【IPC分類】G05B19-418
【公開號】CN204595578
【申請號】CN201520191151
【發明人】陳孟元, 周柱, 吳偉乾, 張曉昕, 黨天一, 許康樂
【申請人】安徽工程大學
【公開日】2015年8月26日
【申請日】2015年3月31日