電流驅動器電路的制作方法

電流驅動器電路的制作方法
【專利摘要】一種電流驅動器電路，包括：電流轉換單元(13)，所述電流轉換單元(13)包括輸入側晶體管(15)和多個輸出側晶體管(16)，在所述輸入側晶體管中輸入參考電流，所述多個輸出側晶體管輸出與參考電流相對應的輸出電流，并且所述電流轉換單元具有數模轉換功能和電流放大功能，所述數模轉換功能用于將數字控制信號轉換為模擬信號，所述電流放大功能用于根據與數字控制信號相對應的放大比例來放大參考電流；以及調整單元(50)，所述調整單元對即將輸入到輸出側晶體管的數字控制信號進行調整。當調整單元對數字控制信號進行調整時，電流轉換單元改變放大比例，以逐漸增大或減小輸出電流，并且將輸出電流的轉換速率控制在預先確定的范圍內。
【專利說明】
電流驅動器電路
技術領域
[0001]本公開內容涉及用于輸出電流的電流驅動器電路。
【背景技術】
[0002]通常來說，呈現了數字控制的電流驅動器電路，該數字控制的電流驅動器電路可以通過改變數字信號來改變輸出電流大小。例如，JP-3868836 B2示出了該電流驅動器電路。在JP-3868836 B2中公開了具有D/A轉換器和電流放大器的電路拓撲結構。由雙極晶體管或MOS晶體管來構建D/A轉換器。電流放大器對來自D/A轉換器輸出的電流進行放大。電流驅動器電路用于針對LED驅動、有機EL驅動或通信的電路。
[0003]當應用JP-3868836B2中的技術時，由于在D/A轉換器的輸出端之后的電流放大器是必須的，因此電路面積增大。此外，如果將JP-3868836 B2中示出的電路拓撲結構結合由MOS晶體管提供的電流放大器來應用時，則由于輸出電流變化的響應不能伴隨快速的輸入電流變化，因此輸出電流波形的轉換速率降級。

【發明內容】

[0004]本公開內容的目的是用于通過使用MOS晶體管來實現一種具有小面積的電流驅動器電路，以用于高轉換速率的輸出電流。
[0005]根據本公開內容的示例性方面，一種電流驅動器電路包括:電流轉換單元，所述電流轉換單元包括輸入側晶體管和多個輸出側晶體管，在所述輸入側晶體管中輸入預先確定的參考電流，所述多個輸出側晶體管輸出與流過所述輸入側晶體管的所述預先確定的參考電流相對應的輸出電流，并且所述電流轉換單元具有數模轉換功能和電流放大功能，所述數模轉換功能用于將輸入到所述電流轉換單元中的數字控制信號轉換為模擬信號，所述電流放大功能用于根據與所述數字控制信號相對應的放大比例來放大所述參考電流，所述數模轉換功能和所述電流放大功能集成到所述電流轉換單元中；以及調整單元，所述調整單元對即將輸入到所述多個輸出側晶體管中的所述數字控制信號進行調整。當所述調整單元對所述數字控制信號進行調整時，所述電流轉換單元改變所述放大比例，以逐漸增大或減小來自所述多個輸出側晶體管的所述輸出電流，并且將所述輸出電流的轉換速率控制在預先確定的范圍內。
[0006]在上面的電流驅動器電路中，由于輸入電流的波形是恒定的，因此即使在電流驅動器電路中使用MOS晶體管，輸出電流也具有高轉換速率的電流波形。
【附圖說明】
[0007]根據下面參照附圖所給出的【具體實施方式】，本公開內容的上述目標和其它目標、特征以及優勢將變得更加顯而易見。在附圖中:
[0008]圖1是示出了根據第一實施例的電流驅動器電路的電路圖；
[0009]圖2A是示出了主從系統的框圖，并且圖2B是示出了發射機的內部結構的框圖；
[0010]圖3是示出了通信標準中所定義的轉換表的圖；
[0011]圖4是示出了通信標準中所定義的目標輸出電流波形的圖；
[0012]圖5是示出了延遲單元和一個輸出側晶體管的電路圖；
[0013]圖6是示出了在延遲單元之前和延遲單元之后的控制信號波形的圖；
[0014]圖7A是示出了目標輸出電流波形的圖，并且圖7B是示出了實際輸出電流波形的圖；
[0015]圖8是不出了二進制碼和格雷碼的圖；
[0016]圖9A和圖9B是說明了毛刺(glitch)的減少效果的圖；
[0017]圖10是示出了根據第二實施例的延遲單元和一個輸出側晶體管的電路圖；
[0018]圖1IA到圖1ID是示出了具有延遲的和未延遲的輸出電流波形的圖；以及
[0019]圖12A到圖12C是示出了目標輸出電流波形和實際輸出電流波形的圖。
【具體實施方式】
[0020]當在用于基于諸如DSI3(S卩，分布式系統接口3)之類的用于車輛的通信標準來執行多級通信的數字傳輸設備中使用電流驅動器電路時，將參照附圖來說明根據實施例的電流驅動器電路。在每個實施例中，具有相同或相似功能的特征用相同或相似的附圖標記來標不O
[0021](第一實施例)
[0022]如圖2A中所示出的，用于車輛的主從系統I包括作為主設備的ECU(即，電子控制單元)2以及作為從設備的傳感器設備3。在ECU 2與傳感器設備3之間執行通信。傳感器設備3包括控制電路4、作為電流驅動器電路的發射機5、接收機6以及存儲器7ACU 2具有與傳感器設備3類似的構造。具體而言，ECU 2包括控制電路、發射機、接收機、存儲器等。
[0023]E⑶2通過傳輸線8連接到傳感器設備3ACU 2通過改變傳輸線8的電壓電平來向傳感器設備3發送命令。當傳感器設備3對從ECU 2發送的命令進行響應時，傳感器設備3改變在傳輸線8中流動的電流電平，從而傳感器設備3對ECU 2進行響應。例如，當考慮DSI3標準時，來自ECU2的傳輸命令中所指示的電壓電平是二進制電平，例如Vhigh(V高)和Vlow(V低)。傳感器設備3的響應數據中所指示的電流電平是三進制電平，S卩，Iq、Iresp和2xlresp。這里，Iq是0mA，Iresp是 12mA ± I.511^，并且2叉1代8卩是2411^±3111八。
[0024]將說明傳感器設備3的構造。控制電路4例如包括控制邏輯單元和CPU。傳感器設備3將圖3中所示出的轉換表11儲存在存儲器7中。控制電路4基于轉換表來將具有每四比特作為一個單元的二進制數據(其作為用于來自傳感器設備3的對ECU 2進行響應的二進制指令響應數據)轉換為用于三個芯片的三進制符號。隨后，控制電路4將三進制符號輸出到發射機5。例如，當二進制數據是“1100”時，作為通信控制電路的傳感器設備3的控制電路4將以二進制數據表示的指令值轉換為以用于三個芯片的三進制符號表示的值“120”，并且將三進制符號輸出到發射機5。
[0025]如在指示了發射機5的構造的圖2B中所示出的，發射機5包括控制器9和電流驅動電路10。用于操作的時鐘信號(未示出)輸入到控制器9中。當從控制電路4輸入用于三個芯片的三進制符號的指令值時，在每個芯片處對三個芯片中的三進制符號進行轉換。控制器9依次生成控制信號，該控制信號逐漸改變為與用于每個芯片的三進制符號相對應的最終值數據。隨后，控制器9通過總線(S卩，通過總線輸出方式)來將控制信號輸出到電流驅動電路
10。以此方式，控制器9起到了發射機控制電路的作用。從控制器9輸出的控制信號的漸變級數是初步確定的，以使得輸出波形接近理想的電流輸出波形，如圖4中所示出的。這里，我們示出了漸變級數是九并且控制信號是八比特的示例。當指令值的三進制符號是“O”時，控制器9生成控制信號中的八比特數據“00000000”作為最終值，當指令值的三進制符號是“I”時，生成控制信號中的八比特數據“00001111”作為最終值，并且當指令值的三進制符號是“2”時，生成控制信號中的八比特數據“11111111”作為最終值。因此，控制器9從先前的最終值到當前的最終值來依次生成控制信號，并且隨后將控制信號輸出到電流驅動電路10。后文將說明具體的示例。
[0026]電流驅動電路10將控制信號轉換為電流信號，并且將電流信號輸出到傳輸線8。圖4示出了在DSI3標準下當用于三個芯片的三進制符號是“120”時的理想電流輸出波形的示例。當傳感器設備3將電流信號輸出到ECU 2時，當三進制符號是“O”時輸出Iq(等于0mA)，當三進制符號是“I”時輸出Iresp(等于12mA± 1.5mA)，并且當三進制符號是“2”時輸出2xIreSp(等于24mA±3mA)。在此情況下，沒有定義從“O”到“I”的電流過渡時間以及從“I”到“2”的電流過渡時間。但是，作為建立時間的、從“2”到“O” (即，從90 %到1 % )的電流過渡時間被定義為在0.33微秒與1.00微秒之間的范圍內。
[0027]如圖1中所示出的，電流驅動電路10包括參考電流源12、具有D/A轉換功能和電流放大功能的電流轉換單元13、以及延遲單元14。電流驅動電路10例如根據從控制器9輸入的控制信號來從輸出端子0UT+、0UT-輸出信號電流。控制器9和延遲單元14提供調整單元50。
[0028]電流轉換單元13包括輸入側晶體管15、多個輸出側晶體管16、以及多個輸出側開關17。輸入側晶體管15與參考電流源12串聯連接。多個輸出側晶體管16例如包括八個晶體管16a-16h，該八個晶體管16a-16h用于參照作為基準的流過輸入側晶體管15的標準電流來輸出電流。作為開關電路的開關17例如包括八個開關17a-17h，其中每個開關分別與相對應的輸出側晶體管16a-16h串聯連接。這里，如果必要的話，輸出側晶體管16a-16h中的部分或全部輸出側晶體管通常被定義為輸出側晶體管16。如果必要的話，開關17a-17h中的部分或全部開關通常被定義為開關17。
[0029]由N溝道MOSFET來提供輸入側晶體管15。由一個N溝道MOSFET或彼此并聯連接的多個N溝道MOSFET來提供每個輸出側晶體管16。例如由N溝道MOSFET來提供每個開關17。開關17連接在M0SFET(其提供輸出側晶體管16)的源極與地之間。控制器9的控制信號通過延遲單元14輸入到控制端中，從而開關17可在閉合狀態與斷開狀態之間切換。這里，開關17連接到用于提供輸出側晶體管16的MOSFET的源極。或者，開關17可以連接到用于提供輸出側晶體管16的MOSFET的柵極或漏極。
[0030]例如，當開關17被布置在用于提供輸出側晶體管16的MOSFET的柵極處時，晶體管16的柵極節點電壓是容易可變的，從而根據柵極節點電壓的輸出電流也是容易可變的。因此，在此情況下，可以布置用于對輸出電流的變化的影響進行限制的電路。
[0031]此外，例如，當開關17被布置在用于提供輸出側晶體管16的MOSFET的漏極處時，即使開關17斷開，輸出側晶體管16中也繼續形成溝道。因此，當開關改變為閉合狀態時，晶體管16—開始工作在線性區并且不久之后，晶體管16改變工作區至飽和區。在這種改變期間，電流變化可以是大的。因此，可以布置用于對電流變化的影響進行限制的電路。
[0032]另一方面，在開關17連接到輸出側晶體管16的源極的情況下，當開關17斷開時，用于提供輸出側晶體管16的MOSFET中柵極與源極之間的電壓(Vgs)變為零。隨后，當開關17閉合時，流過輸出側晶體管16的電流逐漸增大。因此，在開關17被布置在用于提供輸出側晶體管16的MOSFET的柵極或漏極處的情況下，不需要消除影響，從而簡化了電路拓撲結構。在開關17中，控制信號從控制器9通過延遲單元14輸入到作為柵極端的控制端。
[0033]輸入側晶體管15和輸出側晶體管16具有相同的柵極寬度和相同的柵極長度。這里，連接到參考電流源12的輸入側晶體管15的數量和連接到一個開關17的輸出側晶體管16的數量根據電流放大比例被確定為是某個整數比。
[0034]控制器9與時鐘信號同步地將控制信號(S卩，數字控制信號)輸出到開關17。當控制信號通過延遲單元14輸出到開關17中時，開關17閉合和斷開。根據控制信號閉合和斷開的開關17的數量被定義為NI。連接到開關17的輸出側晶體管16的數量被定義為N2。連接到參考電流源12的輸入側晶體管15的數量被定義為N3。輸出電流根據NI至N3之間的比率而改變。每一個MOSFET的電流被定義為I，并且電流的變化被定義為△ I。滿足以下等式N0.1。
[0035]Δ I = IXN1XN2/N3...(I)
[0036]這里，為了增大或減小電流轉換單元13的電流放大比例，由彼此并聯連接的、具有相同柵極寬度的多個晶體管116a-116e來提供每個輸出側晶體管16。例如，如圖5中所示出的，五個晶體管116a-116e提供一個輸出側晶體管16。因此，電流轉換單元13具有用于將數字控制信號轉換為模擬信號的D/A轉換功能以及用于將參考電流源12的標準電流進行放大的電流放大功能。
[0037]當電流轉換單元13集成有D/A轉換功能和電流放大功能兩者時，與高速電流變化相關聯的諧波分量可能與輸出電流波形重疊。因此，在本實施例中，布置了延遲單元14。根據開關17閉合和斷開時的電流變化來生成諧波分量。諧波分量與電流變化的平方(S卩，(dl/dt)2)成比例。因此，當電流變化減小時，作為EMI(即，電磁干擾)的原因的諧波分量也減小。電流變化(即，dl/dt)根據用于使開關17閉合和斷開的控制信號的過渡時間而改變。因此，當控制信號的過渡時間延長時，諧波分量減小。
[0038]圖5示出了作為延遲單元14的模擬延遲電路114的示例。圖6示出了延遲輸出波形的示例。由彼此并聯連接的多個晶體管116a-116e來提供圖5中所示出的一個輸出側晶體管
16。開關17中的一個開關連接在每個晶體管116a-116e的源極與地之間。用于提供開關17的N溝道MOSFET的柵極連接到作為延遲單元14的模擬延遲電路114。圖5中所示出的模擬延遲電路114包括RC延遲電路，該RC延遲電路包括彼此串聯連接的電阻器18和電容器19。如圖6中所示出的，模擬延遲電路114根據預先確定的時間常數來將矩形脈沖信號(具有矩形電壓)平滑地改變至以指數方式延遲的信號，并且隨后將經延遲的信號輸出到開關17的控制端(S卩，MOSFET的柵極)。雖然沒有示出，但是在每個開關17中布置了模擬延遲電路114。在此情況下，模擬延遲電路114的每個時間常數可以是相同的或可以彼此不同。這里，時間常數是RC延遲電路的電路常數。
[0039]將說明上述特征的功能和效果。如上所述，當傳感器設備3將響應數據輸出到ECU2時，控制電路4將由四比特的單元所定義的二進制數據轉換為用于三個芯片的三進制符號，并且將三進制符號輸出到發射機5的控制器9。這里，將示出用于輸出與用于三個芯片的三進制符號“120”相對應的電流的示例。
[0040]當控制器9以總線輸出方式將控制信號輸出到電流驅動電路10時，控制器9將用于三個芯片的三進制符號“120”轉換為用于每個芯片的“I”、“2”和“O”。隨后，控制器9生成最終控制信號，其具有作為八比特數據的最終值“00001111”、“11111111”和“00000000”，分別與“I”、“2”和“O”相對應。隨后，控制器9通過延遲單元14將最終控制信號輸出到開關17。
[0041]當控制器9將具有最終值“00001111”(其與三進制符號“I”相對應)的最終控制信號輸出到開關17時，控制器9使用格雷碼將三進制符號從“00000001”、“00000011”、“00000111”轉換為“00001111”，從而控制器9生成最終控制信號“00001111”作為最終值，并且按照該順序將這些控制信號輸出到開關17的控制端。與控制信號中的值“I”相對應的開關17閉合。因此，作為對象的開關17依次閉合，從而輸出側晶體管16的合成的導通狀態電阻逐漸減小，并且輸出側晶體管16的輸出電流逐漸增大。在此情況下，生成了適合于通信標準的信號電流波形。
[0042]此外，在上面的情況下，延遲單元14延遲并調整控制信號，并且隨后將控制信號輸出到開關17中的控制端(即，MOSFET的柵極)。因此，如圖7B中所示出的，對輸出電流的波形進行了整形。當開關17逐漸切換到閉合狀態通電時，使得輸出電流非常平滑地增大，這被示出為圖7B中從tl到t2的過渡。
[0043]在控制器9將作為最終值的控制信號“00001111”輸出到開關17，并且例如已經經過了預先確定的時間(其與延遲單元14的模擬延遲電路114的時間常數相對應)之后，流過傳輸線8的輸出電流變得基本上恒定。控制器9將輸出電流控制為是恒定的，直到經過了預先確定的時間為止，這被示出為圖7B中從11到t2的過渡。
[0044]此后，當控制器9將作為最終值的控制信號“11111111”(其與三進制符號“2”相對應)輸出到開關17時，使用格雷碼，從而控制信號從“00001111”通過“0001 1111”、“00111111”、以及“01111111”，改變至“11111111”。控制信號“11111111”是最終值。隨后，控制器9將控制信號輸出到開關17的控制端。這些開關依次閉合。因此，開關17的組合的閉合狀態電阻和輸出側晶體管16的組合的導通狀態電阻逐漸減小，并且輸出電流逐漸增大。
[0045]此外，在上面的情況下，由于延遲單元14延遲并調整控制信號，并且隨后將控制信號輸出到開關17中的控制端(即，MOSFET的柵極)，因此輸出電流很大程度地逐漸增大，這被示出為圖7B中從t2到t3的過渡。
[0046]在控制器9將作為最終值的控制信號“11111111”輸出到開關17，并且例如已經經過了預先確定的時間(其與延遲單元14的模擬延遲電路114的時間常數相對應)之后，流過傳輸線8的輸出電流變得基本上恒定。控制器9將輸出電流控制為是恒定的，直到經過了預先確定的時間為止，這被示出為圖7B中從t3到t4的過渡。
[0047]此后，當控制器9將作為最終值的控制信號“00000000”(其與三進制符號“O”相對應)輸出到開關I 7時，使用格雷碼，從而控制信號從“11111111”通過“01111111”、“00111111”、“00011111”、“00001111”、“00000111”、“00000011”、以及 “00000001” 改變至“00000000”。控制信號“00000000”是最終值。隨后，控制器9將控制信號輸出到開關17的控制端。這些開關17依次斷開。因此，開關17的組合的閉合狀態電阻和輸出側晶體管16的組合的導通狀態電阻逐漸增大，并且輸出電流逐漸減小。
[0048]此外，在上面的情況下，由于延遲單元14延遲并調整控制信號，并且隨后將控制信號輸出到開關17中的控制端(即，MOSFET的柵極)，因此輸出電流很大程度地逐漸減小，這被示出為圖7B中從t4到t5的過渡。因此，限制了高頻分量。
[0049]基于由控制器9輸出的控制信號的漸變級數來初步確定模擬延遲單元114的延遲狀態。
[0050]圖8示出了碼的示例，并且指示了二進制碼與格雷碼之間的關系。假設二進制碼用于從初始值至最終值的控制信號，碼的示例被說明為如下。例如，與十進制數字系統的“7”和“8”相對應的二進制碼是“0111”和“1000”。如果二進制碼直接用作控制信號，則多個開關17同時閉合和斷開。因此，從硬件構造的角度，開關17的過渡時間可以是不同的并且是各式各樣的，和/或控制信號的延遲時間可以是變化的，從而多個開關17的開關時序可以偏移。在此情況下，如圖9A中所示出的，可能生成毛刺G。這里，當二進制碼用于控制信號時，輸入側晶體管15和輸出側晶體管16被布置為具有1:2:4:8:…的鏡像電流比，以獲得相應的輸出電流。因此，準備了具有不同柵極寬度的晶體管。
[0051 ]另一方面，在本實施例中，通過格雷碼來準備控制器9的控制信號。在此情況下，例如，十進制數字系統的“7”和“8”的格雷碼是“01111111”和“11111111”。當格雷碼用于控制信號時，多個開關17不會同時閉合和斷開。因此，如圖9B中所示出的，不會生成毛刺G。因此，輸出電流的波形滿足標準。當輸出電流減小時，滿足類似的條件。此外，當使用格雷碼時，輸入側晶體管15和輸出側晶體管16中的全部晶體管被布置為具有1:1:1:1:…的鏡像電流比，以獲得相應的輸出電流。因此，很容易設計電路結構。
[0052]例如，JP-3868836B2中所描述的電流驅動器電路以D/A轉換方式來轉換小信號，并且隨后使用電流放大器電路來放大該小信號，從而獲得大的電流。因此，根據小信號電流的變化來花費許多時間用于對輸入和輸出MOS晶體管(其提供電流放大器電路)中的柵極電容進行充電以及從柵極電容放電是必要的。因此，即使JP-3868836B2中所描述的電路應用于根據本實施例的數字傳輸電路，要生成具有高轉換速率的傳輸信號也是困難的。
[0053]另一方面，在本實施例中，布置了具有電流放大功能和D/A轉換功能兩者的電流轉換單元13，并且在控制器9與電流轉換單元13之間布置了延遲單元14。因此，輸出電流隨著預先確定的范圍內的所要求的轉換速率而改變。此外，由于電流轉換單元13具有電流放大功能和D/A轉換功能兩者(它們集成到單元13中)，因此減小了單元13的電路面積。甚至當電流放大功能和D/A轉換功能集成到單元13中時，通過布置延遲單元14而逐漸減小輸出電流的變化，并且減小了高頻噪聲(即，EMI)。
[0054]此外，在本實施例中，電流轉換單元13用于參照作為基準的恒定標準電流來放大電流。此外，控制器9將格雷碼用于控制信號。因此，根據三進制符號的變化(例如，從“2”變換到“O”)的輸出電流的轉換速率被設置在預先確定的范圍內，從而滿足通信標準。因此，ECU 2與傳感器設備3之間的通信穩定地執行。在本實施例中，在未使用電阻器的情況下準備電流轉換單元13。
[0055]由于控制信號被延遲和調整，因此延遲單元14減小了高頻噪聲，以便減小多個輸出側晶體管16中的輸出電流的高頻分量。
[0056]由于控制信號被延遲和調整，因此延遲單元14減小了高頻噪聲，以便逐漸增大和減小多個輸出側晶體管16的組合的導通狀態電阻。
[0057]開關17與輸出側晶體管16串聯連接，并且根據輸入控制信號而在來自輸出側晶體管16的輸出電流的通電狀態與斷電狀態之間進行切換。由模擬延遲電路114來提供延遲單元14，以便當開關17對來自輸出側晶體管16的輸出電流的通電狀態和斷電狀態進行切換時，對矩形脈沖信號進行延遲作為即將輸出到開關17中的控制信號。因此，輸出電流很大程度地逐漸改變。
[0058]由于開關17連接到提供輸出側晶體管16的MOSFET的源極側，因此與開關17連接到柵極或漏極的情況相比，并不是必須要布置用于對影響進行限制的電路。
[0059](第二實施例)
[0060]將參照圖10到圖12來說明第二實施例。在第二實施例中，延遲單元14包括數字延遲電路214而不是模擬延遲電路114。
[0061]根據本實施例的延遲單元14包括如圖10中所示出的數字延遲電路214。通過將多個晶體管單元連接為彼此并聯連接的晶體管116a至116e來準備輸出側晶體管16中的一個輸出側晶體管(例如，圖1O中所示出的晶體管16a)。由N溝道MOSFET來提供每個晶體管單元116a_116e。多個晶體管單元116a_116e的源極分別連接到作為開關17的開關單元117a-117e (其對應于開關電路)。由N溝道MOSFET來提供每個開關單元117a_l 17e。
[0062]每個開關單元117a_117e的控制端(S卩，柵極)連接到作為延遲單元14的數字延遲電路214。數字延遲電路214包括多個延遲元件214a-214e(例如，前向緩沖器)，這些延遲元件以級聯連接方式彼此連接。或者，可以通過組裝反向緩沖器來準備每個延遲元件214a-214e。延遲元件214a_214e分別連接到開關單元117a_117e的多個柵極，以便依次延遲控制信號并將控制信號輸入到柵極中。延遲元件214a-214e可以具有相同的結構或不同的結構。每個延遲元件214a-214e的延遲時間可以是相同的或彼此不同。圖1lA到圖1ID示出了當使用數字延遲電路214時的延遲輸出波形的示例。例如，輸出電流步進式地增大或減小。
[0063]類似于第一實施例，當控制器9以總線輸出方式將控制信號輸出到電流驅動電路10時，用于三個芯片的三進制符號“120”被劃分成三個值“I”、“2”和“O”。依次生成與這三個指令值相對應的八比特數據“00001111”、“11111111”和“00000000”作為控制信號的最終值。八比特數據的控制信號通過數字延遲電路214輸出到開關17。
[0064]當控制器9輸出具有最終值“00001111”(與三進制符號“I”相對應)的控制信號時，格雷碼用于控制信號，使得從“00000001”通過“00000011”和“00000111”到“00001111”來生成控制信號。信號“00001111”是最終值。控制信號按照該順序輸入到開關17的控制端中。與控制信號“I”相對應的開關17a-17e閉合。因此，如圖12B中所示出的，作為對象的開關17a至17 e依次接通，從而輸出電流逐漸增大。
[0065]數字延遲電路214以比特延遲方式來延遲格雷碼中的每一個比特，并且隨后依次輸入到開關單元117a-117e中的控制端(S卩，MOSFET的柵極)中。數字延遲電路214的延遲狀態基于從控制器9輸出的控制信號的漸變級數來初步確定，以便輸出理想的電流輸出波形(如圖4中所示出的)。因此，如圖12C中的實線所示出的，輸出電流非常平滑地增大。類似地，輸出電流非常平滑地減小。本實施例提供與第一實施例相同或相似的效果。
[0066](其它實施例)
[0067]放大可以等于或大于一倍。或者，放大可以小于一倍。電流驅動器電路基于DSI3標準而安裝在發射機上。或者，電流驅動器電路可以基于其它標準而安裝在發射機上。此外，電流驅動器電路用于通信。或者，電流驅動器電路可以用于其它目的。
[0068]由具有電阻器18和電容器19的RC延遲電路來提供模擬延遲電路114。作為連接到每個開關17a_17e的RC延遲電路的電路常數的時間常數可以是相同的或彼此不同。或者，延遲電路可以是由恒定電流源和電容器提供的恒定電流延遲電路。
[0069]由控制器9和電流驅動電路10來提供電流驅動器電路。或者，具有延遲單元14(控制信號輸入到其中)而沒有控制器9的電流驅動電路10可以是電流驅動器電路。
[0070]雖然已經參照本公開內容的實施例來對本公開內容進行了描述，但是要理解的是，本公開內容不限于這些實施例和構造。本公開內容旨在涵蓋各種修改和等效布置。此夕卜，雖然有各種組合和配置，但包括更多、更少或僅有單個元件的其它組合和配置也在本公開內容的精神和范圍內。
【主權項】
1.一種電流驅動器電路，包括: 電流轉換單元(13)，所述電流轉換單元包括輸入側晶體管(15)和多個輸出側晶體管(16)，在所述輸入側晶體管中輸入預先確定的參考電流，所述多個輸出側晶體管輸出與流過所述輸入側晶體管的所述預先確定的參考電流相對應的輸出電流，并且所述電流轉換單元具有數模轉換功能和電流放大功能，所述數模轉換功能用于將輸入到所述電流轉換單元中的數字控制信號轉換為模擬信號，并且所述電流放大功能用于根據與所述數字控制信號相對應的放大比例來放大所述參考電流;所述數模轉換功能和所述電流放大功能集成到所述電流轉換單元中；以及 調整單元(50)，所述調整單元對即將輸入到所述多個輸出側晶體管中的所述數字控制?目號進行調整，其中: 當所述調整單元對所述數字控制信號進行調整時，所述電流轉換單元改變所述放大比例，以逐漸增加或減小來自所述多個輸出側晶體管的所述輸出電流，并且將所述輸出電流的轉換速率控制在預先確定的范圍內。2.根據權利要求1所述的電流驅動器電路，其中: 所述調整單元對所述數字控制信號進行調整，以減小來自所述多個輸出側晶體管的所述輸出電流中的高頻分量。3.根據權利要求1所述的電流驅動器電路，其中: 所述調整單元對所述數字控制信號進行調整，以逐漸增大或減小所述多個輸出側晶體管的組合的導通狀態電阻。4.根據權利要求1所述的電流驅動器電路，還包括: 開關電路(17)，所述開關電路與所述多個輸出側晶體管串聯連接，并且根據從所述調整單元輸入的所述數字控制信號，在來自所述多個輸出側晶體管的所述輸出電流的通電狀態與斷電狀態之間進行切換，其中: 所述調整單元包括控制器(9)，所述控制器使用格雷碼來生成所述數字控制信號，并且當所述開關電路在來自所述多個輸出側晶體管的所述輸出電流的所述通電狀態與所述斷電狀態之間進行切換時，所述控制器將所述數字控制信號輸入到所述開關電路中。5.根據權利要求1所述的電流驅動器電路，還包括: 開關電路(17)，所述開關電路與所述多個輸出側晶體管串聯連接，并且根據從所述調整單元輸入的所述數字控制信號，在來自所述多個輸出側晶體管的所述輸出電流的通電狀態與斷電狀態之間進行切換，其中: 所述調整單元還包括模擬延遲電路(114)，其中當所述開關電路在來自所述多個輸出側晶體管的所述輸出電流的所述通電狀態與所述斷電狀態之間進行切換時，所述模擬延遲電路對矩形脈沖信號進行延遲作為所述數字控制信號。6.根據權利要求1所述的電流驅動器電路，還包括: 開關電路(117a_117e)，其中: 所述多個輸出側晶體管中的一個輸出側晶體管包括多個晶體管單兀(116a-116e)，所述多個晶體管單元彼此并聯連接； 所述開關電路根據從所述調整單元輸入的所述數字控制信號，在來自所述多個晶體管單元的輸出電流的通電狀態與斷電狀態之間進行切換；以及 所述調整單元還包括數字延遲電路，所述數字延遲電路以比特延遲方式來對所述數字控制信號進行延遲，并且將所述數字控制信號輸入到所述開關電路中。7.根據權利要求4-6中任一項所述的電流驅動器電路，其中: 所述多個輸出側晶體管中的每個輸出側晶體管都包括MOSFET;并且 所述開關電路連接到每個MOSFET的源極側。
【文檔編號】G05F3/26GK105824350SQ201610045195
【公開日】2016年8月3日
【申請日】2016年1月22日
【發明人】紼繪觸璐ゆ不, 稻津賢治
【申請人】株式會社電裝