自校準帶隙基準電路、帶隙基準電壓自校準系統和方法
【專利摘要】本發明提供一種自校準帶隙基準電路、帶隙基準電壓自校準系統和方法，所述自校準帶隙基準電路至少包括：第一電壓信號產生支路，第二電壓信號產生支路，第一互換開關，以及失調可調運算放大器。本發明的自校準帶隙基準電路，在傳統帶隙基準電路的基礎上增加了兩個互換開關，并增加了運算放大器的失調可調功能，通過兩個互換開關使失調可調運算放大器的兩個輸入端可互換輸入兩個電壓信號，并通過調整失調可調運算放大器的失調電壓，令帶隙基準電壓得以校準。采用本發明的自校準帶隙基準電路，結構簡單，可以消除大部分運算放大器的失調，大大提高了帶隙基準電壓的精度。
【專利說明】
自校準帶隙基準電路、帶隙基準電壓自校準系統和方法
技術領域
[0001]本發明涉及集成電路技術領域，特別是涉及一種自校準帶隙基準電路、帶隙基準電壓自校準系統和方法。
【背景技術】
[0002]在模擬集成電路中，帶隙(bandgap)基準電路因為隨溫度變化非常小而應用非常廣泛。傳統的帶隙基準電路如圖1所示，包括:運算放大器OP，電阻Rl、R2、R3，三極管Ql、Q2 ；假設R3 = R2，則它的理想輸出電壓是:
[0003]Vbg = Vbe+(kTlnN/q)*R2/Rl，
[0004]其中，Vbe是三極管Ql的基極與發射極之間的電壓，k是玻爾茲曼常數，T是溫度，q是單位電荷電量，N是三極管Q2與Ql的個數比例。
[0005]由于在生產時，帶隙基準電路的精度有限以及隨機誤差的產生，導致運算放大器OP會產生失調(offset)，從而使電阻比例產生偏差，Ql與Q2產生不匹配，因而使得輸出的帶隙基準電壓Vbg會產生隨機誤差。誤差的主要來源是運算放大器的失調，如果只考慮運算放大器的失調帶來的影響，則實際輸出的帶隙基準電壓變為:
[0006]Vbg = Vbe+(kTlnN/q+Vos)*R2/Rl，
[0007]其中，Vos為運算放大器的失調電壓，由于Vos的存在，帶隙基準電壓Vbg的精度較低。如果能把Vos去除掉，則可以大幅提高帶隙基準電壓Vbg的精度。
[0008]目前常用的去除帶隙基準中運放失調的方法是使用斬波(chopper)電路，如中國專利CN103869867A中提出的，通過將失調和低頻噪聲調制到高頻，然后再通過低通濾波器將其去除。但斬波電路的缺點是它需要時鐘電路一直工作，這樣不僅增加了靜態功耗，而且輸出的帶隙基準電壓Vbg有紋波，而低通濾波器為了抑制紋波，其帶寬必須比較低，導致需要很大的電阻和電容，從而增加了芯片面積。此外，美國專利US 5773967A提出了一種通過自動校準電阻反饋比例來改進帶隙基準的溫度特性的電路，但它不適用于消除運算放大器的失調。
[0009]因此，如何消除運算放大器的失調，提高帶隙基準電壓的精度，是亟待解決的問題。
【發明內容】
[0010]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種自校準帶隙基準電路、帶隙基準電壓自校準系統和方法，用于解決現有技術中由于運算放大器的失調，導致帶隙基準電路輸出的帶隙基準電壓的精度較低的問題。
[0011 ]為實現上述目的及其他相關目的，本發明提供一種自校準帶隙基準電路，所述自校準帶隙基準電路至少包括:
[0012]第一電壓信號產生支路，用于提供第一電壓信號；
[0013]第二電壓信號產生支路，用于提供第二電壓信號；
[0014]第一互換開關，其第一輸入端連接于所述第一電壓信號產生支路，其第二輸入端連接于所述第二電壓信號產生支路，用于使所述第一電壓信號和所述第二電壓信號可互換輸入；
[0015]失調可調運算放大器，其正輸入端連接于所述第一互換開關的第一輸出端，其負輸入端連接于所述第一互換開關的第二輸出端，其輸出端連接于所述第一電壓信號產生支路和所述第二電壓信號產生支路，用于對所述第一電壓信號和所述第二電壓信號進行運算放大，以輸出帶隙基準電壓，并在所述第一電壓信號和所述第二電壓信互換輸入時，通過調整所述失調可調運算放大器的失調電壓來校準所述帶隙基準電壓。
[0016]優選地，所述失調可調運算放大器至少包括:
[0017]第二互換開關，其第一輸入端連接于所述失調可調運算放大器的正輸入端，其第二輸入端連接于所述失調可調運算放大器的負輸入端，用于在所述第一電壓信號和所述第二電壓信號互換輸入時，將所述失調可調運算放大器的正輸入端和負輸入端接入的電壓信號互換，以使所述失調可調運算放大器的輸出穩定。
[0018]優選地，所述失調可調運算放大器還包括:第一電流源，第一輸入PMOS管，第二輸入PMOS管，第一NMOS管尺寸可調陣列，第二NMOS管尺寸可調陣列，第二電流源以及第三NMOS管；
[0019]所述第一電流源分別接入所述第一輸入PMOS管的源極和所述第二輸入PMOS管的源極，所述第一輸入PMOS管的柵極為所述失調可調運算放大器的負輸入端，所述第二輸入PMOS管的柵極為所述失調可調運算放大器的正輸入端，所述第一輸入PMOS管的漏極分別連接所述第二互換開關的第二輸入端和所述第一 NMOS管尺寸可調陣列的漏端，所述第二輸入PMOS管的漏極分別連接所述第二互換開關的第一輸入端和所述第二WOS管尺寸可調陣列的漏端，所述第一匪OS管尺寸可調陣列的源端和所述第二 NMOS管尺寸可調陣列的源端接地，所述第二互換開關的第二輸出端分別連接所述第一 NMOS管尺寸可調陣列的柵端和所述第二匪OS管尺寸可調陣列的柵端，所述第二互換開關的第一輸出端連接所述第三WOS管的柵極，所述第三NMOS管的源極接地，所述第二電流源接入所述第三NMOS管的漏極，以所述第三NMOS管的漏極處的電壓作為所述失調可調運算放大器的輸出電壓。
[0020]優選地，所述第一NMOS管尺寸可調陣列至少包括:第一負載管，與所述第一負載管并聯連接的η個可選負載管，以及與η個所述可選負載管一一對應連接的用以選通所述可選負載管的η路選通開關，其中，η為大于等于I的自然數，η個所述可選負載管按照尺寸從大到小或者從小到大的順序并聯連接，所述第一負載管的柵極和η個所述可選負載管的柵極連接在一起作為所述第一 NMOS管尺寸可調陣列的柵端，所述第一負載管的源極和η個所述可選負載管的源極連接在一起作為所述第一 NMOS管尺寸可調陣列的源端，η個所述可選負載管的漏極分別連接η路所述選通開關的一端，所述第一負載管的漏極和η路所述選通開關的另一端連接在一起作為所述第一 NMOS管尺寸可調陣列的漏端；
[0021]所述第二匪OS管尺寸可調陣列至少包括:第二負載管，與所述第二負載管并聯連接的m個可選負載管，以及與m個所述可選負載管一一對應連接的用以選通所述可選負載管的m路選通開關，其中，m為大于等于I的自然數，m個所述可選負載管按照尺寸從大到小或者從小到大的順序并聯連接，所述第二負載管的柵極和m個所述可選負載管的柵極連接在一起作為所述第二 NMOS管尺寸可調陣列的柵端，所述第二負載管的源極和m個所述可選負載管的源極連接在一起作為所述第二匪OS管尺寸可調陣列的源端，m個所述可選負載管的漏極分別連接m路所述選通開關的一端，所述第二負載管的漏極和m路所述選通開關的另一端連接在一起作為所述第二 NMOS管尺寸可調陣列的漏端。
[0022]優選地，所述第一電壓信號產生支路至少包括:第一電阻，第二電阻，以及第二三極管;所述第二電壓信號產生支路至少包括:第三電阻，以及第一三極管；
[0023]所述第二電阻的一端和所述第三電阻的一端分別連接所述失調可調運算放大器的輸出端，所述第二電阻的另一端連接所述第一電阻的一端，所述第一電阻的另一端連接所述第二三極管的發射極，所述第二三極管的基極和集電極接地，所述第三電阻的另一端連接所述第一三極管的發射極，所述第一三極管的基極和集電極接地;所述第一電壓信號產生支路以所述第一電阻和所述第二電阻連接節點處的電壓作為第一電壓信號，所述第二電壓信號產生支路以所述第三電阻和所述第一三極管連接節點處的電壓作為第二電壓信號。
[0024]優選地，所述自校準帶隙基準電路還包括:
[0025]驅動輸出支路，連接于所述失調可調運算放大器的輸出端，用于向外部電路驅動輸出所述帶隙基準電壓，以實現所述外部電路的快速穩定。
[0026]為實現上述目的及其他相關目的，本發明還提供一種帶隙基準電壓自校準系統，所述帶隙基準電壓自校準系統至少包括:
[0027]如上所述的自校準帶隙基準電路，用于在接入第一相位信號時產生第一帶隙基準電壓，在接入第二相位信號時產生第二帶隙基準電壓；
[0028]采樣保持電路，連接于所述自校準帶隙基準電路，用于分別對所述第一帶隙基準電壓和所述第二帶隙基準電壓進行采樣并保持，以分別輸出第一采樣電壓和第二采樣電壓；
[0029]比較器，連接于所述采樣保持電路，用于對所述第一采樣電壓和所述第二采樣電壓進行比較，并輸出比較結果；
[0030]邏輯控制電路，分別連接于所述比較器和所述自校準帶隙基準電路，用于提供所述第一相位信號或者所述第二相位信號，以及用于根據所述比較結果向所述自校準帶隙基準電路發出修調信號，以調整所述自校準帶隙基準電路中失調可調運算放大器的失調電壓來校準所述帶隙基準電壓，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近。
[0031]為實現上述目的及其他相關目的，本發明還提供一種帶隙基準電壓自校準方法，采用如上所述的帶隙基準電壓自校準系統，所述帶隙基準電壓自校準方法至少包括:
[0032]由邏輯控制電路提供第一相位信號或者第二相位信號；
[0033]由自校準帶隙基準電路在接入所述第一相位信號時產生第一帶隙基準電壓，在接入所述第二相位信號時產生第二帶隙基準電壓；
[0034]由采樣保持電路分別對所述第一帶隙基準電壓和所述第二帶隙基準電壓進行采樣并保持，以分別輸出第一采樣電壓和第二采樣電壓；
[0035]由比較器對所述第一采樣電壓和所述第二采樣電壓進行比較，并輸出比較結果；
[0036]由邏輯控制電路根據所述比較結果向所述自校準帶隙基準電路發出修調信號，以調整所述自校準帶隙基準電路中失調可調運算放大器的失調電壓;重復上述方法來校準所述帶隙基準電壓，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近。
[0037]優選地，由自校準帶隙基準電路在接入所述第一相位信號時產生第一帶隙基準電壓，在接入所述第二相位信號時產生第二帶隙基準電壓，具體方法為:
[0038]由第一電壓信號產生支路提供第一電壓信號，并由第二電壓信號產生支路提供第二電壓信號；
[0039]在接入第一相位信號時，由失調可調運算放大器對所述第一電壓信號和所述第二電壓信號進行運算放大，以輸出第一帶隙基準電壓；
[0040]在接入第二相位信號時，由第一互換開關將所述第一電壓信號和所述第二電壓信號互換后分別輸入到所述失調可調運算放大器的正輸入端和負輸入端，然后由所述失調可調運算放大器中的第二互換開關將所述失調可調運算放大器的正輸入端和負輸入端接入的電壓信號互換，再由所述失調可調運算放大器對經過兩次互換的所述第一電壓信號和所述第二電壓信號進行運算放大，以輸出第二帶隙基準電壓。
[0041]優選地，由邏輯控制電路根據所述比較結果向所述自校準帶隙基準電路發出修調信號，以調整所述自校準帶隙基準電路中失調可調運算放大器的失調電壓；重復上述方法來校準所述帶隙基準電壓，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近，具體方法為:
[0042]由邏輯控制電路根據所述比較器的第一次比較結果確定所述帶隙基準電壓的輸出失調的正負屬性，并決定改變失調可調運算放大器中第一 NMOS管尺寸可調陣列還是第二NMOS管尺寸可調陣列的尺寸；
[0043]由邏輯控制電路根據所述比較器的第二次及以后的比較結果向所述自校準帶隙基準電路發出修調信號，由所述自校準帶隙基準電路根據所述修調信號改變所述失調可調運算放大器中第一 NMOS管尺寸可調陣列或者第二匪OS管尺寸可調陣列的尺寸，以調整所述失調可調運算放大器的失調電壓，從而校準所述帶隙基準電壓；
[0044]其中，在校準所述帶隙基準電壓時，采用逐次逼近法使所述第一帶隙基準電壓和所述第二帶隙基準電壓的值逐漸接近，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近。
[0045]如上所述，本發明的自校準帶隙基準電路、帶隙基準電壓自校準系統和方法，具有以下有益效果:
[0046]本發明的自校準帶隙基準電路，在傳統帶隙基準電路的基礎上增加了兩個互換開關，并增加了運算放大器的失調可調功能，通過兩個互換開關使失調可調運算放大器的兩個輸入端可互換輸入兩個電壓信號，并通過調整失調可調運算放大器的失調電壓，令帶隙基準電壓得以校準。采用本發明的自校準帶隙基準電路，結構簡單，可以消除大部分運算放大器的失調，大大提高了帶隙基準電壓的精度。
[0047]本發明的帶隙基準電壓自校準系統，采用本發明上述的自校準帶隙基準電路，通過該自校準帶隙基準電路在接入兩個相位信號時產生兩個帶隙基準電壓，再通過采樣保持電路對這兩個帶隙基準電壓進行采樣并保持，然后通過比較器對這兩個帶隙基準電壓進行比較，再通過邏輯控制電路根據比較器的比較結果來改變失調可調運算放大器中的負載管尺寸，從而調整失調可調運算放大器的失調電壓，多次比較調整后實現帶隙基準電壓的自動校準。采用本發明的帶隙基準電壓自校準系統，結構簡單，能夠大幅度提高帶隙基準電壓的精度，且可以在芯片上電過程中完成帶隙基準電壓的自動校準，或者由用戶通過寄存器控制自動校準的開關，不影響芯片的正常工作。另外，無需額外的外部校準，節省了測試成本，且無需增加靜態功耗。
[0048]本發明的帶隙基準電壓自校準方法，采用本發明上述的帶隙基準電壓自校準系統，由自校準帶隙基準電路在接入兩個相位信號時產生兩個帶隙基準電壓，再由采樣保持電路對這兩個帶隙基準電壓進行采樣并保持，然后由比較器對這兩個帶隙基準電壓進行比較，再由邏輯控制電路根據比較器的比較結果來改變失調可調運算放大器中的負載管尺寸，從而調整失調可調運算放大器的失調電壓，多次比較調整后實現帶隙基準電壓的自動校準。采用本發明的帶隙基準電壓自校準方法，方法簡單，能夠大幅度提高帶隙基準電壓的精度，且可以在芯片上電過程中或者由寄存器控制完成帶隙基準電壓的自動校準，不影響芯片的正常工作，節省了測試時間和測試成本。
【附圖說明】
[0049]圖1顯示為本發明現有技術中的帶隙基準電路的示意圖。
[0050]圖2顯示為本發明第一實施方式的自校準帶隙基準電路的示意圖。
[0051]圖3顯示為本發明第一實施方式的自校準帶隙基準電路中第一互換開關和第二互換開關的電路不意圖。
[0052]圖4顯示為本發明第一實施方式的自校準帶隙基準電路中失調可調運算放大器的電路不意圖。
[0053]圖5顯示為本發明第一實施方式的自校準帶隙基準電路中失調可調運算放大器的第一 NMOS管尺寸可調陣列的電路示意圖。
[0054]圖6顯示為本發明第一實施方式的自校準帶隙基準電路的一個示例性電路圖。
[0055]圖7顯示為本發明第一實施方式的自校準帶隙基準電路的另一個示例性電路圖。
[0056]圖8顯示為本發明第二實施方式的帶隙基準電壓自校準系統的原理示意圖。
[0057]圖9顯示為本發明第二實施方式的帶隙基準電壓自校準系統的自校準流程示意圖。
[0058]圖10顯示為本發明第三實施方式的帶隙基準電壓自校準方法的流程示意圖。
[0059]元件標號說明
[0060]I自校準帶隙基準電路
[0061]11第一電壓信號產生支路
[0062]12第二電壓信號產生支路
[0063]13失調可調運算放大器
[0064]14驅動輸出支路
[0065]2采樣保持電路
[0066]3比較器
[0067]4邏輯控制電路
[0068]SI ?S6，S201 ?S203， 步驟
[0069]S501?S502
【具體實施方式】
[0070]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0071]請參閱圖2?圖5，本發明第一實施方式提供一種自校準帶隙基準電路。需要說明的是，本實施方式中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0072]請參閱圖2，本實施方式的自校準帶隙基準電路I至少包括:第一電壓信號產生支路11，第二電壓信號產生支路12，第一互換開關swl，以及失調可調運算放大器13。
[0073]對于第一電壓信號產生支路11，其用于提供第一電壓信號。
[0074]對于第二電壓信號產生支路12，其用于提供第二電壓信號。
[0075]對于第一互換開關swl，其第一輸入端連接第一電壓信號產生支路11，其第二輸入端連接第二電壓信號產生支路12，用于使第一電壓信號和第二電壓信號可互換輸入。
[0076]對于失調可調運算放大器13，其具有正輸入端、負輸入端以及輸出端，其正輸入端連接于第一互換開關swl的第一輸出端，其負輸出端連接于第一互換開關swl的第二輸出端，其輸出端連接于第一電壓信號產生支路11和第二電壓信號產生支路12，用于對第一電壓信號和第二電壓信號進行運算放大，以輸出帶隙基準電壓，并在第一電壓信號和第二電壓信互換輸入時，通過調整失調可調運算放大器13的失調電壓來校準帶隙基準電壓。
[0077]在本實施方式中，失調可調運算放大器13至少包括:第二互換開關sw2，其第一輸入端連接于失調可調運算放大器13的正輸入端，其第二輸入端連接于失調可調運算放大器13的負輸入端，用于在第一電壓信號和第二電壓信號互換輸入時，將失調可調運算放大器13的正輸入端和負輸入端接入的電壓信號互換，以使失調可調運算放大器13的輸出穩定。
[0078]請參閱圖3，第一互換開關swl和第二互換開關sw2的結構相同，都包括兩個輸入端inl、in2和兩個輸出端outl、out2，以及四個支路開關si?s4。第一支路開關si閉合時，第一輸入端ini與第一輸出端out I連通;第二支路開關s2閉合時，第一輸入端ini與第二輸出端out2連通;第三支路開關s3閉合時，第二輸入端in2與第一輸出端outl連通;第四支路開關s4閉合時，第二輸入端in2與第二輸出端out2連通。本實施方式的自校準帶隙基準電路I在接入第一相位信號Phasel時，第一互換開關swl與第二互換開關sw2的第一支路開關Si和第四支路開關s4均閉合，其余支路開關均打開;在接入第二相位信號phase2時，第一互換開關swl與第二互換開關sw2的第二支路開關s2和第三支路開關S3閉合，其余支路開關均打開。
[0079]請參閱圖4，在本實施方式中，失調可調運算放大器13還包括:第一電流源II，第一輸入PMOS管PMl，第二輸入PMOS管PM2，第一NMOS管尺寸可調陣列NMXl，第二NMOS管尺寸可調陣列NMX2，第二電流源12以及第三匪OS管匪3;第一電流源Il分別接入第一輸入PMOS管PMl的源極和第二輸入PMOS管PM2的源極，第一輸入PMOS管PMl的柵極為失調可調運算放大器13的負輸入端，第二輸入PMOS管PM2的柵極為失調可調運算放大器13的正輸入端，第一輸入PMOS管PMl的漏極分別連接第二互換開關sw2的第二輸入端和第一匪OS管尺寸可調陣列NMXI的漏端，第二輸入PMOS管PM2的漏極分別連接第二互換開關sw2的第一輸入端和第二NMOS管尺寸可調陣列NMX2的漏端，第一 NMOS管尺寸可調陣列NMXl的源端和第二 NMOS管尺寸可調陣列NMX2的源端接地，第二互換開關sw2的第二輸出端分別連接第一 NMOS管尺寸可調陣列NMXl的柵端和第二匪OS管尺寸可調陣列NMX2的柵端，第二互換開關sw2的第一輸出端連接第三NMOS管匪3的柵極，第三NMOS管匪3的源極接地，第二電流源12接入第三NMOS管匪3的漏極，以第三NMOS管NM3的漏極處的電壓作為失調可調運算放大器13的輸出電壓。
[0080]請參閱圖5，第一NMOS管尺寸可調陣列NMXl至少包括:第一負載管匪I，與第一負載管匪I并聯連接的η個可選負載管匪11?匪In，以及與η個可選負載管匪11?匪In——對應連接的用以選通可選負載管匪11?匪In的η路選通開關sll?sln，其中，n為大于等于I的自然數，η個可選負載管NMll?匪In按照尺寸從大到小或者從小到大的順序并聯連接，第一負載管NMl的柵極和η個可選負載管NMl I?NMln的柵極連接在一起作為第一 NMOS管尺寸可調陣列NMXl的柵端，第一負載管匪I的源極和η個可選負載管匪11?匪In的源極連接在一起作為第一NMOS管尺寸可調陣列NMXl的源端，η個可選負載管匪11?NMln的漏極分別連接η路選通開關s 11?s In的一端，第一負載管NMl的漏極和η路選通開關s 11?s In的另一端連接在一起作為第一NMOS管尺寸可調陣列NMXl的漏端。其中，各負載管的尺寸大小由它們的寬長比決定，寬長比越大，尺寸越大。需要說明的是，第一負載管匪I作為第一 NMOS管尺寸可調陣列NMXl中必選的負載管，具有較大的尺寸，η個可選負載管NMll?NMln用于對第一負載管Mll的尺寸進行微調，故而尺寸都比較小。在實際運用中，可以通過外部控制信號(例如寄存器發出的控制信號)來控制選通開關sll?sin的開關，根據需要調整的第一負載管匪I尺寸的范圍與精度選通η路可選負載管NMl I?NMln中的一路或幾路，實現第一負載管NMl尺寸的微調。
[0081 ] 相應的，第二匪OS管尺寸可調陣列ΝΜΧ2(圖中未示出)至少包括:第二負載管匪2，與第二負載管匪2并聯連接的m個可選負載管匪21?匪2m，以及與m個可選負載管匪21?
匪2m--對應連接的用以選通可選負載管的m路選通開關s21?s2m，其中，m為大于等于I的自然數，m個可選負載管匪21?匪2m按照尺寸從大到小或者從小到大的順序并聯連接，第二負載管匪2的柵極和m個可選負載管匪21?匪2m的柵極連接在一起作為第二 NMOS管尺寸可調陣列NMX2的柵端，第二負載管匪2的源極和m個可選負載管NM21?匪2m的源極連接在一起作為第二 NMOS管尺寸可調陣列NMX2的源端，m個可選負載管匪21?匪2m的漏極分別連接m路選通開關s21?s2m的一端，第二負載管NM2的漏極和m路選通開關s21?s2m的另一端連接在一起作為第二NMOS管尺寸可調陣列NMX2的漏端。其中，各負載管的尺寸大小由它們的寬長比決定，寬長比越大，尺寸越大。需要說明的是，第二負載管匪2作為第二匪OS管尺寸可調陣列匪X2中必選的負載管，具有較大的尺寸，m個可選負載管匪21?匪2m用于對第二負載管匪2的尺寸進行微調，故而尺寸都比較小。在實際運用中，可以通過外部控制信號(例如寄存器發出的控制信號)來控制選通開關s21?s2m的開關，根據需要調整的第二負載管匪2尺寸的范圍與精度選通m路可選負載管匪21?匪2m中的一路或幾路，實現第二負載管匪2尺寸的微調。
[0082]另外，請繼續參閱圖2，在本實施方式中，第一電壓信號產生支路11至少包括:第一電阻Rl，第二電阻R2，以及第二三極管Q2;第二電壓信號產生支路12至少包括:第三電阻R3，以及第一三極管Ql;第二電阻R2的一端和第三電阻R3的一端分別連接失調可調運算放大器13的輸出端，第二電阻R2的另一端連接第一電阻Rl的一端，第一電阻Rl的另一端連接第二三極管Q2的發射極，第二三極管Q2的基極和集電極接地，第三電阻R3的另一端連接第一三極管Ql的發射極，第一三極管Ql的基極和集電極接地;第一電壓信號產生支路11以第一電阻Rl和第二電阻R2連接節點處的電壓作為第一電壓信號，第二電壓信號產生支路12以第三電阻R3和第一三極管Ql連接節點處的電壓作為第二電壓信號。
[0083]作為本實施方式的自校準帶隙基準電路I的一個示例性電路，如圖6所示，第一電壓信號產生支路11至少包括:第二PMOS管PM12，第一電阻Rl，第二電阻R2，以及第二三極管Q2 ；第二電壓信號產生支路12至少包括:第一PMOS管PMlI，第三電阻R3，以及第一三極管Ql ；第一 PMOS管PMll和第二 PMOS管PM12的柵極分別連接失調可調運算放大器13的輸出端，第一PMOS管PMll和第二 PMOS管PM12的源極均接入電源電壓AVDD，第二 PMOS管PM12的漏極連接第二電阻R2的一端，第一 PMOS管PMl I的漏極連接第三電阻R3的一端，第二電阻R2的另一端連接第一電阻Rl的一端，第一電阻Rl的另一端連接第二三極管Q2的發射極，第二三極管Q2的基極和集電極接地，第三電阻R3的另一端連接第一三極管QI的發射極，第一三極管Ql的基極和集電極接地;第一電壓信號產生支路11以第一電阻Rl和第二電阻R2連接節點處的電壓作為第一電壓信號，第二電壓信號產生支路12以第三電阻R3和第一三極管Ql連接節點處的電壓作為第二電壓信號;該示例性自校準帶隙基準電路I以第二 PMOS管PM12的漏極與第二電阻R2連接節點處的電壓作為輸出電壓，輸出帶隙基準電壓。該示例性電路在圖2所示電路的基礎上增加了兩個分壓PMOS管作為電流源，相比于圖2的電路，其電源抑制比更好。
[0084]作為本實施方式的自校準帶隙基準電路I的另一個示例性電路，如圖7所示，自校準帶隙基準電路I還包括:驅動輸出支路14，連接于失調可調運算放大器13的輸出端，用于向外部電路驅動輸出帶隙基準電壓，以實現外部電路的快速穩定。其中，第一電壓信號產生支路11至少包括:第二PMOS管PM12，第一電阻Rl，以及第二三極管Q2;第二電壓信號產生支路12至少包括:第一PMOS管PMl I，以及第一三極管Ql;驅動輸出支路14至少包括:第三PMOS管PMl3，第四電阻R4，以及第三三極管Q3。第一PMOS管PMl1、第二PMOS管PMl2和第三PMOS管PM13的柵極分別連接失調可調運算放大器13的輸出端，第一PMOS管PMll、第二PMOS管PM12和第三PMOS管PM13的源極均接入電源電壓AVDD，第二 PMOS管PM12的漏極連接第一電阻Rl的一端，第一電阻Rl的另一端連接第二三極管Q2的發射極，第二三極管Q2的基極和集電極接地，第一 PMOS管PMl I的漏極連接第一三極管QI的發射極，第一三極管QI的基極和集電極接地，第三PMOS管PMl 3的漏極連接第四電阻R4的一端，第四電阻R4的另一端連接第三三極管Q3的發射極，第三三極管Q3的基極和集電極接地;第一電壓信號產生支路11以第一電阻Rl和第二 PMOS管PM12的漏極連接節點處的電壓作為第一電壓信號，第二電壓信號產生支路12以第一 PMOS管PMll和第一三極管Ql連接節點處的電壓作為第二電壓信號;該示例性自校準帶隙基準電路I以第三PMOS管PMl 3的漏極與第四電阻R4連接節點處的電壓作為輸出電壓，輸出帶隙基準電壓。由于通常情況下，帶隙基準電路向外部電路提供帶隙基準電壓時，外部電路中具有較大的寄生電容，通常帶隙基準電壓輸入到外部電路后需要較長的時間調整，才能達到穩定狀態;而該示例性電路輸出的帶隙基準電壓相比于圖2的電路具有一定的驅動能力，外部電路可以較快達到穩定狀態。
[0085]由此可見，本實施方式的自校準帶隙基準電路，在傳統帶隙基準電路的基礎上增加了兩個互換開關，并增加了運算放大器的失調可調功能，通過兩個互換開關使失調可調運算放大器的兩個輸入端可互換輸入兩個電壓信號，并通過調整失調可調運算放大器的失調電壓，令帶隙基準電壓得以校準。采用本實施方式的自校準帶隙基準電路，結構簡單，可以消除大部分運算放大器的失調，大大提高了帶隙基準電壓的精度。
[0086]請參閱圖8，本發明第二實施方式提供一種帶隙基準電壓自校準系統，帶隙基準電壓自校準系統至少包括:本發明第一實施方式所涉及的自校準帶隙基準電路I，采樣保持電路2，比較器3，以及邏輯控制電路4。
[0087]對于自校準帶隙基準電路I，其用于在接入第一相位信號時產生第一帶隙基準電壓Vbgl，在接入第二相位信號時產生第二帶隙基準電壓Vbg2。本實施方式所涉及的自校準帶隙基準電路I與本發明第一實施方式所涉及的自校準帶隙基準電路I的功能與結構基本相同，故在此不再贅述。
[0088]對于采樣保持電路2，其連接于自校準帶隙基準電路I，用于分別對第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2進行采樣并保持，以分別輸出第一采樣電壓Vp和第二采樣電壓Vn。
[0089]對于比較器3，其連接于采樣保持電路2，用于對第一采樣電壓Vp和第二采樣電壓Vn進行比較，并輸出比較結果Vout。
[0090]對于邏輯控制電路4，其分別連接于比較器3和自校準帶隙基準電路I，用于提供第一相位信號或者第二相位信號，以及用于根據比較結果Vout向自校準帶隙基準電路I發出修調信號，以調整自校準帶隙基準電路I中失調可調運算放大器13的失調電壓來校準帶隙基準電壓，直至修調信號不再變化，且校準后的第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2相同或相近。
[0091]在本實施方式中，邏輯控制電路4發出的修調信號trim的值采用一系列二進制編碼的形式表達，在第一 NMOS管尺寸可調陣列NMXl具有η個可選負載管和η個選通開關，且第二 NMOS管尺寸可調陣列ΝΜΧ2具有m個可選負載管和m個選通開關時，各個選通開關均需要通過修調信號進行選通，因此修調信號可以表示為trim〈n+m-l:0>。
[0092]本實施方式中的自校準帶隙基準電路I，其在接入第一相位信號時產生第一帶隙基準電壓Vbg 1:
[0093]Vbgl =Vbe+(kTlnN/q+Vos)*R2/Rl。
[0094]由于運算放大器的失調電壓Vos的存在，當自校準帶隙基準電路I接入第二相位信號時，失調可調運算放大器13的兩個輸入電壓信號互換，產生第二帶隙基準電壓Vbg2，且由于運算放大器的失調電壓Vos位置不變，因此第二帶隙基準電壓Vbg2相較于第一帶隙基準電壓Vbgl會產生變化，變化幅度為△ Vbg:
[0095]Vbg2 = Vbe+(kTlnN/q-Vos)*R2/Rl，
[0096]Δ Vbg = Vbg2-Vbgl = 2Vos*R2/Rl。
[0097]因此，本實施方式中的自校準帶隙基準電路I，可以通過調整失調可調運算放大器13的兩個NMOS管尺寸可調陣列中的負載管尺寸，人為加入不匹配，用于抵消運算放大器的失調，最終實現當失調可調運算放大器13的兩個輸入電壓信號互換時，帶隙基準電壓Vbg基本不變，AVbg ? O0
[0098]請繼續參閱圖8，本實施方式的帶隙基準電壓自校準系統在進行校準時，其工作原理如下:
[0099]假設自校準帶隙基準電路I在接入第一相位信號phaseI (phi)時產生第一帶隙基準電壓Vbgl，在接入第二相位信號phase 2(ph2)時，第一互換開關swl將兩個輸入電壓信號互換，同時第二互換開關sw2將失調可調運算放大器13的正、負輸入端接入的電壓信號互換，從而保證系統的穩定，這時產生第二帶隙基準電壓Vbg2。然后，采樣保持電路2分別對第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2進行采樣并保持，分別輸出第一采樣電壓Vp和第二采樣電壓Vn。然后，比較器3對第一采樣電壓Vp和第二采樣電壓Vn進行比較。
[0100]接著，邏輯控制電路4根據比較器3第一次的比較結果Vout來決定改變自校準帶隙基準電路I中失調可調運算放大器13的第一 NMOS管尺寸可調陣列NMXl還是第二 NMOS管尺寸可調陣列NMX2的尺寸，第一次比較結果Vout用于確定失調可調運算放大器13的失調電壓的正負屬性。從第二次開始以及后面的比較用于抵消失調可調運算放大器13的失調，采用逐次逼近(SAR，Successive Approximat1n)的方法，使第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2的值越來越靠近，直到修調信號不再變化，S卩trim值的所有比特都被確定下來，校準后產生的第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2基本相同，從而實現校準運算放大器失調的目的。
[0101]在抵消失調可調運算放大器13的失調時，可以通過寄存器來控制第一NMOS管尺寸可調陣列NMXl和第二 NMOS管尺寸可調陣列NMX2中選通開關的開關，實現等效尺寸的變化。可調陣列采用的比特值以及最小比特可選負載管的尺寸取決于想要調整的范圍與精度，這跟不同的工藝相關。以4bit為例，假設trim〈7:4>用于調整第二NMOS管尺寸可調陣列NMX2的尺寸，trim〈3:0>用于調整第一NMOS管尺寸可調陣列NMXl的尺寸。先對芯片上電，如圖9所示，自動校準流程如下:
[0102]校準開始時，第一匪OS管尺寸可調陣列匪Xl和第二匪OS管尺寸可調陣列NMX2的trim<7: O〉值都設為O，所有的選通開關都打開。
[0103]然后，在第一相位信號phasel為高(“I”)時產生第一帶隙基準電壓Vbgl，采樣保持電路2將Vbgl采樣并保持下來。在第二相位信號phase2為高(“I”)時，第一互換開關swl將兩個輸入電壓信號互換，同時第二互換開關sw2將失調可調運算放大器13的正、負輸入端輸入的電壓信號互換，從而保證系統的穩定，這時產生第二帶隙基準電壓Vbg2，采樣保持電路2將Vbg2采樣并保持下來。
[0104]然后，比較器3對兩個帶隙基準電壓進行第一次比較，第一次比較用于確定失調可調運算放大器13的失調的正負，邏輯控制電路4根據比較器3第一次比較的結果Vout來決定改變第一匪OS管尺寸可調陣列NMXl還是第二匪OS管尺寸可調陣列NMX2的值。如果Vout為高，Vbg2>Vbgl，則接下來只改變NMXl 的尺寸，trim〈7: 4> = 0000，trim<3: O〉= 1000 ；如果Vout為低，Vbg2〈Vbgl，則接下來只改變NMX2的尺寸。trim<7: 4> = 1000，trim<3: O〉= 0000。
[0105]假設第一次比較的結果Vout為高，然后再進行第二次比較，根據第二次的比較結果 Vout 確定下個 trim值。如果Vout 為高，則 trim〈7: 4> = 0000，trim<3:0> = 1100；如果 Vout為低，貝丨Jtrim〈7: 4> = 0000，trim〈3: O〉= 0100。
[0106]假設第一次比較的結果Vout為低，然后再進行第二次比較，根據第二次的比較結果 Vout 確定下個 trim值。如果Vout 為高，則 trim〈7: 4> = 1100，trim<3: O〉= 0000 ；如果 Vout為低，貝丨Jtrim〈7: 4> = 0100,trim<3: O〉= 0000。
[0?07]接下來的比較依此類推。使Vbgl與Vbg2越來越靠近，直到trim值的所有比特都被確定下來，校準后產生的Vbgl與Vbg2基本相同或者差異極小。
[0108]也就是說，從第二次開始以及后面的比較用于抵消失調可調運算放大器13的失調，采用逐次逼近的方法，使第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2的值越來越接近，直到修調信號trim值的所有比特都被確定下來，校準后產生的第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2的值相同或相近，從而實現校準失調可調運算放大器13失調的目的。
[0109]由此可見，本實施方式的帶隙基準電壓自校準系統，采用本發明第一實施方式所涉及的自校準帶隙基準電路，通過該自校準帶隙基準電路在接入兩個相位信號時產生兩個帶隙基準電壓，再通過采樣保持電路對這兩個帶隙基準電壓進行采樣并保持，然后通過比較器對這兩個帶隙基準電壓進行比較，再通過邏輯控制電路根據比較器的比較結果Vout來改變失調可調運算放大器中的負載管尺寸，從而調整失調可調運算放大器的失調電壓，多次比較調整后實現帶隙基準電壓的自動校準。采用本實施方式的帶隙基準電壓自校準系統，結構簡單，能夠大幅度提高帶隙基準電壓的精度，且可以在芯片上電過程中完成帶隙基準電壓的自動校準，或者由用戶通過寄存器控制自動校準的開關，不影響芯片的正常工作。另外，無需額外的外部校準，節省了測試成本，且無需增加靜態功耗。
[0110]請參閱圖10，本發明第三實施方式提供一種帶隙基準電壓自校準方法，該帶隙基準電壓自校準方法至少包括:
[0111]步驟SI，由邏輯控制電路4提供第一相位信號或者第二相位信號。
[0112]步驟S2，由自校準帶隙基準電路I在接入第一相位信號時產生第一帶隙基準電壓Vbgl，在接入第二相位信號時產生第二帶隙基準電壓Vbg2。
[0113]在步驟S2中，具體方法為:
[0114]步驟S201，由第一電壓信號產生支路11提供第一電壓信號，并由第二電壓信號產生支路12提供第二電壓信號。
[0115]步驟S202，在接入第一相位信號時，由失調可調運算放大器13對第一電壓信號和第二電壓信號進行運算放大，以輸出第一帶隙基準電壓Vbgl。
[0116]步驟S203，在接入第二相位信號時，由第一互換開關swl將第一電壓信號和第二電壓信號互換后分別輸入到失調可調運算放大器13的正輸入端和負輸入端，然后由失調可調運算放大器13中的第二互換開關sw2將失調可調運算放大器13的正輸入端和負輸入端接入的電壓信號互換，再由失調可調運算放大器13對經過兩次互換的第一電壓信號和第二電壓信號進行運算放大，以輸出第二帶隙基準電壓VbgS13SS,由采樣保持電路2分別對第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2進行采樣并保持，以分別輸出第一采樣電壓Vp和第二采樣電壓Vn。
[0117]步驟S4，由比較器3對第一采樣電壓Vp和第二采樣電壓Vn進行比較，并輸出比較結果Vout ο
[0118]步驟S5，由邏輯控制電路4根據比較結果Vout向自校準帶隙基準電路I發出修調信號，以調整自校準帶隙基準電路I中失調可調運算放大器13的失調電壓.
[0119]在步驟S5中，具體方法為:
[0120]步驟S501，由邏輯控制電路4根據比較器3的第一次比較結果Vout確定帶隙基準電壓的輸出失調的正負屬性，并決定改變失調可調運算放大器13中第一 NMOS管尺寸可調陣列NMXl還是第二 NMOS管尺寸可調陣列NMX2的尺寸。
[0121]步驟S502，由邏輯控制電路4根據比較器3的第二次及以后的比較結果Vout向自校準帶隙基準電路I發出修調信號，由自校準帶隙基準電路I根據修調信號改變失調可調運算放大器13中第一 NMOS管尺寸可調陣列NMXl或者第二 NMOS管尺寸可調陣列NMX2的尺寸，以調整失調可調運算放大器13的失調電壓，從而校準帶隙基準電壓。
[0122]步驟S6，重復上述步驟SI?S5來校準帶隙基準電壓，直至修調信號不再變化，且校準后的第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2相同或相近。
[0123]在步驟S6中，采用逐次逼近法使第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2的值逐漸接近，直至修調信號不再變化，且校準后的第一帶隙基準電壓Vbgl和第二帶隙基準電壓Vbg2相同或相近。
[0124]上面各種方法的步驟劃分，只是為了描述清楚，實現時可以合并為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關系，都在本專利的保護范圍內；對算法中或者流程中添加無關緊要的修改或者引入無關緊要的設計，但不改變其算法和流程的核心設計都在該專利的保護范圍內。
[0125]不難發現，本實施方式為與第二實施方式相對應的方法實施例，本實施方式可與第二實施方式互相配合實施。第二實施方式中提到的相關技術細節在本實施方式中依然有效，為了減少重復，這里不再贅述。相應地，本實施方式中提到的相關技術細節也可應用在第二實施方式中。
[0126]由此可見，本實施方式的帶隙基準電壓自校準方法，采用本發明第二實施方式所涉及的帶隙基準電壓自校準系統，由自校準帶隙基準電路在接入兩個相位信號時產生兩個帶隙基準電壓，再由采樣保持電路對這兩個帶隙基準電壓進行采樣并保持，然后由比較器對這兩個帶隙基準電壓進行比較，再由邏輯控制電路根據比較器的比較結果來改變失調可調運算放大器中的負載管尺寸，從而調整失調可調運算放大器的失調電壓，多次比較調整后實現帶隙基準電壓的自動校準。采用本實施方式的帶隙基準電壓自校準方法，方法簡單，能夠大幅度提高帶隙基準電壓的精度，且可以在芯片上電過程中或者由寄存器控制完成帶隙基準電壓的自動校準，不影響芯片的正常工作，節省了測試時間和測試成本。
[0127]綜上所述，本發明的自校準帶隙基準電路、帶隙基準電壓自校準系統和方法，具有以下有益效果:
[0128]本發明的自校準帶隙基準電路，在傳統帶隙基準電路的基礎上增加了兩個互換開關，并增加了運算放大器的失調可調功能，通過兩個互換開關使失調可調運算放大器的兩個輸入端可互換輸入兩個電壓信號，并通過調整失調可調運算放大器的失調電壓，令帶隙基準電壓得以校準。采用本發明的自校準帶隙基準電路，結構簡單，可以消除大部分運算放大器的失調，大大提高了帶隙基準電壓的精度。
[0129]本發明的帶隙基準電壓自校準系統，采用本發明上述的自校準帶隙基準電路，通過該自校準帶隙基準電路在接入兩個相位信號時產生兩個帶隙基準電壓，再通過采樣保持電路對這兩個帶隙基準電壓進行采樣并保持，然后通過比較器對這兩個帶隙基準電壓進行比較，再通過邏輯控制電路根據比較器的比較結果來改變失調可調運算放大器中的負載管尺寸，從而調整失調可調運算放大器的失調電壓，多次比較調整后實現帶隙基準電壓的自動校準。采用本發明的帶隙基準電壓自校準系統，結構簡單，能夠大幅度提高帶隙基準電壓的精度，且可以在芯片上電過程中完成帶隙基準電壓的自動校準，或者由用戶通過寄存器控制自動校準的開關，不影響芯片的正常工作。另外，無需額外的外部校準，節省了測試成本，且無需增加靜態功耗。
[0130]本發明的帶隙基準電壓自校準方法，采用本發明上述的帶隙基準電壓自校準系統，由自校準帶隙基準電路在接入兩個相位信號時產生兩個帶隙基準電壓，再由采樣保持電路對這兩個帶隙基準電壓進行采樣并保持，然后由比較器對這兩個帶隙基準電壓進行比較，再由邏輯控制電路根據比較器的比較結果來改變失調可調運算放大器中的負載管尺寸，從而調整失調可調運算放大器的失調電壓，多次比較調整后實現帶隙基準電壓的自動校準。采用本發明的帶隙基準電壓自校準方法，方法簡單，能夠大幅度提高帶隙基準電壓的精度，且可以在芯片上電過程中或者由寄存器控制完成帶隙基準電壓的自動校準，不影響芯片的正常工作，節省了測試時間和測試成本。
[0131]所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0132]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【主權項】
1.一種自校準帶隙基準電路，其特征在于，所述自校準帶隙基準電路至少包括: 第一電壓信號產生支路，用于提供第一電壓信號； 第二電壓信號產生支路，用于提供第二電壓信號； 第一互換開關，其第一輸入端連接于所述第一電壓信號產生支路，其第二輸入端連接于所述第二電壓信號產生支路，用于使所述第一電壓信號和所述第二電壓信號可互換輸入； 失調可調運算放大器，其正輸入端連接于所述第一互換開關的第一輸出端，其負輸入端連接于所述第一互換開關的第二輸出端，其輸出端連接于所述第一電壓信號產生支路和所述第二電壓信號產生支路，用于對所述第一電壓信號和所述第二電壓信號進行運算放大，以輸出帶隙基準電壓，并在所述第一電壓信號和所述第二電壓信互換輸入時，通過調整所述失調可調運算放大器的失調電壓來校準所述帶隙基準電壓。2.根據權利要求1所述的自校準帶隙基準電路，其特征在于，所述失調可調運算放大器至少包括: 第二互換開關，其第一輸入端連接于所述失調可調運算放大器的正輸入端，其第二輸入端連接于所述失調可調運算放大器的負輸入端，用于在所述第一電壓信號和所述第二電壓信號互換輸入時，將所述失調可調運算放大器的正輸入端和負輸入端接入的電壓信號互換，以使所述失調可調運算放大器的輸出穩定。3.根據權利要求2所述的自校準帶隙基準電路，其特征在于，所述失調可調運算放大器還包括:第一電流源，第一輸入PMOS管，第二輸入PMOS管，第一匪OS管尺寸可調陣列，第二NMOS管尺寸可調陣列，第二電流源以及第三NMOS管； 所述第一電流源分別接入所述第一輸入PMOS管的源極和所述第二輸入PMOS管的源極，所述第一輸入PMOS管的柵極為所述失調可調運算放大器的負輸入端，所述第二輸入PMOS管的柵極為所述失調可調運算放大器的正輸入端，所述第一輸入PMOS管的漏極分別連接所述第二互換開關的第二輸入端和所述第一 NMOS管尺寸可調陣列的漏端，所述第二輸入PMOS管的漏極分別連接所述第二互換開關的第一輸入端和所述第二 NMOS管尺寸可調陣列的漏端，所述第一 NMOS管尺寸可調陣列的源端和所述第二匪OS管尺寸可調陣列的源端接地，所述第二互換開關的第二輸出端分別連接所述第一 NMOS管尺寸可調陣列的柵端和所述第二 NMOS管尺寸可調陣列的柵端，所述第二互換開關的第一輸出端連接所述第三NMOS管的柵極，所述第三NMOS管的源極接地，所述第二電流源接入所述第三NMOS管的漏極，以所述第三NMOS管的漏極處的電壓作為所述失調可調運算放大器的輸出電壓。4.根據權利要求3所述的自校準帶隙基準電路，其特征在于，所述第一匪OS管尺寸可調陣列至少包括:第一負載管，與所述第一負載管并聯連接的η個可選負載管，以及與η個所述可選負載管一一對應連接的用以選通所述可選負載管的η路選通開關，其中，η為大于等于I的自然數，η個所述可選負載管按照尺寸從大到小或者從小到大的順序并聯連接，所述第一負載管的柵極和η個所述可選負載管的柵極連接在一起作為所述第一 NMOS管尺寸可調陣列的柵端，所述第一負載管的源極和η個所述可選負載管的源極連接在一起作為所述第一匪OS管尺寸可調陣列的源端，η個所述可選負載管的漏極分別連接η路所述選通開關的一端，所述第一負載管的漏極和η路所述選通開關的另一端連接在一起作為所述第一 NMOS管尺寸可調陣列的漏端； 所述第二匪OS管尺寸可調陣列至少包括:第二負載管，與所述第二負載管并聯連接的m個可選負載管，以及與m個所述可選負載管一一對應連接的用以選通所述可選負載管的m路選通開關，其中，m為大于等于I的自然數，m個所述可選負載管按照尺寸從大到小或者從小到大的順序并聯連接，所述第二負載管的柵極和m個所述可選負載管的柵極連接在一起作為所述第二 NMOS管尺寸可調陣列的柵端，所述第二負載管的源極和m個所述可選負載管的源極連接在一起作為所述第二 NMOS管尺寸可調陣列的源端，m個所述可選負載管的漏極分別連接m路所述選通開關的一端，所述第二負載管的漏極和m路所述選通開關的另一端連接在一起作為所述第二 NMOS管尺寸可調陣列的漏端。5.根據權利要求1所述的自校準帶隙基準電路，其特征在于，所述第一電壓信號產生支路至少包括:第一電阻，第二電阻，以及第二三極管;所述第二電壓信號產生支路至少包括:第三電阻，以及第一三極管； 所述第二電阻的一端和所述第三電阻的一端分別連接所述失調可調運算放大器的輸出端，所述第二電阻的另一端連接所述第一電阻的一端，所述第一電阻的另一端連接所述第二三極管的發射極，所述第二三極管的基極和集電極接地，所述第三電阻的另一端連接所述第一三極管的發射極，所述第一三極管的基極和集電極接地;所述第一電壓信號產生支路以所述第一電阻和所述第二電阻連接節點處的電壓作為第一電壓信號，所述第二電壓信號產生支路以所述第三電阻和所述第一三極管連接節點處的電壓作為第二電壓信號。6.根據權利要求1所述的自校準帶隙基準電路，其特征在于，所述自校準帶隙基準電路還包括: 驅動輸出支路，連接于所述失調可調運算放大器的輸出端，用于向外部電路驅動輸出所述帶隙基準電壓，以實現所述外部電路的快速穩定。7.—種帶隙基準電壓自校準系統，其特征在于，所述帶隙基準電壓自校準系統至少包括: 如權利要求1?6任一項所述的自校準帶隙基準電路，用于在接入第一相位信號時產生第一帶隙基準電壓，在接入第二相位信號時產生第二帶隙基準電壓； 采樣保持電路，連接于所述自校準帶隙基準電路，用于分別對所述第一帶隙基準電壓和所述第二帶隙基準電壓進行采樣并保持，以分別輸出第一采樣電壓和第二采樣電壓； 比較器，連接于所述采樣保持電路，用于對所述第一采樣電壓和所述第二采樣電壓進行比較，并輸出比較結果； 邏輯控制電路，分別連接于所述比較器和所述自校準帶隙基準電路，用于提供所述第一相位信號或者所述第二相位信號，以及用于根據所述比較結果向所述自校準帶隙基準電路發出修調信號，以調整所述自校準帶隙基準電路中失調可調運算放大器的失調電壓來校準所述帶隙基準電壓，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近。8.—種帶隙基準電壓自校準方法，采用如權利要求7所述的帶隙基準電壓自校準系統，其特征在于，所述帶隙基準電壓自校準方法至少包括: 由邏輯控制電路提供第一相位信號或者第二相位信號； 由自校準帶隙基準電路在接入所述第一相位信號時產生第一帶隙基準電壓，在接入所述第二相位信號時產生第二帶隙基準電壓； 由采樣保持電路分別對所述第一帶隙基準電壓和所述第二帶隙基準電壓進行采樣并保持，以分別輸出第一采樣電壓和第二采樣電壓； 由比較器對所述第一采樣電壓和所述第二采樣電壓進行比較，并輸出比較結果； 由邏輯控制電路根據所述比較結果向所述自校準帶隙基準電路發出修調信號，以調整所述自校準帶隙基準電路中失調可調運算放大器的失調電壓;重復上述方法來校準所述帶隙基準電壓，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近。9.根據權利要求8所述的帶隙基準電壓自校準方法，其特征在于，由自校準帶隙基準電路在接入所述第一相位信號時產生第一帶隙基準電壓，在接入所述第二相位信號時產生第二帶隙基準電壓，具體方法為: 由第一電壓信號產生支路提供第一電壓信號，并由第二電壓信號產生支路提供第二電壓信號； 在接入第一相位信號時，由失調可調運算放大器對所述第一電壓信號和所述第二電壓信號進行運算放大，以輸出第一帶隙基準電壓； 在接入第二相位信號時，由第一互換開關將所述第一電壓信號和所述第二電壓信號互換后分別輸入到所述失調可調運算放大器的正輸入端和負輸入端，然后由所述失調可調運算放大器中的第二互換開關將所述失調可調運算放大器的正輸入端和負輸入端接入的電壓信號互換，再由所述失調可調運算放大器對經過兩次互換的所述第一電壓信號和所述第二電壓信號進行運算放大，以輸出第二帶隙基準電壓。10.根據權利要求8所述的帶隙基準電壓自校準方法，其特征在于，由邏輯控制電路根據所述比較結果向所述自校準帶隙基準電路發出修調信號，以調整所述自校準帶隙基準電路中失調可調運算放大器的失調電壓；重復上述方法來校準所述帶隙基準電壓，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近，具體方法為: 由邏輯控制電路根據所述比較器的第一次比較結果確定所述帶隙基準電壓的輸出失調的正負屬性，并決定改變失調可調運算放大器中第一 NMOS管尺寸可調陣列還是第二 NMOS管尺寸可調陣列的尺寸； 由邏輯控制電路根據所述比較器的第二次及以后的比較結果向所述自校準帶隙基準電路發出修調信號，由所述自校準帶隙基準電路根據所述修調信號改變所述失調可調運算放大器中第一 NMOS管尺寸可調陣列或者第二 NMOS管尺寸可調陣列的尺寸，以調整所述失調可調運算放大器的失調電壓，從而校準所述帶隙基準電壓； 其中，在校準所述帶隙基準電壓時，采用逐次逼近法使所述第一帶隙基準電壓和所述第二帶隙基準電壓的值逐漸接近，直至所述修調信號不再變化，且校準后的所述第一帶隙基準電壓和所述第二帶隙基準電壓相同或相近。
【文檔編號】G05F3/20GK105824349SQ201610361658
【公開日】2016年8月3日
【申請日】2016年5月26日
【發明人】陳建興, 賈宏勇
【申請人】上海巨微集成電路有限公司