一種負電壓觸發的檢測電路的制作方法
【技術領域】
[0001] 本發明屬于集成電路設計領域，用于在正電源供電的電路用負電壓觸發的電路。
【背景技術】
[0002] 在集成電路設計中，在正電源供電的電路中，數字信號輸入端口通常僅能識別高、 低兩種信號，當所需的控制量增多時，一般通過增加10 口的數量實現。
【發明內容】
[0003] 在正電源供電的電路中，傳統的10 口僅能識別高、低兩種信號，假設數字10 口的 數量為n(n> 1)，則輸入的組合為2"，如果10 口能識別高、低、負S種信號，假設數字10 口 的數量為n(n> 1)，則輸入的組合為3"，可W大大提高10的使用效率。
[0004] 本發明基于W上思想，在自偏置電流電路的基礎上，設計了一種在正電源供電的 電路中，可W識別負電壓信號的檢測電路，主要的技術點有兩個方面： 1. 在不增加器件類型，且確保器件工作范圍的前提下檢測到負電壓信號； 2. 可W任意調節負電壓觸發的闊值。
【附圖說明】
[0005] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可W 根據該些附圖獲得其他的附圖。
[0006] 圖1本發明的負電壓觸發的檢測電路。
【具體實施方式】
[0007] W下結合附圖，詳細說明發明公開的一種負電壓觸發的控制電路的結構和工作過 程。
[000引一種在正電源供電的電路中能用負電壓觸發的檢測電路，可W使數字10在高、低 兩種狀態之外增加"負"該第=種狀態，拓展10的功能；具體電路由4個NM0S管、3個PM0S 管、一個偏置電流、一個輸出反相器、一個電阻構成；電阻R的一端連接到輸入IN，另一端連 接到NM0S管Ml的源極結點Vs;NM0S管Ml的源極連接到結點Vs，柵極連接到NM0S管M2的 柵極和漏極W及PM0S管M4的漏極作為NM0S電流鏡的偏置電壓VGN1，漏極連接到PM0S管 M3的漏極和柵極W及PM0S管M4和M7的柵極作為PM0S管的偏置電壓VGP;NM0S管M2的 源極連接到地，柵極和漏極連接到偏置電壓VGN1 ;PM0S管M3的源極連接到電源VDD，柵極 和漏極連接到偏置電壓VGP;PM0S管M4的源極連接到電源VDD，柵極連接到偏置電壓VGP， 漏極連接到偏置電壓VGN1 ;NM0S管M5的源極連接到地，柵極連接到NM0S管M6的柵極和漏 極W及電流源10的一端作為NM0S管的偏置電壓VGN2,漏極連接到PM0S管M7的漏極和反 相器XI的輸入；NMOS管M6的源極接地，柵極和漏極連接到偏置電壓VGN2 ;PMOS管M7的源 極接電源VDD，柵極接偏置電壓VGP，漏極連接到NM0S管M5的漏極和反相器XI的輸入；反 相器XI的輸入結點VI連接到NM0S管M5的漏極和PM0S管M7的漏極，輸出連接到輸出端 OUT;偏置電流10的一端接電源VDD，另一端接偏置電壓VGN2。
[000引其中Ml與M2尺寸相同，M3、M4、M7尺寸相同，M5與M6尺寸相同，偏置電流10流 過的電流為I;M1、M2、M3、M4和電阻R構成了一個簡單的自偏置電流電路；當IN為高電平 時，流經Ml、M2、M3、M4、M7的電流為0,VI輸出為低電平，OUT輸出為高電平；當IN為低電 平時，同樣流經Ml、M2、M3、M4、M7的電流為0,VI輸出為低電平，OUT輸出為高電平；當IN 為負電壓時，假設IN電壓為Vw在不考慮溝道調制效應的條件下，NMOS管Ml的源極電壓Vs 等于M2的源極電壓0V，則流過Ml的電流可W用圧qu. 1]表示；當各M0S管均工作于飽和 區，即M7鏡像的電流等于M5鏡像的電流可W用表達式圧qu. 2]表示，綜合表達式圧qu. 1]、 圧qu. 2]，可W得到輸入IN到達負電壓的翻轉點電壓Vw可W用表達式圧qu. 3]表示，當IN 電壓低于該值則VI為高，OUT輸出低電平。
綜上所述，本發明在自偏置電流電路的基礎上，加W改進使自偏置電流電路只能在IN為負電壓的條件下工作，并可W通過電阻R和偏置電流I調節檢測電路的闊值；實現了在正 電壓供電的電路中用負電壓觸發的檢測電路，拓展了 10的功能。
【主權項】
1. 一種電路結構，包括： 一種在正電源供電的電路中能用負電壓觸發的檢測電路，可以使數字IO在高、低兩種 狀態之外增加"負"這第三種狀態，拓展IO的功能；具體電路由4個NMOS管、3個PMOS管、 一個偏置電流、一個輸出反相器、一個電阻構成；電阻R的一端連接到輸入IN，另一端連接 到NMOS管Ml的源極結點Vs ;NM0S管Ml的源極連接到結點Vs，柵極連接到NMOS管M2的 柵極和漏極以及PMOS管M4的漏極作為NMOS電流鏡的偏置電壓VGNl，漏極連接到PMOS管 M3的漏極和柵極以及PMOS管M4和M7的柵極作為PMOS管的偏置電壓VGP ;NM0S管M2的 源極連接到地，柵極和漏極連接到偏置電壓VGNl ;PM0S管M3的源極連接到電源VDD，柵極 和漏極連接到偏置電壓VGP ;PM0S管M4的源極連接到電源VDD，柵極連接到偏置電壓VGP， 漏極連接到偏置電壓VGNl ;NM0S管M5的源極連接到地，柵極連接到NMOS管M6的柵極和漏 極以及電流源IO的一端作為NMOS管的偏置電壓VGN2,漏極連接到PMOS管M7的漏極和反 相器Xl的輸入；NMOS管M6的源極接地，柵極和漏極連接到偏置電壓VGN2 ;PM0S管M7的源 極接電源VDD，柵極接偏置電壓VGP，漏極連接到NMOS管M5的漏極和反相器Xl的輸入；反 相器Xl的輸入結點Vl連接到NMOS管M5的漏極和PMOS管M7的漏極，輸出連接到輸出端 OUT ;偏置電流IO的一端接電源VDD，另一端接偏置電壓VGN2。2. 根據權利要求1所述負電壓觸發的檢測電路，其特征在于可以通過調節電阻R和偏 置電流的大小調節負電壓觸發的閾值。
【專利摘要】在正電源供電的電路中，數字信號僅有高低之分，為拓展IO的功能，本發明提供一種在正電源供電的電路中能用負電壓觸發的檢測電路。
【IPC分類】G05F1/565
【公開號】CN104950977
【申請號】CN201510320141
【發明人】李亞
【申請人】長沙景嘉微電子股份有限公司
【公開日】2015年9月30日
【申請日】2015年6月12日